JPH02297966A - 集積回路装置の電界効果トランジスタ保護構造 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は集積回路装置の出力端子を介して外部と接続さ
れる電界効果トランジスタを過電圧から保護する構造に
関する。

〔従来の技術］ よく知られているように、ＭＯ３集積回路装置等に組み
込まれる電界効果トランジスタはとくに静電的な高電圧
によって破壊されやすく、このパルス状の高電圧はふつ
う集積回路の外部接続端子から侵入するので、これと直
接に接続されている電界効果トランジスタが最も被害を
受けやすい。

外部接続端子が入力端子である場合は、電界効果トラン
ジスタのゲートがこれに接続されるのでゲート耐圧が高
電圧により最も破壊されやすいが、出力端子の場合はト
ランジスタのソース・ドレイン間がこれに接続されるの
で、ソース層やドレイン層のウェルないしサブストレー
トとの接合が破壊されるいわゆる接合破壊のほか、これ
に付随してゲートの破壊も起こりやすい。

第３図に示すように、集積回路装置の出力端子Ｐと接続
されている電界効果トランジスタＴに対する保護には、
従来から保護抵抗Ｒが直列に挿入されることが多い、出
力端子Ｐから波頭峻度の非常に高いパルス状の高電圧Ｏ
Ｖが侵入すると、電界効果トランジスタＴはその等価容
１ｃにより高電圧の印加当初は実質短絡状態になるから
、この際に大きな突入電流が流れないように保護抵抗Ｒ
が用いられる。このためには、保護抵抗Ｒの抵抗値は大
きいほどよいのであるが、あまり大きくすると出力電流
による電圧降下が過大になるので、この点からは電界効
果トランジスタＴのオン抵抗Ｒｎより小さくするのが望
ましく、オン抵抗Ｒｎが２０Ωのとき例えば１０Ω程度
に選定される。

また、電界効果トランジスタＴのゲートが図で細線で示
したように実質上接地されていると考えると、上述の等
価容量Ｃにはゲート容量が含まれており、従ってこの保
護抵抗Ｒによりゲート酸化膜にかかる電圧を緩和してゲ
ートの破壊を防止することができる。

第４図はこの保護抵抗Ｒを集積回路装置内に作り込む従
来構造を断面図と上面図で示し、同図（ａ）は同図Ｑ：
１）のＸ−Ｘ矢視断面である。同図（ａ）において、通
例のように集積回路装置のｐ形の基板１の上にエピタキ
シャル層３がｎ形で成長され、その表面から拡散された
ｐ形の分離層４によって半導体領域５に接合分離される
０図の右側の分離層４の広幅部はその上に出力端子Ｐと
しての接続パッド等を設けるためのもので、その左側の
ｎ形の半導体領域５内に保護抵抗Ｒが作り込まれる。こ
の抵抗Ｒ用にはｐ形の抵抗層７がｎ形の半導体領域５の
表面から同図（ｂ）に示すように屈曲したパターンで拡
散され、その上の酸化膜１１に明けた窓を介して抵抗ｌ
Ｉ７の両端にアルミの接続膜２０が導電接触される。同
図し）のように、右側の金属ＩＩｐｃ２０は接続パッド
Ｒ用に符号２１で示すように広げられ、左側の金属膜２
０は電界効果トランジスタＴとの接続用に符号２２で示
すように延長される。これらを覆う保護膜１２に明けた
窓に露出する金属膜２１によって接続パッドＰが形成さ
れる。

（発明が解決しようとする課題〕　　”以上述べたよう
な出力端子と接続される電界効果トランジスタに対する
従来の保護構造では、保護効果上は保護抵抗Ｒの抵抗値
をできるだけ高めるのが望ましいが、保護抵抗Ｒ内の電
圧降下を極力小さくするには抵抗値を逆にできるだけ低
める必要があり、この制約のために保護効果を充分高め
得ない問題がある。とくに、数十ｍＡ程度以上の大きな
出力電流容量を要する電界効果トランジスタでは、その
オン抵抗値よりも保護抵抗Ｒの値をかなり低めに選定す
る要がある。

もう一つの問題は、第４図（ｂ）からもわかるように、
保護抵抗Ｒの作り込みにかなりの面積を要することであ
る０例えばこの抵抗値がｌＯΩで、抵抗層７の面抵抗を
６５０Ω／口とすると、そのパターン寸法は６ｘ４００
ｕになり、図のように屈曲した拡散パターンにまとめて
も接続パッドＰと同程度以上の大きさを要する。とくに
出力端子数が多い集積回路装置では、保護抵抗の作り込
みだけでそのチップ面積が太き（食われてしまう。

本発明はかかる問題点を解決して、電界効果トランジス
タに対する過電圧保護効果を従来よりも高め、かつ集積
回路装置用チップの小面積内に作り込めるようにするこ
とを目的とする。

〔課題を解決するための手段］ 上述の目的は、出力端子を介して外部と接続される電界
効果トランジスタの保護構造を、一方の導電形の基板上
に他方の導電形で成長されたエピタキシャル層を一方の
導電形の分離層により基板から接合分離してなる半導体
領域と、この半導体領域の表面から他方の導電形で拡散
された低抵抗性の１対の抵抗接続層と、半導体領域の上
に絶縁膜を介して配設された出力端子とで構成し、１対
の抵抗接続層の一方を出力端子に他方を電界効果トラン
ジスタにそれぞれ接続し、１対の抵抗接続層間の半導体
領域により形成される保護抵抗と。

半導体領域と基板および分離層間のｐｎ接合で形成され
る保護ダイオードとにより、出力端子から侵入する過電
圧から電界効果トランジスタを保護することによりて達
成される。

集積回路装置の出力端子としては、よく知られているよ
うに接続バッドやバンブ電極があり、本発明構造はその
いずれにも適用できる。なお、本発明における保護抵抗
は、上記構成にいうように半導体領域の表面から拡散さ
れる１対の抵抗接続層間の半導体領域５内により形成さ
れ、その最も簡単な形態では半導体領域内で電流が主に
横方向に流されるが、本発明の有利な実施態様では電流
が半導体領域内で主に縦方向に流される。このため、半
導体領域の下側に高不純物濃度の埋込層を他方の導電形
で拡散しておき、電流が一方の抵抗接続層から半導体領
域を縦方向に通ってこの埋込層に達した後、再び半導体
領域を縦方向に通って他方の抵抗接続層に流れるように
する。いずれの態様でも、抵抗接続層が半導体領域の表
面方向に延びる幅寸法等の選択によって保護抵抗の抵抗
値を適宜設定できる。とくに後者の態様では、保護ダイ
オードの降伏電圧が高不純物濃度の埋込層と基板とのｐ
１接合で決まるので、降伏電圧値を低めて保護効果を向
上できる。

（作用） 出力端子と電界効果トランジスタの間に保護抵抗を挿入
するのは従来と同じであるが、本発明では保護ダイオー
ドをこれと組み合わせて、高電圧の侵入時に降伏ないし
導通させて過電圧を吸収することにより、保護効果を向
上させるとともに保護抵抗値をとくに高める必要をなく
す。

この保護ダイオードは、上記構成にいうように保護抵抗
が作り込まれる半導体領域と基板および分離層との間の
面積の広いｐｎ接合で形成されるいわゆる基板グイオー
トなので、電流容量が大きくて過電圧吸収能力が高く、
しかもそれを作り込むためにチップ面積を増やす必要が
ない。

さらに本発明構造では、上記構成のように保護抵抗と保
護ダイオードが作り込まれる半導体領域の上のスペース
を利用して接続パッド等の出力端子を配役したので、従
来は別途に必要であった出力端子用と保護抵抗用のスペ
ースを１個所にまとめて、集積回路装置の貴重なチップ
面積を従来よりも節約することができる。

［実施例］ 以下、図を参照しながら本発明の実施例構造を説明する
。第１図に本発明による電界効果トランジスタ保護構造
を実施した集積回路装置の要部の断面図および上面図を
、第２図に本発明構造の等価回路図をそれぞれ示す、第
１図（ａ）は同図（ｂ）の上面図のＸ−Ｘ矢視断面であ
る。なお、これらの図の前に説明した第３図および第４
図に対応する部分には同じ符号が付されている。

第１図の実施例では、保護抵抗が半導体領域５内に縦方
向に作り込まれるので、同図（ａ）に示すようにｐ形の
基板１０表面にｎ形の埋込層２を高不純物濃度であらか
じめ拡散して置いた上で、ｎ形のエピタキシャル層３を
成長させる。埋込層２は例えばＩＱＩＩ原子／ｃｊ以上
の不純物濃度の低抵抗層とされ、エピタキシャル層３は
例えば３Ω口程度の比抵抗で５〜Ｉｏｆ＆程度の厚みに
成長される０次にｐ形の分離層４を例えば１０１″原子
／ｄ以上の不純１／ｌｉＩ度で深く拡散して、ｎ形の半
導体領域５をｐ形の基板１から接合分離する。

保護抵抗Ｒは、この半導体領域５の表面から１対の抵抗
接続Ｎ６をｎ形の１０１原子／Ｃ−程度の高不純物濃度
で拡散することにより作り込まれる。

この例では半導体領域５の下側に低抵抗性の埋込［２が
設けられているので、保護抵抗は第１図（ａ）のように
それと両抵抗接続層６との間の半導体領域５により構成
され、図ではこれが半導体領域５内の縦方向の２個の抵
抗Ｒ／２で模式的に示されており、それらの直列接続に
より保護抵抗Ｒが形成される。埋込Ｎ２がない場合、両
抵抗接続層６の間に横方向に保護抵抗が形成される。

１対の抵抗接続層６は、半導体領域５の上に出力端子Ｐ
を配設する都合上、この例では半導体領域５の左右端部
付近に拡散され、縦方向の保護抵抗只の場合の抵抗値は
、両抵抗接続層６が半導体領域５の表面方向に延びる同
図し）の輻Ｗの設定により主に調整される。横方向の保
護抵抗の場合、抵抗値は両抵抗接続層６の幅Ｗと相互間
距離で調整され、必要に応じて出力端子Ｐの下側に両抵
抗接続ｆ１６が作り込まれる。

本発明構造においてかかる保護抵抗Ｒと組み合わされる
保護ダイオードＤは、ｎ形の半導体領域５とＰ形の基板
１および分離層４との間のｐｎ接合によって形成される
が、この例では半導体領域５の下側にそれと同じ導電形
の低抵抗性の埋込層２があるので、この保護ダイオード
Ｄに逆方向電圧が掛かったときの降伏電圧は高々数十Ｖ
程度で、少なくとも数百７以上の静電的な高電圧が掛か
った時にはほとんど瞬間的に降伏する。

半導体領域５と分離層４の表面は第１図（ａ）のように
酸化ｌｌ１ｌによって覆われており、これに明けた窓を
介して１対の抵抗接続膜６に導電接触するように被着さ
れたアルミ等の金属１１Ａ２０が所定の形状にパターン
ニングされる０図では右側の一方の抵抗接続膜６に接続
する金属膜２０は、同図（ｂ）のように半導体領域５の
中央部上の出力端子用の方形の金属膜２１と接続するよ
うに、また左側の他方の抵抗接続１１１６に接続する金
属膜２０は、側方に延長されて電界効果トランジスタＴ
との接続用の金属１１２２にそれぞれパターンニングさ
れる°。

これらの金属１３２０〜２２の上側は通例のように窒化
シリコン等の保護膜１２によって覆われ、これに明けた
方形の窓部に露出する金属膜２１によって出力端子Ｐ、
この例では接続バンドが形成される。

もちろん、出力端子Ｐとしてはかかる接続パッドに限ら
ず、金属膜２１に接続されたはんだや金等の金属のバン
ブ電極を半導体領域５の上側の保護膜１２上に作り込む
ことができる。

第２図は本発明構造の等価回路を電界効果トランジスタ
Ｔとともに示す０図では保護対象としてソース接地され
た単一のｎチャネル電界効果トランジスタが示されてい
るが、集積回路装置の出力回路例えばトーテムポール接
続回路中の任意のトランジスタであってよい０図の例で
は、電界効果トランジスタＴのドレインには出力端子Ｐ
に接続される負荷を介して電源電圧が印加される０本発
明構造では、保護抵抗Ｒがこの電界効果トランジスタＴ
と出力端子Ｐとの間に挿入され、基板１すなわち接地電
位点已に一端が接続された保護ダイオードＤがこれに組
み合わされる。

第２図ではこの保護ダイオードＤの他端が保護抵抗Ｒの
左右端部間の不特定個所に接続された形で示されている
。これは、例えば保護抵抗Ｒが横方向抵抗である場合、
過電圧の掛かり具合によって異なる個所に接続されてい
るのと等価になるためで、例えば第１図（ａ）の出力端
子Ｐから侵入する過電圧により右側の抵抗接続層６と分
離層４の右側部の間でダイオード降伏が起きた場合、保
護ダイオードＤは保護抵抗Ｒの右端に接続されているの
と等価になる。第１図の縦方向保護ダイオードの場合は
、その降伏がふつう埋込層２と基板１との間で起きるか
ら、保護抵抗Ｒの中央に接続されていると見做してよい
。

出力端子Ｐから数百■以上の過電圧Ｏｖが図のように正
極性で侵入したとき、本発明による保護ダイオードＤは
ごく短時間内に降伏し、過電圧による電流Ｉを！ｄで示
すように分流してトランジスタＴの電流Ｉｔの負担を軽
減するともに、保護抵抗Ｒが等儀容量Ｃ“に流入する突
入電流を制限してトランジスタＴを保護する。

この際、保護ダイオードＤはｐｎ接合面積が大きい基板
ダイオードなので降伏時の抵抗が低く、大きな分流電流
１ｄを吸収してトランジスタ電流Ｉｔを全流入電流Ｉの
ふつう数分の１程度に軽減する。

もちろん、接合面積の大な保護ダイオードＤがこの分流
電流１ｄによって破壊されるおそれもない。

このように本発明構造では、保護ダイオードＤによって
電界効果トランジスタＴへの流入電流Ｉｔが大幅に制限
されるので、保護抵抗Ｒの抵抗値を従来より低めに設定
してその電圧降下を減少させることができる。この抵抗
値の設定は電界効果トランジスタＴの電流容量によって
異なり、そのオン抵抗値Ｒｎに応じて決められるが、数
〜１００Ωの間に設定されるのがふつうである。

なお、出力端子Ｐから負極性の過電圧が侵入した場合は
、容易にわかるように保護ダイオードＤは直、ちに導通
してそのごく低い１＠方向抵抗によって大きな分流電流
１ｄを吸収する。このように、本発明構造は過電圧の極
性に関せず、常に高い保護性能を保証することができる
。

〔発明の効果〕

本発明では以上の記載のように、集積回路装置の一方の
導電形の基板上に他方の導電形で成長されたエピタキシ
ャル層を一方の導電形の分離層により基板から接合分離
してなる半導体領域と、この半導体領域の表面から他方
の導電形で拡散された低抵抗性の１対の抵抗接続層と、
半導体領域の上に絶縁膜を介して配設された出力端子と
によって保護構造を構成し、抵抗接続層の一方を出力端
子に、他方を電界効果トランジスタにそれぞれ接続し、
かつ１対の抵抗接続層間の半導体領域により形成される
保護抵抗と１半導体領域と基板および分離層間のｐｎ接
合により形成される保護ダイオードとの組み合わせで電
界効果トランジスタを保護するので、高電圧の侵入時の
保護ダイオードの降伏ないし導通により過電圧を吸収し
てトランジスタの電流負担をまず軽減し、さらに保護抵
抗によってトランジスタへの流入電流を制限することに
より、電界効果トランジスタの保護効果を従来より格段
に向上することができる。

このほか、本発明構造は次の効果を有する。

（ａ）保護抵抗と保護ダイオードが作り込まれる半導体
領域の上のスペースを利用して出力端子が配設されるの
で、出力端子用と保護抵抗用とにスペースを別個に割く
必要がなくなって、集積回路装置のチップ面積を節約す
ることができ、とくに出力端子数の多い集積回路装置の
チップ面積を大幅に縮小することができる。

（ｂ）電流保護ダイオードの分流作用により電界効果ト
ランジスタの電流負担が軽減されるので、保護抵抗値を
従来はど高めてトランジスタへの突入電流を制限する必
要がなくなり、保護抵抗内の電圧降下を減少させて集積
回路装置からの出力電圧を高め、その負荷駆動能力を向
上できる。

（Ｃ）保護抵抗を作り込む半導体領域と基板および分離
層との間のｐｎ接合を利用して保護ダイオードを形成す
るので、保護ダイオード用にチップ面積を割り当てる必
要がなく、かつこのｐｎ接合の面積を広くとれるので保
護ダイオードの電流容量従ってその過電圧吸収能力を高
めることができる。

【図面の簡単な説明】

第１図と第２図が本発明に関し、第１図は本発明による
電界効果トランジスタ保護構造の実施例を示す集積回路
装置の要部の断面図と上面図、第２図は本発明構造の等
価回路図である。第３図以降は従来技術に関し、第３図
は従来の保護構造の等価回路図、第４図はそれ用の集積
回路装置の要部の断面図と上面図である。図において、
ｌ：集積回路装置の基板、２：埋込層、３；エピタキシ
ャル層、４：分離層、５：半導体領域、６：抵抗接続層
、７：抵抗層、１１：酸化膜、１２＋保護膜、２０：金
属膜、２１；接続パッド用金属膜、２２：接続用金属膜
、Ｃ：電界効果トランジスタの等価容量、Ｄ＝保護ダイ
オード、Ｅ：接地電位、Ｉ：過電圧に基づく電流、Ｉｄ
；保護ダイオードの分流電流、！（８電界効果トランジ
スタへの流入電流、Ｐ：出力端子ないし接続バッド、Ｒ
＋保護抵抗ないしはその抵抗値、Ｒｈ＋電界効果トラン
ジスタのオン抵抗、Ｔ：電界効果トランジスタ、Ｗ＋抵
抗接続層の幅、である、乙λ １！１１！１

Claims (1)

【特許請求の範囲】
1. 　集積回路装置の出力端子を介して外部と接続される電
   界効果トランジスタを出力端子から侵入する過電圧から
   保護する構造であって、集積回路装置の一方の導電形の
   基板上に他方の導電形で成長されたエピタキシャル層を
   一方の導電形の分離層により基板から接合分離してなる
   半導体領域と、この半導体領域の表面から他方の導電形
   で拡散された低抵抗性の１対の抵抗接続層と、半導体領
   域の上に絶縁膜を介して配設された出力端子とを備え、
   １対の抵抗接続層の一方を出力端子に他方を電界効果ト
   ランジスタにそれぞれ接続し、１対の抵抗接続層間の半
   導体領域により形成される保護抵抗と、半導体領域と基
   板および分離層間のｐｎ接合により形成される保護ダイ
   オードとにより電界効果トランジスタを保護することを
   特徴とする集積回路装置の電界効果トランジスタ保護構
   造。