JP2676899B2 - Ｍｏｓ集積回路装置用入力回路保護装置 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はMOS集積回路装置において、その高入力イン
ピーダンスをもつ入力回路を高電圧，とくに静電誘導等
により入力端子から侵入する高電圧から保護するための
装置に関する。

〔従来の技術〕

周知のように、MOS集積回路装置は静電誘導等に基づ
く高電圧によって絶縁破壊しやすい問題があり、中でも
入力インピーダンスが非常に高い入力回路のMOSトラン
ジスタのゲートがとくに絶縁破壊しやすいので、いわゆ
る静電耐圧を向上するために各入力回路に付属して保護
回路装置が組み込まれることが多い。第３図にかかる保
護回路の従来例を、第４図および第５図にそれを半導体
ウエハの断面図で示す。

第３図において、入力回路１は電源点VdとVsの間に直
列接続されたインバータ接続の相補的な１対のｐチャネ
ルMOSトランジスタ1pおよびｎチャネルMOSトランジスタ
1nからなり、通例のように両MOSトランジスタは共通ゲ
ート接続されてゲート電圧Vgを受け、両者の相互接続点
から出力信号Voが導出される。この入力回路１は入力信
号Viにより制御されるが、その入力端子と共通ゲートと
の間に抵抗３とダイオード４および５とからなる保護回
路が装入される。

第４図は両MOSトランジスタ1pおよび1nからなる入力
回路１を断面で示すもので、通例のように集積回路装置
用のｐ形の半導体基板11の表面の所定範囲に埋込層12を
強いｎ形で拡散して置いた上で、ｎ形のエピタキシャル
層13を成長させ、その表面から分離層14を強いｐ形で基
板11に達するまで深く拡散してエピタキシャル層13を半
導体領域に接合分離し、この半導体領域13内に両トラン
ジスタ1pと1nが作り込まれる。

通常のように、ｎチャネルMOSトランジスタ1p用には
ｐ形のウエル15をあらかじめ拡散して置き、かつ両トラ
ンジスタ用にゲート17を図示しないゲート酸化膜上に形
成して置いた上で、ｐチャネルMOSトランジスタ1p用の
ソース・ドレイン層18およびｎチャネルMOSトランジス
タ1n用のサブストレート接続層19をいずれもｐ形で，同
様にｎチャネルMOSトランジスタ1n用のソース・ドレイ
ン層22およびｐチャネルMOSトランジスタ1p用のサブス
トレート接続層23をいずれもｎ形でそれぞれ高不純物濃
度で拡散する。

さらに、ｎチャネルおよびｐチャネルMOSトランジス
タ1nおよび1pをそれぞれ取り囲んで、一種のチャネルス
トッパとしていわゆるフィールド拡散層27と28がそれぞ
れｐ形とｎ形でソース・ドレイン層よりは低い不純物濃
度で拡散される。これにより、両フィールド拡散層27と
28の間に一種の寄生ダイオード２が発生し、これが後述
のように保護の目的のために利用される。この第４図に
は第３図に対応して配線膜等を介する接続の模様が簡略
な形で示されている。

第５図（ａ）は保護抵抗３と保護ダイオード４が作り
込まれた部分を示す。図のように、ｎ形の半導体領域13
内にｐ形のウエル15が拡散され、その表面から強いｐ形
で拡散された１対の抵抗接続層20間のウエル15が保護抵
抗３として用いられるが、同時に半導体領域13とウエル
15との間のpn接合が保護ダイオード４として利用され
る。この保護ダイオード４用に、半導体領域13の表面に
はｎ形の接続層24が高不純物濃度で拡散され、一方の電
源点Vdの電位がこれに与えられる。

第５図（ｂ）は保護ダイオード５が作り込まれた部分
を示し、上と同様なｐ形のウエル15内にｐ形のダイオー
ド接続層21が例えば環状に高不純物濃度で拡散され、そ
の中央部にｎ形のダイオード層25が高不純物濃度で拡散
されて、ウエル15とダイオード層25との間のpn接合によ
り保護ダイオード５が形成される。ダイオード接続層21
には他方の電源点Vsの電位が与えられ、ダイオード層25
は入力回路１のゲート電圧Vgをもつ１対のトランジスタ
の共通ゲートに接続される。

以上説明したように、第３図の従来の保護回路は、入
力回路１に付随するダイオード２と、入力信号Viとゲー
ト電圧Vgとの間の抵抗３とダイオード４および５とから
なり、３個のダイオードのいずれかが静電誘導等に基づ
くサージ性の過電圧により降伏して、抵抗３の一部ない
しは全部を介して電流を流すことによって保護作用を営
む。その保護動作上の条件を決める降伏電圧は、例えば
ダイオード２が40V,ダイオード４が80V,ダイオード５が
20Vに設定される。

同図（ａ）は他方の電源点Vsに対して正負の過電圧が
入力信号Viに混入した場合を示す。過電圧が正の場合
は、ダイオード２が降伏して電流が図の経路Ａに沿って
抵抗３の一部，ダイオード４およびダイオード２を介し
て、またはダイオード５が降伏して電流が経路Ｂに沿っ
て抵抗３の全部およびダイオード５を介してそれぞれ流
れ、過電圧が負の場合は、電流が経路Ｂに沿って上と逆
方向に、またはダイオード４が降伏して電流が経路Ａに
沿って上と逆方向にそれぞれ流れる。

同図（ｂ）は一方の電源点Vdに対して正負の過電圧が
入力信号Viに混入した場合を示し、過電圧が正の場合
は、電流が経路Ｃに沿って抵抗３の一部およびダイオー
ド４を介して、またはダイオード５が降伏して電流が経
路Ｄに沿って抵抗３の全部，ダイオード５およびダイオ
ード２を介してそれぞれ流れ、過電圧が負の場合は、ダ
イオード４が降伏して電流が経路Ｃに沿って上と逆方向
に、またはダイオード２が降伏して電流が経路Ｄに沿っ
て上と逆方向にそれぞれ流れる。

〔発明が解決しようとする課題〕

ところが、上述の従来の保護回路では、例えば静電誘
導等により400〜500V程度以上の過電圧が掛かったとき
に入力信号Vi側の保護ダイオード４が接合破壊しやす
く、このためいわゆる静電耐圧を充分に上げ得ない問題
がある。

この保護ダイオード４の接合破壊は入力信号Vi側に負
の過電圧が掛かったときに発生しやすく、前述の説明か
らもわかるように、負の過電圧が一方の電源点Vdまたは
他方の電源点Vnのいずれに対して掛かっても、このダイ
オード４は降伏して上述の経路ＡないしＣに沿って電流
が流れる。保護効果上は、このダイオード４の降伏電圧
はもちろん低い程望ましく、このため第５図（ａ）に示
すように、入力信号Viとほぼ同電位にあるｐ形のウエル
15が拡散されているｎ形の半導体領域13の下側にはｎ形
の埋込層12が作り込まれ、半導体領域13と同様に一方の
電源電位Vdとほぼ同じ電位に置かれており、降伏電圧は
前述のように例えば80V程度に設定される。

保護ダイオード４が降伏したとき、その内部電流ｉは
過電圧の侵入側である入力信号Viを受ける第５図（ａ）
の左側部に主に流れ、図のように左側の接続層24から半
導体領域13,埋込層12,半導体領域13およびウエル15を経
て左側の抵抗接続層20に至る経路を取る。この電流路内
の抵抗は接続層24から埋込層12に至る半導体領域13が主
体で、図ではこれが電流制限抵抗Rsで示されている。こ
れからわかるように、入力信号Vi側から負の過電圧が侵
入して保護ダイオード４が降伏したとき、入力回路の保
護用の抵抗３はこのダイオード４を流れる電流ｉを制限
する役目を果たさず、電流はもっぱら上述の内部抵抗Rs
によって制限される。しかし、ダイオード４に保護に適
する降伏電圧を持たせるには埋込層12を設ける必要があ
り、埋込層12を設けるとその比抵抗が半導体領域13に比
べて約２桁低いので電流制限抵抗Rsが非常に低くなり、
400V程度の過電圧で大電流が保護ダイオード４を流れそ
のウエル15と半導体領域13との間のpn接合が破壊するに
至るのである。

本発明はかかる問題点を解決して、MOS集積回路装置
の入力回路に入力信号側からどのような極性で過電圧が
侵入しても、保護装置をそれ自体が破壊してしまうよう
なおそれのないものにすることを目的とする。

〔課題を解決するための手段〕

この目的は、集積回路装置の一方の導電形の基板上に
設けられた他方の導電形の不純物濃度の高い埋め込み層
および他方の導電形のエピタキシャル層からなる半導体
領域を一方の導電形の分離層によって接続パッド用に接
合分離し、この半導体領域の表面から選択的に他方の導
電形で不純物濃度を前記半導体領域よりも高いウェル層
を拡散形成し、前記ウェル層の表面上に絶縁膜を介して
入力用接続パッドを有する配線膜を設け、前記絶縁膜お
よび前記配線膜の露出表面上に保護膜を設け、前記配線
膜を前記絶縁膜に形成した窓部を介して前記ウェル層内
に先端的に設けた他方の導電形の不純物濃度の高い接続
層と接続し、前記ウェル層の上方で前記保護膜に開孔部
を設けこれを前記入力用接続パッドとすることにより半
導体基板および分離層の間に形成されるpn接合を備える
ダイオードによって接続パッドから入力信号を受ける入
力回路を接続パッドから進入する過電圧から保護するも
のにおいて、前記保護膜は前記埋込層，ウェル層および
前記接続層の縁部の上方および前記窓部の上方を覆うこ
とによって達成される。

なお、本発明でも抵抗と組み合せた保護ダイオードを
設けるのが望ましく、接続パッドに付随して作り込まれ
る上述のダイオードは、この抵抗に付随する保護ダイオ
ードと過電圧に対して逆方向導通にするのが合理的であ
る。

〔作用〕

本発明は、入力回路から掛かる過電圧が入力信号を受
ける接続パッドから侵入する場合がほとんどであり、か
つこの入力用接続パッドが占めるチップ面積を利用すれ
ば、その下側に電流容量が充分大きな保護ダイオードを
作り込める点に着目したもので、上記構成にいうように
一方の導電形の基板上に設けられた他方の導電形の半導
体領域ないしはエピタキシャル層を一方の導電形の分離
層によってまず接続パッド用に接合分離して置き、接続
パッドをこの半導体領域と接続して、半導体領域と基板
および分離層との間のpn接合によってこの保護ダイオー
ドを構成する。

前述の例えば負の過電圧によって接合破壊を起こしや
すい保護ダイオードは、入力接続パッドと入力回路との
間に挿入された抵抗に付随してそれと例えば一方の電源
点との間に接続されており、これに対し上述の接続パッ
ドに付随して作り込まれる保護ダイオードは接続パッド
と他方の電源点の間に接続されることになる。

従って、従来問題があった抵抗に付随する保護ダイオ
ードに対し逆方向に掛かってその接合破壊を起こす極性
の過電圧が入力用接続パッドから侵入したとき、接続パ
ッドに付随する保護ダイオードの方は順方向に導通し
て、電流を接続パッドから他方の電源点に安全に流し、
あるいはさらに入力回路に付随するダイオードを順方向
に通って一方の電源点の方にも安全に流す。これによっ
て、抵抗に付随する保護ダイオードの方には逆方向電流
が全く流れないかごく僅かしか流れなくなり、従って本
発明によりそれが接合破壊を起こすおそれを実質上なく
すことができる。

〔実施例〕

以下、第１および第２図を参照して本発明の実施例を
説明する。第１図は本発明による入力回路保護装置内の
接続パッド50およびそれに付随する保護ダイオード６を
例示する断面図，第２図は本発明装置の適用例を示す回
路図であり、いずれにも前に説明した第３図〜第５図に
対応する部分に同じ符号が付けられている。

第１図において、集積回路用のｐ形の半導体基板11上
にはこの例でもまず埋込層12が強いｎ形で20Ω／□程度
の面抵抗で拡散され、その上からｎ形のエピタキシャル
層が３Ωcm程度の比抵抗で例えば５〜10μｍの厚みに成
長され、強いｐ形の分離層14により半導体領域13に接合
分離されている。なお、この半導体領域13はこの実施例
では接続パッド50に専用に設けられている。埋込層12を
設けることにより、過電圧が印加された時には過電流が
抵抗の低い埋込層12を主にして基板から半導体領域に流
れるため、半導体表面近傍でのエピタキシャル層と分離
層のpn接合での電流集中を抑制し、素子の破壊をし難く
する。

接続パッド50の下側に本発明による保護ダイオード６
を作り込むには、原理上はそれを半導体領域13と接続す
ればよいのであるが、この例ではダイオード６の順方向
抵抗をできるだけ下げるために、ｎ形のウエル16が接続
パッド50を設けるべき範囲内に例えば10¹⁶〜10¹⁷原子/c
m²程度の不純物濃度で1.5〜５μｍの深さにあらかじめ
拡散され、さらにこのウエル16内に強いｎ形の接続層26
が例えば第４図のｎチャネルMOSトランジスタ1n用のソ
ース・ドレイン層の拡散と同時に１μｍ以下の深さに拡
散される。

アルミ等からなる配線膜40は、ウエハを覆う酸化膜30
に明けた窓部31内で上述の接続層26と導電接触するよう
に設けられ、もちろん集積回路内の所定個所に導電接触
するとともに、通例のようにその端部のウエル16上の部
分が接続パッド50用に図の前後方向に100μｍ角程度の
大きさに膨出され、これにより半導体領域13がウエル16
および接続層26を介して接続パッド50と接続される。な
お、通例のように配線膜40等を覆ってふつうは窒化シリ
コン膜である保護膜60が全面被着され、それに明けた窓
部に露出する接続膜30の端部が接続パッド50とされる。

保護ダイオード６は、ｎ形の半導体領域13および埋込
層12とｐ形の基板11および分離層14との間の広い面積の
pn接合を持ち、従って電流容量の大きないわゆる基板ダ
イオードである。また、そのｎ形領域内の埋込層12およ
びウエル16の不純物濃度および拡散深さの選択によっ
て、前述のようにその順方向抵抗が制御されるほか、そ
の逆方向の降伏電圧が設定される。

第２図は以上のように構成された保護ダイオード６を
備える本発明による入力回路保護装置の回路図である。
この例での保護装置には、接続パッド50に付随するこの
保護ダイオード６のほか、従来と同じく入力回路１に付
随するダイオード2,抵抗3,それに付随する保護ダイオー
ド４および入力回路１の両トランジスタ1pおよび1nの共
通ゲートに接続された保護ダイオード５が設けられてお
り、この内の接続パッド50に直接ないし抵抗３を介して
接続されている３個の保護ダイオード中で、一方の電源
点Vd側には１個の保護ダイオード４のみが設けられてい
るが、他方の電源点Vs側には２個の保護ダイオード５お
よび６が設けられているので、この内の保護ダイオード
５はが適宜省略しても実用上差し支えない。

この第２図の保護装置における降伏電圧は、従来と同
様にそれぞれダイオード２が40V,保護ダイオード４が80
V,保護ダイオード５が20V程度に設定されているとき、
本発明による保護ダイオード６は例えば40Vに設定され
る。

この実施例における抵抗３とダイオード２と保護ダイ
オード４および５とからなる回路部分が持つ保護機能
は、もちろん従来の第３図の場合と原理的には同じであ
るが、本発明により保護ダイオード６が設けられている
ので、この実施例での保護装置全体の動作は、とくに入
力信号Viを受ける接続パッド50に負の過電圧が侵入した
ときに大きく異なって来る。

この負の過電圧が他方の電源点Vsに対して掛かったと
き、保護ダイオード６が順方向に低い抵抗値で導通し
て、図の経路Ｅに沿って大きな電流を流して過電圧を直
ちに吸収するので、保護ダイオード４が降伏する事態は
発生せず、従ってそれに電流は流れ得ない。また、負の
過電圧が一方の電源点Vdに対して掛かったとき、保護ダ
イオード４が降伏する前にダイオード２が降伏し、図の
経路Ｆに沿って電流が流れて過電圧を吸収するので、保
護ダイオード４が降伏することはほとんど起こらず、起
きたとしてもそれに大きな逆方向電流が流れることは実
際上あり得ない。

このように、従来から問題であった保護ダイオード４
の逆方向電流による接合破壊が発生しなくなるので、本
発明によればMOS集積回路装置の負方向の過電圧に対す
るいわゆる静電耐量を従来の400V程度以下から少なくと
も1000V以上にまで改善することができる。

次に、接続パッド50に正の過電圧が掛かった場合につ
いて考える。まず、これが他方の電源点Vsに対して掛か
ったとすると、保護ダイオード６が降伏して上述のＥと
逆方向の電流経路が前に説明した第３図（ａ）のＡおよ
びＢの電流経路に加わる。正の過電圧が一方の電源点Vd
に対して掛かったとすると、同様に保護ダイオード６が
降伏してＦと逆方向の電流経路が第３図（ｂ）のＣおよ
びＤの電流経路に加わる。いずれの場合についても、保
護ダイオード５の逆方向電流による接合破壊および保護
ダイオード４の順方向電流による接合破壊が発生しにく
くなり、このため本発明では正方向過電圧に対する静電
耐量についても従来の500V程度から同様に1000V以上に
改善できる。

なお、本発明による接続パッド50に付随する保護ダイ
オード６の接合面積は、比較的寸法の大な接続パッド用
チップ面積を有効利用できるので、例えば従来からの保
護ダイオード４の接合面積のふつう３倍程度に取って、
これに相応した大きな順および逆方向電流容量を保護ダ
イオード６に持たせることができる。

以上説明した実施例に限らず、本発明は種々の態様で
実施をすることができる。例えば、第１図の接続パッド
50の上にバンプ電極をさらに設け、集積回路装置にこの
バンプ電極を介して外部から入力信号Viを受けることが
できる。また、第１図の半導体領域13は接続パッド50に
専用としたが、これを集積回路内の他の回路要素と共用
とすることもできる。各半導体層の導電形についても、
入力回路に侵入する過電圧の極性等に応じて適宜な選択
が可能である。また、接続パッドに付随する保護ダイオ
ードと組み合わせる他の保護回路要素についても、本発
明の要旨内で必要に応じて適宜な取捨選択が可能であ
る。

〔発明の効果〕

以上説明したとおり本発明では、集積回路装置の一方
の導電形の基板上に設けられた他方の導電形の半導体領
域を一方の導電形の分離層によって接続パッド用に接合
分離し、半導体領域の表面上に入力用接続パッドを設け
てそれと接続することにより、半導体領域と基板および
分離層の間に形成されるpn接合を備えるダイオードによ
り接続パッドから入力信号を受ける入力回路を接続パッ
ドから侵入する過電圧から保護するので、この接続パッ
ドに付随して設けられる保護ダイオードにより、従来か
ら保護装置に組み込まれる抵抗に付随する保護ダイオー
ド等にその過電圧による降伏時に流れる逆方向電流を有
効に吸収し、その接合破壊のおそれをほぼ皆無にするこ
とができる。これにより、集積回路装置の入力回路にど
のような極性で過電圧が侵入しても、入力回路を過電圧
から常に安全に保護しながら、入力回路の過電圧耐量と
くに静電耐量を過電圧の極性に関せず従来の２倍以上に
向上することができる。

さらに本発明によれば、過電圧が最も侵入しやすい入
力信号用の接続パッドの面積を有効利用しながら、その
下側に電流容量の大きい保護ダイオードを作り込むの
で、本発明の実施のためにチップ面積をとくに広げる要
なくかかる過電圧耐量の改善効果を得ることができる。

保護膜が埋込層，ウェル層および接続層の縁部の上方
および窓部上方のシリコン基板表面に形成される凹凸を
覆うため、接続パッドはボンディング応力による剥離，
ひび割れ等を抑制することができる。

かかる特長を有する本発明による入力回路保護装置は
CMOS形やBiMOS形の集積回路装置にとくに有用で、チッ
プ面積を増すことなくこの種の集積回路装置の過電圧耐
量を大幅に改善し、その動作信頼性を格段に向上する著
効を奏することができる。

【図面の簡単な説明】

第１図および第２図が本発明に関し、第１図は本発明に
よる入力回路保護装置における接続パッドとそれに付随
する保護ダイオードの構造例を示すMOS集積回路装置用
チップの要部の断面図、第２図はこの保護ダイオードを
組み込んだ保護装置を例示するその回路図である。第３
図以降は従来技術に関し、第３図は従来の保護装置の代
表例の回路図、第４図はその保護対象としての入力回路
の断面図、第５図はそれ用の保護ダイオード部の断面図
である。これらの図において、 1:入力回路、1p,1n:入力回路を構成するｐチャネルおよ
びｎチャネルMOSトンラジスタ、3:保護抵抗、4,5:保護
ダイオード、6:本発明による保護ダイオード、11:集積
回路装置用半導体基板、12:埋込層、13:半導体領域ない
しエピタキシャル層、14:分離層、15,16:ウエル、17:ゲ
ート、18:ソース・ドレイン層、19:サブストレート接続
層、20:抵抗接続層、21:ダイオード接続層、22:ソース
・ドレイン層、23:サブストレート接続層、24:ダイオー
ド接続層、25:ダイオード層、26:ダイオード接続層、2
7,28:フィールド拡散層、30:酸化シリコン膜、40:配線
膜、50:接続パッド、60:保護膜、Ａ〜F:過電圧侵入時の
電流経路、Vd:一方の電源点、Vg:入力回路用トランジス
タの共通ゲート電圧、Vi:入力信号、Vo:出力信号、Vs:
他方の電源点、である。

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 27/092 29/78

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】集積回路装置の一方の導電形の基板上に設
   けられた他方の導電形の不純物濃度の高い埋め込み層お
   よび他方の導電形のエピタキシャル層からなる半導体領
   域を一方の導電形の分離層によって接続パッド用に接合
   分離し、この半導体領域の表面から選択的に他方の導電
   形で不純物濃度が前記半導体領域よりも高いウェル層を
   拡散形成し、前記ウェル層の表面上に絶縁膜を介して入
   力用接続パッドを有する配線膜を設け、前記絶縁膜およ
   び前記配線膜の露出表面上に保護膜を設け、前記配線膜
   を前記絶縁膜に形成した窓部を介して前記ウェル層内に
   選択的に設けた他方の導電形の不純物濃度の高い接続層
   と接続し、前記ウェル層の上方で前記保護膜に開孔部を
   設けこれを前記入力用接続パッドとすることにより半導
   体基板および分離層の間に形成されるpn接合を備えるダ
   イオードによって接続パッドから入力信号を受ける入力
   回路を接続パッドから進入する過電圧から保護するもの
   において、前記保護膜は前記埋込層，ウェル層および前
   記接続層の縁部の上方および前記窓部の上方を覆うこと
   を特徴とするMOS集積回路装置用入力回路保護装置。