TWI585763B - 用於在相同時間提供設定及重設電壓之裝置及方法 - Google Patents

用於在相同時間提供設定及重設電壓之裝置及方法 Download PDF

Info

Publication number
TWI585763B
TWI585763B TW102113165A TW102113165A TWI585763B TW I585763 B TWI585763 B TW I585763B TW 102113165 A TW102113165 A TW 102113165A TW 102113165 A TW102113165 A TW 102113165A TW I585763 B TWI585763 B TW I585763B
Authority
TW
Taiwan
Prior art keywords
voltage
suppression
memory cells
circuit
memory
Prior art date
Application number
TW102113165A
Other languages
English (en)
Other versions
TW201403604A (zh
Inventor
馬可 多曼尼可 提伯西
吉里歐 吉塞普 瑪洛塔
Original Assignee
美光科技公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美光科技公司 filed Critical 美光科技公司
Publication of TW201403604A publication Critical patent/TW201403604A/zh
Application granted granted Critical
Publication of TWI585763B publication Critical patent/TWI585763B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0097—Erasing, e.g. resetting, circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G11C13/0026—Bit-line or column circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G11C13/0028—Word-line or row circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0038—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0061—Timing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0083—Write to perform initialising, forming process, electro forming or conditioning
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0085—Write a page or sector of information simultaneously, e.g. a complete row or word line
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0088—Write with the simultaneous writing of a plurality of cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)

Description

用於在相同時間提供設定及重設電壓之裝置及方法
一些半導體器件包括可變狀態材料。舉例而言，諸如電阻性隨機存取記憶體(RRAM)單元之記憶體單元包括可變狀態材料，其狀態可自高電阻狀態改變為低電阻狀態且可再次變回原狀態。可變狀態材料通常為非揮發性的且可組態於具有小外觀尺寸之記憶體單元中。然而，在一些組態中，可變狀態材料可展現長於諸如快閃記憶體之其他儲存技術之程式化時間。需要提供諸如速度及可靠性之效能之改良的半導體器件設計。
100‧‧‧組件
102‧‧‧可變狀態材料
103‧‧‧高電阻狀態
104‧‧‧第一電極
105‧‧‧低電阻狀態
106‧‧‧第二電極
110‧‧‧方向
300‧‧‧電壓/電流圖
301‧‧‧曲線
302‧‧‧X軸
303‧‧‧點
304‧‧‧Y軸
306‧‧‧高電阻部分
308‧‧‧低電阻部分
310‧‧‧第一電壓範圍
312‧‧‧第二電壓範圍
314‧‧‧第三電壓
316‧‧‧第四電壓
318‧‧‧參考電壓位準/參考電壓
400‧‧‧裝置
402‧‧‧陣列
403‧‧‧源極線
404‧‧‧驅動器電路/選擇電路
405a‧‧‧第一選擇器電路
405b‧‧‧第二選擇器電路
405c‧‧‧第三選擇器電路
406‧‧‧資料線
406a‧‧‧資料線
406b‧‧‧資料線
406c‧‧‧資料線
408‧‧‧存取線
410‧‧‧記憶體單元
412‧‧‧可變狀態材料組件
414‧‧‧選擇器器件
420‧‧‧第一電壓輸入節點
422‧‧‧第二電壓輸入節點
424‧‧‧第三電壓輸入節點
502‧‧‧選定資料線
504‧‧‧未選定資料線
506‧‧‧選定存取線
508‧‧‧未選定存取線
600‧‧‧記憶體系統/裝置
602‧‧‧記憶體單元陣列
606‧‧‧命令解碼器
608‧‧‧命令匯流排
610‧‧‧位址鎖存器
620‧‧‧位址匯流排
622‧‧‧列位址解碼器
624‧‧‧存取線驅動器
628‧‧‧行位址解碼器
700‧‧‧資訊處置系統
702‧‧‧系統匯流排
704‧‧‧晶片總成
706‧‧‧處理器
707‧‧‧記憶體器件
708‧‧‧邏輯/邏輯晶片
709‧‧‧顯示器件
710‧‧‧額外周邊組件
711‧‧‧外部記憶體
712‧‧‧硬碟機
713‧‧‧抽取式媒體
714‧‧‧鍵盤/控制器
圖1展示根據本發明之實施例的設定記憶體單元組件之第一狀態的方塊圖。
圖2展示根據本發明之實施例的設定圖1之記憶體單元組件之第二狀態的方塊圖。
圖3展示根據本發明之實施例的可變電阻性材料之電壓-電流圖。
圖4展示根據本發明之實施例的記憶體器件之電路圖。
圖5展示根據本發明之實施例之電壓表。
圖6展示根據本發明之實施例的記憶體器件之方塊圖。
圖7展示根據本發明之實施例的包括記憶體器件之資訊處置系統。
在本發明之各種實施例之以下詳細描述中，參看形成本發明之一部分且藉由說明來展示可實踐本發明之特定實施例的隨附圖式。充分詳細地描述此等實施例以使得熟習此項技術者能夠實踐本發明。可利用其他實施例，且可作出結構、邏輯及電改變。
圖1展示根據本發明之實施例的記憶體單元之實例組件100。可變狀態材料102係展示為位於第一電極104與第二電極106之間。儘管僅展示可變狀態材料102，但在選定實例中，可連同位於第一電極104與第二電極106之間的可變狀態材料來包括諸如介入材料層之其他結構。在一個實例中，可變狀態材料102為電阻切換材料。可變狀態材料102之其他實例可包括磁性切換材料或具有可偵測電子態之其他切換材料。
在一個實例中，當在方向110上橫跨可變狀態材料102施加電壓時，可變狀態材料102之狀態自高電阻狀態103改變為低電阻狀態105。在包括諸如組件100之組件的記憶體單元之陣列中，高電阻狀態可表示數位資料位元，諸如邏輯1值或邏輯0值。諸如列選擇電路及行選擇電路之選擇電路可用以自單元陣列選擇所要記憶體單元(包括可變狀態材料102)，以查詢及/或更改電阻狀態，因此提供資料喚回與儲存能力。
數種機制可用以改變可變狀態材料102之物理狀態(且因此改變其電阻)。在一個實例中，可變狀態材料102自實質上非晶狀態改變為實質上結晶狀態。在另一實例中，在施加電壓後，一或多個導電絲即形成於可變狀態材料102內，該一或多個導電絲橋接第一電極104與第二電極106之間的距離。在各種機制中，狀態改變是可逆的。
圖2展示圖1之處於低電阻狀態105下的實例組件100。藉由在與圖1中所展示之方向相反的方向上施加第二電壓112，可變狀態材料 102自低電阻狀態105反轉回至高電阻狀態103。以此方式，可變狀態材料102之物理狀態(且因此，電阻)可根據需要而改變以佔用至少兩個可能狀態中之選定者。
圖3展示雙極可變狀態材料之例示性電壓/電流圖300。該圖在X軸302上展示電壓，且在Y軸304上展示電流。在操作中，可變狀態材料沿所說明曲線301之高電阻部分306展現高電阻行為。若所施加電壓相對於參考電壓位準318處於第一電壓範圍310或第二電壓範圍312內，則可變狀態材料保持在曲線301之高電阻部分306內。若所施加電壓相對於參考電壓位準318大於或等於第三電壓314(其又大於電壓範圍310之上限)，則可變狀態材料展現低電阻(如藉由曲線301上之點303所說明)且移至曲線301之低電阻部分308。可變狀態材料將保持在曲線301之低電阻部分308中，直至所施加電壓量值相對於參考電壓位準318大於或等於第四電壓316(其又大於電壓範圍312之量值)為止。接著，可變狀態材料將再次返回至曲線301之高電阻部分306。
儘管圖3說明雙極可變狀態材料行為，但本文所描述之一些器件可使用單極可變狀態材料。在單極可變狀態材料中，可藉由在同一方向上施加不同量值之所施加電壓來改變狀態。在一個雙極實例中，參考電壓318為大約零伏特，其中第三電壓314與第四電壓316在量值上實質上相等且在極性上相反。舉例而言，第三電壓314可為大約1伏特，且第四電壓316可為大約-1伏特。
在僅正電壓範圍實例中，參考電壓318可為大約3伏特，其中第三電壓314與第四電壓316具有相同量值，如由電壓偏移所界定。舉例而言，第三電壓314可為大約4伏特(參考電壓318加上約1伏特之電壓偏移)，且第四電壓316可為大約2伏特(參考電壓318減去約1伏特之電壓偏移)。
可變狀態材料可形成為相對小之非揮發性記憶體單元。在一個 實例中，與使用六個電晶體之基於電晶體之靜態隨機存取記憶體(SRAM)單元相比，一個電晶體搭配一個電阻器(1T1R)之組態係可能的。
圖4展示根據本發明之實施例的包括可變狀態材料之裝置400之實例電路圖。在一個實例中，裝置400包含記憶體器件。如本文中所使用，「裝置」廣泛地用以指代數個不同結構中之任一者，包括(但不限於)系統、器件、電路、晶片總成等。在圖4之實例中，裝置400包括記憶體單元410之陣列402，及驅動器電路404。在一個實例中，驅動器電路404經組態以同時將不同電壓提供至陣列402中之不同記憶體單元410。
陣列402中之單元410中的至少一些包括可變狀態材料組件412。在一個實例中，與圖1及圖2中所描述之實例類似或相同，可變狀態材料組件412包括耦接於第一電極與第二電極之間的可變狀態材料。陣列402中之記憶體單元410可進一步包括選擇器器件414。在選定實例(諸如，交叉點架構)中，可能不包括選擇器器件。在一個實例中，選擇器器件414包括n型金屬氧化物(NMOS)電晶體。在一個實例中，選擇器器件414包括p型金屬氧化物(PMOS)電晶體。選擇器器件414之其他實例可包括額外電路、二極體及其他電子器件。
圖4進一步展示耦接至陣列402中之選擇器器件414的數條存取線408。在一個實例中，該數條存取線408包括數條字線。源極線403及數條資料線406a至406c係展示為耦接至陣列402中之記憶體單元410。在一個實例中，該數條資料線406包括數條位元線。在圖4之實例中，驅動器電路404經組態為行驅動器。
在一個實例中，驅動器電路404經組態以同時將多個不同電壓提供至不同記憶體單元之資料線406a至406c。驅動器電路404係展示為包括第一電壓輸入節點420、第二電壓輸入節點422及第三電壓輸入節 點424。儘管展示三個不同電壓輸入節點，但包括兩個電壓輸入節點或三個以上電壓輸入節點之其他組態在各種實施例之範疇內。
驅動器電路亦可包括選擇電路404以選擇性地將電壓輸入節點420、422及424同時耦接至不同記憶體單元。選擇電路404可包括數個選擇器電路405a至405c，該數個選擇器電路405a至405c可各自選擇電壓輸入節點420、422及424中之任一者且因此將選定電壓施加至陣列402中之一或多個選定記憶體單元410。在所展示之實例中，選擇器電路405a至405c為可個別選擇的以將不同電壓施加至陣列402中之不同記憶體單元410。在一個實例中，不同電壓為隨施加電壓之時間而實質上恆定的離散電壓。在一個實例中，電壓輸入節點420、422及424上之不同電壓可隨著選定時間長度而變化。
在一個實例中，電壓輸入節點420、422及424經組態為設定電壓節點、重設電壓節點及抑制電壓節點。使用圖3作為實例，參考電壓318包含抑制電壓。陣列402中之接收抑制電壓的記憶體單元410將不會程式化為高電阻狀態或自高電阻狀態反轉至低電阻狀態。
設定電壓可包括抑制電壓加上偏移電壓，諸如第三電壓314。重設電壓可包括抑制電壓減去偏移電壓，諸如第四電壓316。
舉例而言，第一選擇器電路405a係展示為選擇性地將第二電壓輸入節點422耦接至資料線406a。在一個實例中，第二電壓輸入節點422包括設定電壓。在一個實例中，設定電壓大致等於4伏特。
第二選擇器電路405b係展示為選擇性地將第三電壓輸入節點424耦接至資料線406b。在一個實例中，第三電壓輸入節點424包括重設電壓。在一個實例中，重設電壓大致等於2伏特。
第三選擇器電路405c係展示為選擇性地將第一電壓輸入節點420耦接至資料線406c。在一個實例中，第一電壓輸入節點420包括抑制電壓。在一個實例中，抑制電壓大致等於3伏特。
在操作中，選擇器電路405a至405c中之每一者為可個別選擇的且可同時將任何所要電壓自電壓輸入線420、422、424提供至任何所要資料線406a至406c。可使用圖4中所展示之驅動器電路404來增強裝置400之效能。舉例而言，雖然將陣列402之給定行中之選定單元設定為低電阻狀態，但可同時重設陣列402之不同給定行中之其他選定單元。另外，同時，陣列402中之其他單元可能由於所施加之抑制電壓而不具有對其執行之操作。當與一次僅能夠將一個電壓驅動至陣列之器件相比，資料程式化操作時間可減少到二分之一以下。
圖5圖示展示選定資料線502、未選定資料線504、選定存取線506及未選定存取線508之操作的實例電壓表。在一個實例中，圖4之驅動器電路404驅動圖5之表中所展示的電壓。在實例讀取操作中，將選定資料線502驅動至讀取電壓。在一個實例中，讀取電壓與圖3之第一電壓範圍310相同。此外，在實例讀取操作中，將選定存取線506驅動至邏輯高電壓，且將未選定存取線508驅動至大約接地。在一個實例中，將未選定資料線504驅動至待機電壓。
在實例設定操作中，將選定資料線502驅動至抑制電壓加上電壓偏移。在一個實例中，設定電壓與圖3之第三電壓314相同。此外，在實例設定操作中，將選定存取線506驅動至邏輯高電壓，且將未選定存取線508驅動至大約接地。在一個實例中，將未選定資料線504驅動至抑制電壓。在一個實例中，抑制電壓與圖3之參考電壓318相同。
在實例重設操作中，將選定資料線502驅動至抑制電壓減去電壓偏移。在一個實例中，重設電壓包括圖3之第四電壓316。此外，在實例重設操作中，將選定存取線506驅動至邏輯高電壓，且將未選定存取線508驅動至大約接地。在一個實例中，將未選定資料線504驅動至抑制電壓。在一個實例中，抑制電壓包括圖3之參考電壓318。
圖6說明呈記憶體系統600之形式之裝置的一部分，該記憶體系 統600併有與圖4之驅動器電路404類似或相同的驅動器電路。記憶體系統600包括記憶體單元之陣列602，其可包含(例如)RRAM或併有可變狀態材料之其他記憶體單元，該可變狀態材料如以上各種實施例中所描述般起作用。記憶體系統600包括命令解碼器606，該命令解碼器606經由命令匯流排608接收記憶體命令且在記憶體系統600內產生對應控制信號以進行各種記憶體操作。列位址信號與行位址信號係經由位址匯流排620而施加至記憶體系統600，且提供至位址鎖存器610。位址鎖存器接著輸出單獨行位址及單獨列位址。
藉由位址鎖存器610將列位址及行位址分別提供至選擇電路，諸如列位址解碼器622及行位址解碼器628。行位址解碼器628選擇對應於各別行位址之延伸穿過陣列602之資料線。在一個實例中，行位址解碼器628包括與圖4之驅動器電路404類似之驅動器電路。列位址解碼器622連接至存取線驅動器624，該存取線驅動器624啟動陣列602中之對應於所接收列位址的記憶體單元之各別列。在一個實例中，陣列602中之記憶體單元之該等列對應於圖4之資料線408。命令解碼器606對施加至命令匯流排608之記憶體命令作出回應，以對記憶體陣列602執行各種操作。詳言之，命令解碼器606用以產生內部控制信號以自記憶體陣列602讀取資料及將資料寫入至記憶體陣列602。
圖7中包括呈資訊處置系統(諸如，電腦)之形式之裝置的實施例以展示高階器件應用之實施例。圖7為根據本發明之實施例的資訊處置系統700之方塊圖，該資訊處置系統700併有包括記憶體器件707(例如，與圖4中所展示之裝置400及/或圖6中所展示之裝置600類似或相同的器件)之至少一晶片或晶片總成704。總成704亦可包括處理器706及其他邏輯708。
在一個實例中，記憶體器件707包括諸如RRAM之可變狀態材料記憶體器件。圖7中所展示之資訊處置系統700僅為可使用本發明之系 統之一個實例。其他實例包括(但不限於)個人資料助理(PDA)、平板電腦、攝影機、蜂巢式電話、MP3播放器、航空器、衛星、軍車等。
在此實例中，資訊處置系統700包含資料處理系統，該資料處理系統包括用以耦接系統之各種組件的系統匯流排702。系統匯流排702提供資訊處置系統700之各種組件間的通信鏈路且可實施為單一匯流排、實施為匯流排之組合或以任何其他合適的方式實施。
晶片總成704耦接至系統匯流排702。晶片總成704可包括任何電路或電路之可操作相容組合。在一個實施例中，晶片總成704包括可為任何類型之處理器706。如本文中所使用，「處理器」意謂任何類型之計算電路，諸如(但不限於)微處理器、微控制器、圖形處理器、數位信號處理器(DSP)或任何其他類型之處理器或處理電路。諸如「多核心」器件之多個處理器亦在本發明之範疇內。
在一個實施例中，晶片總成704中包括記憶體器件707，諸如以上實施例中所描述之記憶體器件。熟習此項技術者將認識到，廣泛多種記憶體器件組態可用於晶片總成704中。如以上所論述，在選定實施例中，記憶體組態包括RRAM。在選定實施例中，記憶體單元係以不同邏輯組態(諸如，NAND記憶體或NOR記憶體)配置。
在一個實施例中，晶片總成704中包括除處理器晶片之外的額外邏輯晶片708。除處理器之外的邏輯晶片708之實例包括類比轉數位轉換器。本發明之一個實施例中亦包括邏輯晶片708上之其他電路，諸如定製電路、特殊應用積體電路(ASIC)等。
資訊處置系統700亦可包括外部記憶體711，其又可包括適用於特定應用之一或多個記憶體元件，諸如一或多個硬碟機712及/或處置抽取式媒體713(諸如，隨身碟、緊密光碟(CD)、數位影音光碟(DVD)及其類似者)之一或多個磁碟機。
資訊處置系統700亦可包括顯示器件709(諸如，監視器)、額外周 邊組件710(諸如，揚聲器等)及鍵盤及/或控制器714，鍵盤及/或控制器714可包括滑鼠、觸控螢幕介面或准許系統使用者將資訊輸入至資訊處置系統700中及自資訊處置系統700接收資訊的任何其他器件。
儘管描述了本發明之數個實施例，但以上清單並不意欲為詳盡的。雖然本文中已說明且描述了特定實施例，但一般熟習此項技術者將瞭解，經計算以達成相同目的之任何配置可替代所展示之特定實施例。本申請案意欲涵蓋本發明之任何調適或變化。應瞭解，以上描述意欲為說明性而非限制的。在研究以上描述後，以上實施例與其他實施例之組合對於熟習此項技術者而言將變得顯而易見。
400‧‧‧裝置
402‧‧‧陣列
403‧‧‧源極線
404‧‧‧驅動器電路/選擇電路
405a‧‧‧第一選擇器電路
405b‧‧‧第二選擇器電路
405c‧‧‧第三選擇器電路
406‧‧‧資料線
406a‧‧‧資料線
406b‧‧‧資料線
406c‧‧‧資料線
408‧‧‧存取線
410‧‧‧記憶體單元
412‧‧‧可變狀態材料組件
414‧‧‧選擇器器件
420‧‧‧第一電壓輸入節點
422‧‧‧第二電壓輸入節點
424‧‧‧第三電壓輸入節點

Claims (26)

  1. 一種記憶體器件，其包含：記憶體單元之一陣列，該等單元中之每一者包括一可變狀態材料；及一驅動器，其耦接至記憶體單元之該陣列，以同時將設定電壓、重設及抑制電壓提供至該陣列中之不同記憶體單元，其中一源極線共用地耦接至一抑制電壓線。
  2. 如請求項1之記憶體器件，其中該可變狀態材料包括一電阻切換材料。
  3. 如請求項1之記憶體器件，其中該陣列進一步包括選擇器器件以存取記憶體單元。
  4. 如請求項3之記憶體器件，其中該等選擇器器件包括N通道電晶體。
  5. 如請求項3之記憶體器件，其中該等選擇器器件包括P通道電晶體。
  6. 一種驅動器電路，其包含：複數個電壓輸入節點，其包括一重設電壓輸入節點、一設定電壓輸入節點及一抑制電壓節點；選擇器電路，用以選擇性地將該重設電壓輸入節點及該設定電壓輸入節點同時耦接至記憶體單元之一陣列中的不同記憶體單元；及一源極線共用地耦接至該抑制電壓節點。
  7. 如請求項6之驅動器電路，其中該選擇器電路耦接至數條資料線，其中該選擇器電路經由該數條資料線選擇性地將該等電壓輸入節點耦接至該陣列中之該等不同記憶體單元。
  8. 如請求項6之驅動器電路，其中該等記憶體單元中之每一者包括一可變狀態材料。
  9. 如請求項8之驅動器電路，其中該複數個電壓輸入節點包括大致等於4伏特之一設定電壓節點。
  10. 如請求項8之驅動器電路，其中該複數個電壓輸入節點包括大致等於2伏特之一重設電壓節點。
  11. 如請求項8之驅動器電路，其中該複數個電壓輸入節點包括大致等於3伏特之一抑制電壓節點。
  12. 一種記憶體裝置，其包含：記憶體單元之一陣列，該等單元中之每一者包括一電阻切換材料；一驅動器電路，其耦接至該陣列之資料線，以同時將設定電壓、重設電壓及抑制電壓提供至該陣列中之該等記憶體單元中的選定者，其中一源極線共用地耦接至一抑制電壓線。
  13. 如請求項12之裝置，其中該等單元中之每一者進一步包括第一電極及第二電極，其中該切換材料在該第一電極與該第二電極之間。
  14. 如請求項12之裝置，進一步包括耦接至該驅動器電路之一主機處理器。
  15. 如請求項14之裝置，其中該主機處理器及記憶體單元之該陣列位於一單晶片總成中。
  16. 一種操作一記憶體之方法，其包含：選擇複數個電阻性隨機存取記憶體單元；同時將重設電壓、設定電壓及抑制電壓驅動至該選定複數個記憶體單元中之該等記憶體單元中的不同者，其中驅動一抑制電壓包括自一共用地耦接之源極線驅動一抑制電壓線。
  17. 如請求項16之方法，其中同時將重設電壓及設定電壓驅動至該選定複數個記憶體單元中之該等記憶體單元中的不同者包含使用一驅動器電路來驅動該重設電壓及該設定電壓。
  18. 如請求項17之方法，其中該驅動器電路係一行驅動器，且其中選擇複數個電阻性隨機存取記憶體單元包含使用列選擇電路來選擇複數個電阻性隨機存取記憶體單元。
  19. 如請求項16之方法，其中同時將重設電壓、設定電壓及抑制電壓驅動至該選定複數個記憶體單元中之該等記憶體單元中的不同者包括驅動實質上離散之電壓。
  20. 如請求項16之方法，其中該設定電壓實質上等於該抑制電壓加上一電壓偏移，且其中該重設電壓實質上等於該抑制電壓減去該電壓偏移。
  21. 如請求項20之方法，其中該抑制電壓為大約3伏特，且該電壓偏移為大約一伏特。
  22. 如請求項16之方法，其中該重設電壓小於該抑制電壓，且該抑制電壓小於該設定電壓。
  23. 一種形成一記憶體之方法，其包含：將一可變狀態材料耦接至一選擇器器件以形成一記憶體單元；將複數個記憶體單元耦接至複數條傳輸線；將一驅動器耦接至該複數條傳輸線；及在該驅動器中形成能夠同時將重設、設定及抑制電壓提供至不同傳輸線的電路，其中一源極線共用地耦接至一抑制電壓線。
  24. 如請求項23之方法，其中在該驅動器中形成電路包括形成能夠提供具有相同極性之三個不同電壓的電路，其中該抑制電壓小 於該重設電壓，且該重設電壓小於該設定電壓。
  25. 如請求項23之方法，其中在該驅動器中形成電路包括形成能夠提供具有相同極性之三個不同電壓的電路，其中該抑制電壓大於該設定電壓，且該設定電壓大於該重設電壓。
  26. 如請求項23之方法，其中在該驅動器中形成電路包括形成能夠提供具有相同極性之三個不同電壓的電路，其中該抑制電壓大於該重設電壓，且該重設電壓大於該設定電壓。
TW102113165A 2012-04-12 2013-04-12 用於在相同時間提供設定及重設電壓之裝置及方法 TWI585763B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/445,577 US9053784B2 (en) 2012-04-12 2012-04-12 Apparatuses and methods for providing set and reset voltages at the same time

Publications (2)

Publication Number Publication Date
TW201403604A TW201403604A (zh) 2014-01-16
TWI585763B true TWI585763B (zh) 2017-06-01

Family

ID=49324939

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102113165A TWI585763B (zh) 2012-04-12 2013-04-12 用於在相同時間提供設定及重設電壓之裝置及方法

Country Status (7)

Country Link
US (3) US9053784B2 (zh)
EP (1) EP2837000B1 (zh)
JP (1) JP2015518230A (zh)
KR (1) KR101984681B1 (zh)
CN (2) CN111640464B (zh)
TW (1) TWI585763B (zh)
WO (1) WO2013155326A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9053784B2 (en) 2012-04-12 2015-06-09 Micron Technology, Inc. Apparatuses and methods for providing set and reset voltages at the same time
KR102151183B1 (ko) * 2014-06-30 2020-09-02 삼성전자주식회사 저항성 메모리 장치 및 저항성 메모리 장치의 동작방법
CN104794261A (zh) * 2015-03-27 2015-07-22 山东华芯半导体有限公司 一种具有复位功能的阻变型随机存储器模型及存储方法
GB2545264B (en) * 2015-12-11 2020-01-15 Advanced Risc Mach Ltd A storage array
TWI626660B (zh) * 2017-04-21 2018-06-11 瞻誠科技股份有限公司 記憶體裝置及其製作方法
JP6723402B1 (ja) * 2019-02-28 2020-07-15 ウィンボンド エレクトロニクス コーポレーション 抵抗変化型ランダムアクセスメモリ

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070008785A1 (en) * 2005-07-11 2007-01-11 Scheuerlein Roy E Apparatus and method for programming an array of nonvolatile memory cells including switchable resistor memory elements
US20090135637A1 (en) * 2007-10-05 2009-05-28 Kabushiki Kaisha Toshiba Resistance change memory device
US20090316474A1 (en) * 2008-06-23 2009-12-24 Samsung Electronics Co., Ltd. Phase change memory

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6032248A (en) * 1998-04-29 2000-02-29 Atmel Corporation Microcontroller including a single memory module having a data memory sector and a code memory sector and supporting simultaneous read/write access to both sectors
TWI355661B (en) 2003-12-18 2012-01-01 Panasonic Corp Method for using a variable-resistance material as
KR100757410B1 (ko) * 2005-09-16 2007-09-11 삼성전자주식회사 상 변화 메모리 장치 및 그것의 프로그램 방법
JP4203506B2 (ja) 2006-01-13 2009-01-07 シャープ株式会社 不揮発性半導体記憶装置及びその書き換え方法
KR100816748B1 (ko) * 2006-03-16 2008-03-27 삼성전자주식회사 프로그램 서스펜드/리줌 모드를 지원하는 상 변화 메모리장치 및 그것의 프로그램 방법
US7885102B2 (en) * 2006-09-15 2011-02-08 Renesas Electronics Corporation Semiconductor device
JP4088323B1 (ja) * 2006-12-06 2008-05-21 シャープ株式会社 不揮発性半導体記憶装置
US8154003B2 (en) 2007-08-09 2012-04-10 Taiwan Semiconductor Manufacturing Company, Ltd. Resistive non-volatile memory device
JP5214208B2 (ja) * 2007-10-01 2013-06-19 スパンション エルエルシー 半導体装置及びその制御方法
KR101202429B1 (ko) * 2007-10-11 2012-11-16 삼성전자주식회사 저항체를 이용한 비휘발성 메모리 장치
JP5072564B2 (ja) 2007-12-10 2012-11-14 株式会社東芝 半導体記憶装置及びメモリセル電圧印加方法
KR20100045077A (ko) 2008-10-23 2010-05-03 삼성전자주식회사 면적을 감소시킨 가변 저항 메모리 장치
JP5549105B2 (ja) 2009-04-15 2014-07-16 ソニー株式会社 抵抗変化型メモリデバイスおよびその動作方法
JP4796640B2 (ja) * 2009-05-19 2011-10-19 シャープ株式会社 半導体記憶装置、及び、電子機器
JP2011004830A (ja) 2009-06-23 2011-01-13 Shimadzu Corp Ｘ線撮影装置
JP5214566B2 (ja) * 2009-09-02 2013-06-19 株式会社東芝 抵抗変化メモリ装置
US8625328B2 (en) 2009-10-15 2014-01-07 Panasonic Corporation Variable resistance nonvolatile storage device
KR101068333B1 (ko) 2009-12-23 2011-09-28 주식회사 하이닉스반도체 Ｒｆｉｄ 장치
US8446753B2 (en) * 2010-03-25 2013-05-21 Qualcomm Incorporated Reference cell write operations at a memory
JP5054803B2 (ja) * 2010-05-26 2012-10-24 シャープ株式会社 半導体記憶装置
JP5149414B2 (ja) * 2010-07-16 2013-02-20 シャープ株式会社 半導体記憶装置およびその駆動方法
JP5521850B2 (ja) * 2010-07-21 2014-06-18 ソニー株式会社 抵抗変化型メモリデバイスおよびその駆動方法
JP5598338B2 (ja) 2011-01-13 2014-10-01 ソニー株式会社 記憶装置およびその動作方法
CN103222004B (zh) * 2011-09-09 2015-06-17 松下电器产业株式会社 交叉点型电阻变化非易失性存储装置及其写入方法
ITTO20120192A1 (it) * 2012-03-05 2013-09-06 St Microelectronics Srl Architettura e metodo di decodifica per dispositivi di memoria non volatile a cambiamento di fase
US9053784B2 (en) 2012-04-12 2015-06-09 Micron Technology, Inc. Apparatuses and methods for providing set and reset voltages at the same time
JP2013254545A (ja) * 2012-06-08 2013-12-19 Sharp Corp 不揮発性半導体記憶装置、及び、可変抵抗素子の抵抗制御方法
US8923050B2 (en) * 2012-06-15 2014-12-30 Sandisk 3D Llc 3D memory with vertical bit lines and staircase word lines and vertical switches and methods thereof
KR20140028480A (ko) * 2012-08-29 2014-03-10 에스케이하이닉스 주식회사 가변 저항 메모리 장치 및 그것의 동작 방법
US9190146B2 (en) * 2013-02-28 2015-11-17 Kabushiki Kaisha Toshiba Variable resistance memory system with redundancy lines and shielded bit lines
KR102179275B1 (ko) * 2014-02-21 2020-11-16 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 리셋 방법
US9697896B2 (en) * 2014-02-26 2017-07-04 Stmicroelectronics S.R.L. High throughput programming system and method for a phase change non-volatile memory device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070008785A1 (en) * 2005-07-11 2007-01-11 Scheuerlein Roy E Apparatus and method for programming an array of nonvolatile memory cells including switchable resistor memory elements
US20090135637A1 (en) * 2007-10-05 2009-05-28 Kabushiki Kaisha Toshiba Resistance change memory device
US20090316474A1 (en) * 2008-06-23 2009-12-24 Samsung Electronics Co., Ltd. Phase change memory

Also Published As

Publication number Publication date
JP2015518230A (ja) 2015-06-25
CN111640464A (zh) 2020-09-08
US20150269999A1 (en) 2015-09-24
EP2837000A1 (en) 2015-02-18
EP2837000B1 (en) 2020-03-25
EP2837000A4 (en) 2015-07-08
US20130272053A1 (en) 2013-10-17
US9711218B2 (en) 2017-07-18
WO2013155326A1 (en) 2013-10-17
TW201403604A (zh) 2014-01-16
KR20150002759A (ko) 2015-01-07
KR101984681B1 (ko) 2019-05-31
CN111640464B (zh) 2023-09-29
US9053784B2 (en) 2015-06-09
US9570172B2 (en) 2017-02-14
CN104335283A (zh) 2015-02-04
US20170154676A1 (en) 2017-06-01

Similar Documents

Publication Publication Date Title
US10090050B2 (en) Apparatuses and methods including memory access in cross point memory
US9711218B2 (en) Apparatuses and methods for providing set and reset voltages at the same time
US10910052B2 (en) Material implication operations in memory
US9508427B2 (en) Apparatuses and methods including supply current in memory
US10210928B2 (en) Apparatuses including current compliance circuits and methods
US9899079B2 (en) Memory devices
US10255974B2 (en) Electronic devices having semiconductor magnetic memory units
Kumar et al. A novel design of a memristor-based look-up table (LUT) for FPGA
US9812199B2 (en) Electronic device with semiconductor memory having variable resistance elements for storing data and associated driving circuitry
US10121538B2 (en) Electronic device having semiconductor storage cells