CN102832799B - 一种具备快速泄放晶体管寄生电容电荷的开关电路及其电荷泄放方法 - Google Patents
一种具备快速泄放晶体管寄生电容电荷的开关电路及其电荷泄放方法 Download PDFInfo
- Publication number
- CN102832799B CN102832799B CN201210316256.4A CN201210316256A CN102832799B CN 102832799 B CN102832799 B CN 102832799B CN 201210316256 A CN201210316256 A CN 201210316256A CN 102832799 B CN102832799 B CN 102832799B
- Authority
- CN
- China
- Prior art keywords
- transistor
- led
- charge
- parasitic capacitance
- control signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Electronic Switches (AREA)
- Led Devices (AREA)
Abstract
本发明公开了一种具备快速泄放晶体管寄生电容电荷的开关电路,包括与负载相连的晶体管;晶体管的输入端连接有电荷泄放电路;电荷泄放电路接收外部设备提供的第二控制信号,其用于在第二控制信号的作用下对晶体管寄生电容上的电荷进行泄放,将晶体管的输入端电位拉低至参考电位。同时本发明还公开了该开关电路的电荷泄放方法。本发明通过在晶体管由关闭转入导通的过渡阶段利用电荷泄放电路快速下调晶体管输入端的电位,能够有效消除在控制负载启动时存在的延迟现象;大幅减小了晶体管导通后浪费在降低输入端虚高电位的时间开销。
Description
技术领域
本发明属于开关控制电路技术领域,具体涉及一种具备快速泄放晶体管寄生电容电荷的开关电路及其电荷泄放方法。
背景技术
在采用MOS管作为调节与控制开关应用中,常有某电子元器件(包括但不限于电阻、晶体管、LED等)的一端与开关电路(如MOS管)相连,并通过该开关电路作为电子元器件开关控制或传导电流的电路结构。虽然理论上使MOS管导通就可以让与MOS管相连的电子元器件正常导电,但实际中会出现MOS管自身已处于导通状态,但与之相连的电子元器件中却没有电流或电流偏小,需要一定的时间后该器件上的电流才满足要求的问题。这是由于MOS管输入端存在较大的输入电容(例如负载电容、寄生电容等)上存储的电荷使得MOS管在导通之初首先泄放的是输入电容中的电荷而不是为与之相连的器件提供通路。在LED显示装置的应用中就大量使用LED连接列驱动器的情况,而列驱动器的输出端通常是NMOS管,在要求快速响应时就会受到此种困扰。
图1以发光LED为例,LED阳极接电源VDD(5V),LED阴极连接NMOS管M的漏极,NMOS管M的源极通过电阻R接地,NMOS管M的栅极接受控制信号VG控制NMOS管的通断。
设LED的阈值电压为VT,最小点亮电压为VL,正向压降为VF。LED的正向电流与正向电压的关系为:其中IS为饱和电流,V为正向电压,KT/q为热电压。LED的阈值电压VT指的是当LED中的导通电流达到1微安时的正向电压(VT对应的导通电流各个厂家可能有所差异);最小点亮电压VL是人眼可见到LED发光时的正向电压,故在实际中VL即为LED的负载启动电压。
当LED上的正向压降大于VL时LED点亮,不考虑LED可能存在的微小漏电流。NMOS的阈值电压Vth=0.8V,控制信号常常采用数字脉冲信号VG,设该脉冲高电平为1.2V,低电平为0V,当VG为低电平时NMOS管关闭,当VG为高电平时NMOS管导通,VG从低电平转为高电平的过程(也称上升沿)为NMOS从关闭到导通的过渡阶段。
当VG为高电平,NMOS管导通,形成从电源VDD通过LED和NMOS管到地的电流通路。通路中的电流由NMOS管的导通能力以及LED上具有的正向电压决定。当NMOS管的实际导通状态所具有的电流通过能力小于LED正向电压所能够提供的电流时,通路电流由NMOS管决定。此处设NMOS管工作在饱和区,通路中的电流由下式决定(同样可证NMOS管工作在线性区的情况):
其中:μ表示载流子迁移率,Cox表示单位面积的栅氧电容,W和L分别为NMOS管的沟道宽度与沟道长度,Vgs、Vth、Vds分别表示NMOS管的栅源电压、阈值电压、漏源电压,λ表示沟道调制系数。
NMOS管工作于饱和区的条件为:
Vds≥(Vgs-Vth)
此时,NMOS管的漏端电压为Vd,所以LED上的正向压降为:
yF=yDD-Vd>VL>>VT
而在VG从高电平向低电平转换的过程中,NMOS管从导通向关闭转变,NMOS管中流过的电流逐步变小到零(不考虑漏电因素),在此过程中,NMOS管通过电流的能力越来越小,但LED上的电流由于其二极管特性仍继续流向NMOS,同时由于NMOS管逐步被关闭,未能通过NMOS管的电流则存储在NMOS管的输入电容上并逐步抬高Vd降低LED上的电流。
而当VG为低电平,NMOS管关闭,NMOS管中流过的电流为零(不考虑漏电因素)。LED上的电流进一步给MOS管的输入电容充电抬升Vd。
无论VG处于高电平向低电平转换过程还是到达低电平,由于LED的二极管特性,VDD仍然会通过LED向NMOS管漏端充电,LED仍然可能发光,在此期间,通过LED的电流会在NMOS管漏端的输入电容上存储电荷,并抬高Vd,当VF=VDD-Vd<VL,虽然LED的亮度不可见,但LED上仍有电流并给NMOS管漏端的输入电容充电,直到VF=VDD-Vd<VT,这时,LED的电流趋于零。
设VG从低电平向高电平转换的起始点时刻为T0。当VG从低电平向高电平转换的过程中,NMOS管从关闭开始向导通转变,当VG大于Vth后,NMOS开始导通,随着VG的继续升高,NMOS管电流导通能力逐渐增加,而由于此前VG为低电平时,NMOS漏端电位已被抬高到接近VDD,故当NMOS管开始有电流流过时必然先泄放输入电容中的电荷以降低Vd,而此时受NMOS导通能力的限制,寄生电荷的泄放能力较弱,对增加LED的VF值的帮助有限,无法让LED快速点亮,甚至可能难以让VF>VT。
当VG到达高电平时,设此时刻为T1,虽然此时NMOS管已经导通但因LED上的正向压降仍较小难于被点亮,此时的NMOS管主要在泄放其漏端的寄生电荷并降低Vd。当Vd下降到:VF=VDD-Vd>VT,LED二极管开始有电流,设此时刻为T2,但LED未点亮。
由于此时NMOS管的电流导通能力远大于LED电流,所以Vd电位仍在持续下降,直到Vd下降到:VF=VDD-Vd>VL,LED开始点亮,此时刻为T3。
Vd电位可能继续下降直到NMOS电流与LED电流平衡进入稳定。LED并未在T1时刻点亮时间,而是延后到T3时刻,故从VG信号由低电平转为高电平到LED亮度上的反应存在明显的延迟效应,其时间差为T3-T1。
从前面的分析中可以发现,在NMOS管从打开转为关闭后,LED仍然有电流持续一段时间,随着NMOS的关闭,NMOS管漏端的输入电容会被较快地充电而抬高电位,直到LED的VF<VL使LED熄灭。这样,因控制脉冲达到低电平,NMOS管关闭后需要少许时间对输入电容充电使VF<VL,所以有关断延迟。当LED熄灭后,对NMOS管漏端输入电容的充点并不会立刻停止,只有VF<VT充电才会基本停止,也即Vd接近VDD而基本稳定。
而当NMOS管从关闭转为打开,随着NMOS导通,LED的正向压降VF因NMOS输入电容中的电荷被泄放而增加,开始在LED上产生电流,由于LED二极管的伏安特性,当VF值从很小值开始增加,开始阶段电流变化幅度小电流也小,当VF>VT,LED中电流增长开始加快,只有当VF>VL,LED才被点亮。由此可见,从NMOS管转为打开到LED点亮存在着打开延迟时间。合适的NMOS管设计,其漏端输入电容中的寄生电荷在NMOS管导通后的泄放速度会大于因LED的正向压降增加对输入端的充电速度。
由此可见,当控制脉冲达到高电平使NMOS管打开时,LED并不能及时点亮,存在打开延迟时间。
从LED的二极管的伏安特性可以得知,打开延迟大于关闭延迟。
虽然通过增加NMOS管的W/L比来增大电流导通能力可以缩短打开延迟,但不仅会因增大芯片面积而增加成本,同时也带来了增加输入电容值副作用。当然还可以通过制造工艺的调节提高NMOS管导通能力,但这会增加制造成本和制造复杂度。
同理可证PMOS管和CMOS作为开关应用时,存在同样问题
在数字逻辑技术中,常常通过脉冲宽度的变化实现信号控制。例如常用的PWM(Pulse Width Modulation,脉冲宽度调制)控制技术。在本例中,VG就是一个脉冲信号,如果我们用VG信号的高电平宽度控制LED的点亮时间的话,由于上述现象的存在会出现实际的LED点亮时间小于VG脉宽问题。这在要求LED点亮时间通过控制脉宽宽度具有高精度的场合就成为重大问题。例如在如今的LED显示和照明领域,PWM技术的应用非常普遍,在灰阶要求越来越高的今天,技术上普遍采用减小脉冲宽度的方法实现更优的灰阶表现。目前常常用到VG脉宽仅20ns显示某级灰度,用2倍20ns的脉宽显示亮度增加一倍的灰度,但延迟时间的存在不仅使得2倍的比例被破坏,也会造成20ns的脉宽实际点亮时间并不是20ns。而目前未见关于此问题的解决方案的公开报道,因此迫切需要一种技术解决此难题。
发明内容
本发明提供了一种具备快速泄放晶体管寄生电容电荷的开关电路及其电荷泄放方法,能够有效缓解在控制负载启动时存在的打开延迟现象。
一种具备快速泄放晶体管寄生电容电荷的开关电路,包括:与负载相连的晶体管;
所述的晶体管的输入端与负载的输出端相连,输出端接地,控制端接收外部设备提供的第一控制信号;所述的负载的输入端接供电电压;
所述的晶体管的输入端连接有电荷泄放电路;所述的电荷泄放电路接收外部设备提供的第二控制信号,并在第二控制信号的作用下对晶体管寄生电容上的电荷进行泄放,将晶体管的输入端电位拉低至参考电位。
优选地,所述的晶体管的输出端通过限流器件接地,所述的限流器件为电阻或MOS管等;能够调节和恒定流过晶体管和负载的电流,也能够防止电流过大烧坏晶体管和负载。
所述的晶体管具有开关功能的同时,还具备导通阻抗调节功能。
所述的电荷泄放电路为一NMOS管,其漏极与晶体管的输入端相连,源极接参考电位,栅极接收所述的第二控制信号。
所述的电荷泄放电路由一CMOS传输门和一反相器组成;其中,CMOS传输门的输入端与晶体管的输入端相连,CMOS传输门的输出端接参考电位,CMOS传输门的第一控制端与反相器的输入端相连并接收所述的第二控制信号,反相器的输出端与CMOS传输门的第二控制端相连。
所述的晶体管为MOS管。
所述的负载的输入端通过开关选通器件接供电电压。
所述的负载为LED;使本发明电路应用于LED显示技术领域,能够有效加快LED的点亮速度。
若负载为LED且应用于LED显示阵列时,所述的开关选通器件为PMOS管。
本发明的原理为:晶体管关断时,晶体管输入端的电位由于寄生电容的作用而抬升直到负载对该寄生电容的充电电流趋于零;当晶体管由关闭转入导通的转换过程时,外部设备发送第二控制信号打开电荷泄放电路,使其工作将寄生电容上的电荷对较低的参考电位进行泄放,把晶体管输入端虚高的电位在泄放时间段内拉低到负载启动电位,使得负载两端的电压大于负载启动电压,从而实现了在晶体管转入导通后及时使得负载启动,减少了由于寄生电容导致的负载启动延迟时间。
本发明开关电路的电荷泄放方法为:在晶体管由关闭到导通的转换时间段内启动电荷泄放电路,利用电荷泄放电路对晶体管寄生电容上的电荷进行泄放,在晶体管导通前将晶体管的输入端电位拉低至参考电位;所述的转换时间段为第一控制信号从关闭电平到导通电平转换的过渡时间。
所述的参考电位满足关系式V≤VDD-Vs;其中,V为参考电位,VDD为供电电压,Vs为负载启动电压;所述的负载启动电压为能够使负载启动的负载两端电压最小值。
本发明通过在晶体管由关闭转入导通的过渡阶段利用电荷泄放电路快速下调晶体管输入端的电位,能够有效消除在控制负载启动时存在的延迟现象;大幅减小了晶体管导通后浪费在降低输入端虚高电位的时间开销。
附图说明
图1为现有开关电路的应用及结构示意图。
图2为本发明开关电路第一种实例的结构及应用示意图。
图3为本发明开关电路第二种实例的结构及应用示意图。
图4为本发明开关电路第三种实例的结构及应用示意图。
具体实施方式
为了更为具体地描述本发明,下面结合附图及具体实施方式对本发明的技术方案及其相关原理进行详细说明。
实施例1:
如图2所示,一种具备快速泄放晶体管寄生电容电荷的开关电路,包括:与LED相连的NMOS管M1、电阻R和电荷泄放电路100。
NMOS管M1的漏极与LED的阴极和电荷泄放电路100的输入端相连,LED的阳极通过PMOS管Mp接供电电压VDD,NMOS管M1的源极与电阻R的一端相连,电阻R的另一端接地,电荷泄放电路100的输出端接参考电位;
NMOS管M1的栅极接收外部设备提供的控制信号Ctr1,外部控制电路根据控制信号Ctr1的状态向电荷泄放电路100的控制端提供控制信号Ctr2。
电荷泄放电路100由一CMOS传输门TG和一反相器INV组成;其中,CMOS传输门TG的输入端为电荷泄放电路100的输入端,CMOS传输门TG的输出端为电荷泄放电路100的输出端,CMOS传输门TG的第一控制端与反相器INV的输入端相连并为电荷泄放电路100的控制端,反相器INV的输出端与CMOS传输门TG的第二控制端相连。
本实施方式中,来自外部装置的选通信号W1控制Mp打开,来自外部设备的控制信号Ctr1控制NMOS管M1开通与关断,进而控制LED的点亮与熄灭,电阻R用于在M1开通时对流过的电流进行限制,防止电流过大烧坏M1或者LED。外部控制电路根据控制信号Ctr1的状态向电荷泄放电路100发送控制信号Ctr2控制电荷泄放电路100中CMOS传输门TG的开通与关断。
M1关断时,LED阴极电位由于M1漏极寄生电容的作用而抬升到接近于电源电压VDD,当M1接收控制信号Ctr1转向导通状态起,外部控制电路会根据控制信号Ctr1的状态变化向电荷泄放电路100发送控制信号Ctr2控制电荷泄放电路100中的CMOS传输门TG打开,将M1漏极寄生电容上的存储电荷对参考电位进行泄放,把虚高的LED阴极电位在泄放时间段内拉低到参考电位,该参考电位能够使对应的LED正向电压大于LED的最小点亮电压VL,从而实现了在M1转入导通后的泄放时间段内点亮LED,减小了M1漏极寄生电容上的存储电荷导致的LED点亮延迟。
实施例2:
如图3所示,一种具备快速泄放晶体管寄生电容电荷的开关电路,包括:与LED相连的NMOS管M1、NMOS管M2和电荷泄放电路100。
NMOS管M1的漏极与LED的阴极和电荷泄放电路100的输入端相连,LED的阳极通过PMOS管Mp接供电电压VDD,NMOS管M1的源极与NMOS管M2的漏极相连,NMOS管M2的源极接地,电荷泄放电路100的输出端接参考电位,NMOS管M2的栅极接收给定的基准电压信号Vref;
NMOS管M1的栅极接收外部设备提供的控制信号Ctr1,外部控制电路根据控制信号Ctr1的状态向电荷泄放电路100的控制端提供控制信号Ctr2。
电荷泄放电路100由一CMOS传输门TG和一反相器INV组成;其中,CMOS传输门TG的输入端为电荷泄放电路100的输入端,CMOS传输门TG的输出端为电荷泄放电路100的输出端,CMOS传输门TG的第一控制端与反相器INV的输入端相连并为电荷泄放电路100的控制端,反相器INV的输出端与CMOS传输门TG的第二控制端相连。
本实施方式中,来自外部装置的选通信号W1控制Mp打开,来自外部设备的控制信号Ctr1控制NMOS管M1开通与关断,进而控制LED的点亮与熄灭,NMOS管M2栅端接基准电压Vref,用于在M1开通时对流过的电流进行限制,防止电流过大烧坏M1或者LED。外部控制电路根据控制信号Ctr1的状态向电荷泄放电路100发送控制信号Ctr2控制电荷泄放电路100中CMOS传输门TG的开通与关断。
M1关断时,LED阴极电位由于M1漏极寄生电容的作用而抬升到接近于电源电压VDD,当M1接收控制信号Ctr1转入导通状态时,控制电路会根据控制信号Ctr1的状态变化向电荷泄放电路100发送控制信号Ctr2控制电荷泄放电路100中的CMOS传输门TG打开,将M1漏极寄生电容上的存储电荷对参考电位进行泄放,把虚高的LED阴极电位在泄放时间段内拉低到参考电位,该参考电位能够使对应的LED正向电压大于LED的最小点亮电压VL,从而实现了在M1转入导通后的泄放时间段内点亮LED,减小了M1漏极寄生电容上的存储电荷导致的LED点亮延迟。且M1打开时,可以工作在饱和区,也可以工作在线性区。
实施例3:
如图4所示,一种具备快速泄放晶体管寄生电容电荷的开关电路,包括:与LED相连的NMOS管M1和电荷泄放电路100。
NMOS管M1的漏极与LED的阴极和电荷泄放电路100的输入端相连,LED的阳极通过PMOS管Mp接供电电压VDD,NMOS管M1的源极接地,电荷泄放电路100的输出端接参考电位;
NMOS管M1的栅极接收外部设备提供的控制信号Ctr1,外部控制电路根据控制信号Ctr1向电荷泄放电路100的控制端提供控制信号Ctr2。
电荷泄放电路100由一NMOS管MN构成;MN的漏极为电荷泄放电路100的输入端,MN的源极为电荷泄放电路100的输出端,MN的栅极为电荷泄放电路100的控制端。
本实施方式中,来自外部装置的选通信号W1控制Mp打开,来自外部设备的控制信号Ctr1控制NMOS管M1开通与关断,进而控制LED的点亮与熄灭,同时NMOS管M1在开通时自身完成限流的功能,防止电流过大烧坏负载LED。外部控制电路根据控制信号Ctr1的状态向电荷泄放电路100发送控制信号Ctr2控制NMOS管MN的开通与关断。
M1关断时,LED阴极电位由于M1漏极寄生电容的作用而抬升到接近于电源电压VDD,当M1接收控制信号Ctr1转向导通状态后,控制电路会根据控制信号Ctr1的状态变化向电荷泄放电路100发送控制信号Ctr2控制NMOS管MN打开,将M1漏极寄生电容上的存储电荷对地进行泄放,把虚高的LED阴极电位在泄放时间段内拉低到参考电位,该参考电位能够使对应的LED正向电压大于LED的最小点亮电压VL,从而实现了在M1转入导通后的泄放时间段内点亮LED,减小了M1漏极寄生电容上的存储电荷导致的LED点亮延迟。且M1打开时,只能工作在线性区,才能完成限流的功能。
以上三种实施例开关电路的电荷泄放方法为:在NMOS管M1由关闭到导通的转换时间段内通过控制信号Ctr2启动电荷泄放电路100,利用电荷泄放电路100对M1寄生电容上的电荷进行泄放,在M1导通前将M1的漏端电位拉低至参考电位。
转换时间段为控制信号Ctr1上升沿的过渡延迟时间;控制信号Ctr1的脉宽为20ns,控制信号Ctr2的脉宽为5ns
参考电位满足关系式V<VDD-VL;其中,V为参考电位,VDD为供电电压(5V),VL为LED最小点亮电压(1.5V)。
Claims (3)
1.一种具备快速泄放晶体管寄生电容电荷的开关电路,包括与LED相连的晶体管;所述的晶体管的输入端与LED的阴极相连,输出端通过限流器件接地,控制端接收外部设备提供的第一控制信号;所述的LED的阳极接供电电压;其特征在于:所述的晶体管的输入端连接有电荷泄放电路;所述的电荷泄放电路接收外部设备提供的第二控制信号,并在第二控制信号的作用下对晶体管寄生电容上的电荷进行泄放,将晶体管的输入端电位拉低至参考电位;
所述的电荷泄放电路由一CMOS传输门和一反相器组成;其中,CMOS传输门的输入端与晶体管的输入端相连,CMOS传输门的输出端接参考电位,CMOS传输门的第一控制端与反相器的输入端相连并接收所述的第二控制信号,反相器的输出端与CMOS传输门的第二控制端相连;
在晶体管由关闭到导通的转换时间段内通过第二控制信号启动电荷泄放电路,利用电荷泄放电路对晶体管寄生电容上的电荷进行泄放,在晶体管导通前将晶体管的输入端电位拉低至参考电位;
所述的转换时间段为第一控制信号从关闭电平到导通电平转换的过渡时间,所述的参考电位满足关系式V<VDD-VL;其中,V为参考电位,VDD为供电电压,VL为LED最小点亮电压。
2.根据权利要求1所述的具备快速泄放晶体管寄生电容电荷的开关电路,其特征在于:所述的限流器件为电阻或MOS管。
3.根据权利要求1所述的具备快速泄放晶体管寄生电容电荷的开关电路,其特征在于:所述的晶体管为MOS管。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210316256.4A CN102832799B (zh) | 2012-08-31 | 2012-08-31 | 一种具备快速泄放晶体管寄生电容电荷的开关电路及其电荷泄放方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210316256.4A CN102832799B (zh) | 2012-08-31 | 2012-08-31 | 一种具备快速泄放晶体管寄生电容电荷的开关电路及其电荷泄放方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102832799A CN102832799A (zh) | 2012-12-19 |
CN102832799B true CN102832799B (zh) | 2014-12-17 |
Family
ID=47335805
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201210316256.4A Active CN102832799B (zh) | 2012-08-31 | 2012-08-31 | 一种具备快速泄放晶体管寄生电容电荷的开关电路及其电荷泄放方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102832799B (zh) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104349539B (zh) * | 2013-08-07 | 2018-12-28 | 深圳市明微电子股份有限公司 | 一种恒流驱动电路 |
KR101670172B1 (ko) * | 2015-05-28 | 2016-10-28 | 삼성전기주식회사 | 정류 장치 |
CN107370351B (zh) * | 2016-05-13 | 2019-12-27 | 中芯国际集成电路制造(天津)有限公司 | 电荷泄放电路 |
CN106100433B (zh) * | 2016-07-29 | 2018-09-25 | 成都四威功率电子科技有限公司 | 一种适用于多种调制模式的脉冲供电电路 |
TWI790051B (zh) * | 2021-12-16 | 2023-01-11 | 應廣科技股份有限公司 | 具有快速洩壓能力的線性穩壓電路 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101976578A (zh) * | 2010-10-09 | 2011-02-16 | 中国科学院上海微系统与信息技术研究所 | 相变存储单元的数据读出电路及读出方法 |
-
2012
- 2012-08-31 CN CN201210316256.4A patent/CN102832799B/zh active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101976578A (zh) * | 2010-10-09 | 2011-02-16 | 中国科学院上海微系统与信息技术研究所 | 相变存储单元的数据读出电路及读出方法 |
Also Published As
Publication number | Publication date |
---|---|
CN102832799A (zh) | 2012-12-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102832799B (zh) | 一种具备快速泄放晶体管寄生电容电荷的开关电路及其电荷泄放方法 | |
CN103312309B (zh) | 模拟开关控制电路结构 | |
CN201571221U (zh) | 开关电源控制器及电路 | |
CN102790516B (zh) | 用于电源管理的反馈箝位功率mos管驱动电路 | |
CN101617471A (zh) | 功率半导体器件的控制方法和电路 | |
CN102651198A (zh) | Amoled驱动电路、方法和amoled显示装置 | |
CN101483424B (zh) | 适用于大功率igbt商用驱动芯片的软关断电路 | |
US10110222B2 (en) | Drive unit | |
CN103066814A (zh) | 一种隔离驱动电路 | |
CN105226919A (zh) | 一种功率mosfet的软驱动方法及电路 | |
CN103379687A (zh) | 半导体电路以及半导体装置 | |
CN105265021A (zh) | 偏斜率受控驱动器电路 | |
US20150326219A1 (en) | Driving circuit for igbt module | |
US10298219B2 (en) | Pass switch circuit with improved time response characteristics and method of controlling same | |
CN105700598A (zh) | 一种用于电压稳压器的折返限流电路 | |
CN207070035U (zh) | 氮化镓高电子迁移率晶体管的漏极调制电路 | |
CN107835011A (zh) | 一种高可靠性三态输出电路 | |
CN101719764A (zh) | 基于高压dmos实现的电平转换电路 | |
CN105704874B (zh) | 一种基于pwm调光的pba驱动电路 | |
CN101192790A (zh) | 1/2电流调整/调制器 | |
CN205178854U (zh) | 一种功率mosfet的软驱动电路 | |
CN102123553A (zh) | 一种cot模式led照明驱动电路 | |
CN105142259A (zh) | 一种抑制冲击电流的装置 | |
CN108933592A (zh) | 高速电平转换电路、电平转换方法和数据传输装置 | |
CN108322200A (zh) | 一种用于驱动功率开关器件的驱动电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |