CN101719764A - 基于高压dmos实现的电平转换电路 - Google Patents
基于高压dmos实现的电平转换电路 Download PDFInfo
- Publication number
- CN101719764A CN101719764A CN200910153180A CN200910153180A CN101719764A CN 101719764 A CN101719764 A CN 101719764A CN 200910153180 A CN200910153180 A CN 200910153180A CN 200910153180 A CN200910153180 A CN 200910153180A CN 101719764 A CN101719764 A CN 101719764A
- Authority
- CN
- China
- Prior art keywords
- voltage
- high pressure
- level
- pressure dmos
- dmos
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Electronic Switches (AREA)
Abstract
基于高压DMOS实现的电平转换电路,通过低压模块将低压信号转换为高压信号,所述低压模块包括高压DMOS栅源控制电路以及高压DMOS,所述高压DMOS栅源控制电路接收低压信号,高压DMOS栅源控制电路的第一控制端和第二控制端在高压DMOS的栅极与源极之间提供恒定电压,当恒定电压大于高压DMOS阈值电压时,高压DMOS导通。本发明通过直接控制高压DMOS的源漏间电压实现电平转换电路,可以在全温度范围内有效保证高压DMOS的适时关断和导通,而无须关心BCD工艺中高压DMOS的导通电阻的离散性,保证电平转换电路的高压模块能获得低压模块的信号,有效地提高高压集成电路的合格率,实现方法简单。
Description
技术领域
本发明涉及电平转换技术,尤其涉及高压集成电路(HVIC)中的信号从低压模块转移到高压模块的电平转换电路,该电平转换电路基于高压DMOS实现。
背景技术
高压集成电路是一种带有欠压保护、逻辑控制等功能的栅极驱动电路,它将电力电子与半导体技术结合,逐渐取代传统的分立元件,越来越多地被应用在IGBT、大功率MOSFET的驱动领域。高压集成电路的核心部分是电平转换电路,该电路的功能是在同一晶圆上将对地0~15V的信号转换成对地600V~615V的信号。
目前应用于高压集成电路的电平转换电路采用恒定电流源控制高压DMOS导通的形式,如图1所示,包括低压模块和高压模块:
所述低压模块(11)由低压电源供电,所述低压电源的正端为VCC、负端为GND,低压信号输入到脉冲发生电路(16)的输入端,脉冲发生电路(16)的输出端控制模拟开关(14)的通断;模拟开关(14)一端与电流源(15)相连,另一端与第一NPN管(13)相连;第一NPN管(13)与第二NPN管(12)构成镜像电流结构;第二NPN管(12)的集电极与高压DMOS(17)的源极相连;高压DMOS(17)的栅极接VCC,漏极连接高压模块(21)。
所述高压模块(21)由高压电源供电,所述高压电源的正端为VB、负端为VS,高压DMOS(17)的漏极接降压电阻(25)、钳位二极管(23)的阴极、反向器(22)的输入端;钳位二极管(23)的阳极与VS相连,降压电阻(25)的另一端与VB相连,反向器(22)的输出端连接输出信号处理模块(24)。
图1所示的基于高压DMOS实现的电平转换电路的工作方式为:
(1)当脉冲发生电路(16)输出基于所述低压电源的低电平时,模拟开关(14)关断,电流源(15)不起作用,第一NPN管(13)和第二NPN管(12)截止,高压DMOS(17)截止,高压DMOS(17)的漏端电压与VB相同,高压模块反向器(22)的输入为基于所述高压电源的高电平,输出信号模块(24)接收到基于所述高压电源的低电平;
(2)当脉冲发生电路(16)输出基于所述低压电源的高电平时,模拟开关(14)导通,电流源(15)与第一NPN管(13)形成通路,第二NPN管(12)产生镜像电流I,高压DMOS(17)被强制产生漏源电流I,源极电压与基极产生压差,当压差大于高压DMOS(17)的阈值电压,则高压DMOS导通。
为降压电阻(25)设计适当的阻值R,使:
I·R≈15V
则流过降压电阻(25)的电流I1≈I,流过钳位二极管(23)的电流I2≈0,反向器(22)的输入端为基于所述高压电源的低电平,输出信号处理模块(24)接收到基于所述高压电源的高电平。
通过上面分析,此设计方法的关键是镜像电流I的确定,如果I设计得太小,可能会导致高压DMOS无法进入饱和区而不能导通,如果I设计得过大,在VS为高电压时,会导致高压DMOS进入击穿区而造成电路烧毁,而I设计得是否合适,是根据高压DMOS的导通电阻决定的,决定高压DMOS导通电阻的因素很多,包括高压DMOS漂移区扩散深度、宽度,漂移区掺杂,漂移区结构,源区掺杂,漏区长度、掺杂浓度,衬底掺杂,栅极过量电荷等等,高压DMOS导通电阻表现出来的温度特性也较为复杂。对于某些BCD工艺,生产出的高压DMOS的导通电阻离散性较大,I非常不好确定,对于固定的I,经常会因为I值过小而使电平无法转移,或者I值过大而造成芯片烧毁。
图2A是一个导通电阻较大的高压DMOS的输出特性示意图,图2B是一个导通电阻较小的高压DMOS的输出特性示意图:(1)如果选择某一固定的IL作为导通电流,则图2A的高压DMOS能够工作在饱和区实现电平的转移,但图2B的高压DMOS却只能工作在三极管区,未能导通,信号无法向高压区传输;(2)如果选择某一固定的IH作为导通电流,则图2B的高压DMOS能够工作在饱和区实现电平的转移,但图2A的高压DMOS却已在Vds=600V时进入了击穿区,造成电路烧毁。
由于上述原因,将高压DMOS的导通电流设为固定值的电平转换电路很容易失效,导致高压集成电路的合格率很低。
发明内容
本发明旨在解决现有技术的不足,提供一种基于高压DMOS实现的电平转换电路,该电平转换电路克服BCD工艺中由高压DMOS的导通电阻离散性大而引起的问题,提高高压集成电路的合格率。
基于高压DMOS实现的电平转换电路,通过低压模块将低压信号转换为高压信号。所述低压模块的电源正端为第一电平VCC、负端为接地的第二电平,所述第一电平大于第二电平,第一电平和第二电平构成低压电源;所述低压信号的高电平为所述第一电平、低电平为所述第二电平;所述高压信号的高电平为第三电平VB、低电平为第四电平VS,所述第三电平大于第四电平,第三电平和第四电平构成高压电源;其中:
所述低压模块包括高压DMOS栅源控制电路以及高压DMOS,所述高压DMOS栅源控制电路接收所述低压信号,高压DMOS栅源控制电路的第一控制端和第二控制端分别连接所述高压DMOS的栅极和源极,在高压DMOS的栅极与源极之间提供恒定电压,若所述恒定电压大于高压DMOS的阈值电压,由于所述第三电平VB向高压DMOS的漏极供电,高压DMOS导通。
所述高压DMOS栅源控制电路包括选择模块和负温度特性电压源,所述选择模块调节所述负温度特性电压源两端的输出电压压差。
所述选择模块包括脉冲发生电路、反向器、第一PMOS管、第一NMOS管和第一电阻,所述脉冲发生电路的输入端接收所述低压信号,脉冲发生电路的输出端通过反向器连接到第一PMOS管和第一NMOS管的栅极,第一PMOS管的漏极连接第一NMOS管的漏极,第一PMOS管的源极连接所述低压电源正端,第一NMOS管的源极连接所述低压电源负端,第一电阻一端连接第一PMOS管的漏极和第一NMOS管的漏极,第一电阻的另一端和第一NMOS管的源极分别为所述高压DMOS栅源控制电路的第一控制端和第二控制端。
所述负温度特性电压源连接所述高压DMOS栅源控制电路的第一控制端和第二控制端,所述负温度特性电压源由一个二极管或数个二极管(D1,...,Dn)串联后构成,利用的是PN结正向导通时的负温度特性。
所述负温度特性电压源连接所述高压DMOS栅源控制电路的第一控制端和第二控制端,所述负温度特性电压源由一个基极与集电极短接的NPN管或数个基极与集电极短接的NPN管(T1,...,Tn)串联后构成。
所述负温度特性电压源连接所述高压DMOS栅源控制电路的第一控制端和第二控制端,所述负温度特性电压源由一个栅极与漏极短接、源极与衬底短接的第二NMOS管或数个栅极与漏极短接、源极与衬底短接的第二NMOS管(M1,...,Mn)串联构成。
所述负温度特性电压源连接所述高压DMOS栅源控制电路的第一控制端和第二控制端,所述负温度特性电压源由具有负温度系数的第二电阻(如POLY电阻),同时,所述第一电阻为具有正温度系数的电阻(如BASE电阻)。
所述负温度特性电压源连接所述高压DMOS栅源控制电路的第一控制端和第二控制端,所述负温度特性电压源由一个齐纳二极管构成。
本发明有益效果是:通过直接控制高压DMOS的源漏间电压实现电平转换电路,可以在全温度范围内有效保证高压DMOS的适时关断和导通,而无须关心BCD工艺中高压DMOS的导通电阻的离散性,保证电平转换电路的高压模块能获得低压模块的信号,电平转换电路的失效率降低,提高了高压集成电路的合格率,而且实现方法非常简单。
附图说明
图1传统的基于高压DMOS实现的电平转换电路
图2A导通电阻较大的高压DMOS的输出特性示意图
图2B导通电阻较小的高压DMOS的输出特性示意图
图3本发明基于高压DMOS实现的电平转换电路一
图4本发明基于高压DMOS实现的电平转换电路二
图5本发明基于高压DMOS实现的电平转换电路三
图6本发明基于高压DMOS实现的电平转换电路四
图7本发明基于高压DMOS实现的电平转换电路五
具体实施例
以下结合附图对本发明内容进一步说明。
基于高压DMOS实现的电平转换电路,如图3~图7所示,通过低压模块将低压信号转换为高压信号,所述低压模块的电源正端为第一电平VCC、电源负端为接地的第二电平,所述第一电平大于第二电平,第一电平和第二电平构成低压电源;所述低压信号的高电平为所述第一电平、低电平为所述第二电平;所述高压信号的高电平为第三电平VB、低电平为第四电平VS,所述第三电平大于第四电平,第三电平和第四电平构成高压电源;其中:
所述低压模块包括高压DMOS栅源控制电路以及高压DMOS,所述高压DMOS栅源控制电路接收所述低压信号,高压DMOS栅源控制电路的第一控制端和第二控制端分别连接所述高压DMOS的栅极和源极,在高压DMOS的栅极与源极之间提供恒定电压,若所述恒定电压大于高压DMOS的阈值电压,由于所述第三电平VB向高压DMOS的漏极供电,高压DMOS导通。
所述高压DMOS栅源控制电路包括选择模块和负温度特性电压源,所述选择模块调节负温度特性电压源两端的输出电压压差。
本发明的选择模块和负温度特性电压源采用公知技术,附图3~附图7分别举例说明了负温度特性电压源的实现方法,但附图3~图7仅是对发明的举例说明,而不是对本发明的限制。
所述选择模块包括脉冲发生电路(45)、反向器(41)、第一PMOS管(43)、第一NMOS管(42)和第一电阻(44),所述脉冲发生电路(45)的输入端接收所述低压信号,脉冲发生电路(45)的输出端通过反向器(41)连接到第一PMOS管(43)和第一NMOS管的栅极(42),第一PMOS管(43)的漏极连接第一NMOS管的漏极(42),第一PMOS管(43)的源极连接所述低压电源正端,第一NMOS管(42)的源极连接所述低压电源负端,第一电阻(44)一端连接第一PMOS管(43)的漏极和第一NMOS管(42)的漏极,第一电阻(44)的另一端和第一NMOS管(42)的源极分别为所述高压DMOS栅源控制电路的第一控制端和第二控制端。
所述负温度特性电压源连接所述高压DMOS栅源控制电路的第一控制端和第二控制端,所述负温度特性电压源由一个二极管或数个二极管(D1,...,Dn)串联后构成,利用的是PN结正向导通时的负温度特性,如图3所示。
所述负温度特性电压源连接所述高压DMOS栅源控制电路的第一控制端和第二控制端,所述负温度特性电压源由一个基极与集电极短接的NPN管或数个基极与集电极短接的NPN管(T1,...,Tn)串联后构成,如图4所示。
所述负温度特性电压源连接所述高压DMOS栅源控制电路的第一控制端和第二控制端,所述负温度特性电压源由一个栅极与漏极短接、源极与衬底短接的第二NMOS管或数个栅极与漏极短接、源极与衬底短接的第二NMOS管(M1,...,Mn)串联构成,如图5所示。
所述负温度特性电压源连接所述高压DMOS栅源控制电路的第一控制端和第二控制端,所述负温度特性电压源由具有负温度系数的第二电阻(如POLY电阻),同时所述第一电阻为具有正温度系数的电阻(如BASE电阻),如图6所示。
所述负温度特性电压源连接所述高压DMOS栅源控制电路的第一控制端和第二控制端,所述负温度特性电压源由一个齐纳二极管构成,如图7所示。
为进一步说明本发明的实现,图3所示还提供了基于高压DMOS实现的电平转换电路同高压模块(51)的连接,所述高压模块(51)包括:降压电阻(55)、钳位二极管(53)、反向器(52),所述降压电阻(55)的一端、钳位二极管(53)的阴极、反相器(52)的输入端连接高压DMOS(47)的漏极,钳位二极管(53)的阳极连接第四电平VS,降压电阻(55)的另一端连接第三电平VB,反向器(52)的输出端连接输出信号处理模块(54)。
如图3~图7所示的基于高压DMOS实现的电平转换电路的工作方法为:
(1)当脉冲发生电路(45)输出基于所述低压电源的低电平时,由于高压DMOS(47)的源极恒接地,高压DMOS(47)关断,高压模块内的反向器(52)输入端为基于所述高压电源的高电平,输出信号处理模块(54)接收到基于所述高压电源的低电平。
(2)当脉冲发生电路(47)输出基于所述低压电源的高电平时,高压DMOS(47)的栅源电压等于负温度特性电压源(43)的电压Vcon,计Vcon的值大于高压DMOS(47)的阈值电压Vth,高压DMOS(47)导通,并且能保证I在μA的数量级(一般在0.1μA~10μA间),导通电流为:
I是一个相对离散的量,但只需要为高压模块的降压电阻(55)设计一个适当的阻值R,并为反向器(52)设计一个较高的低电平阈值电压VL,保证:
VB-I·R<VL
则反向器(52)的输入为基于所述高压电源的低电平,从而使输出信号处理模块(54)获得基于所述高压电源的高电平。
由于高压DMOS的阈值电压Vth呈单调负温度特性,设计适当的负温度系数电压源,能够做到Vcon电压与Vth电压基本同步,从而实现电平转换电路在产品的全温度范围内正常工作。
应该理解到的是,上述实施例只是对本发明的说明,而不是对本发明的限制,任何不超出本发明实质精神范围内的发明创造,均落入本发明保护范围之内。
Claims (8)
1.基于高压DMOS实现的电平转换电路,其特征在于通过低压模块将低压信号转换为高压信号,所述低压模块的电源正端为第一电平VCC、电源负端为接地的第二电平,所述第一电平大于第二电平,第一电平和第二电平构成低压电源;所述低压信号的高电平为所述第一电平、低压信号的低电平为所述第二电平;所述高压信号的高电平为第三电平VB、高压信号的低电平为第四电平VS,所述第三电平大于第四电平,第三电平和第四电平构成高压电源;其中,所述基于高压DMOS实现的电平转换电路,其特征所述低压模块包括高压DMOS栅源控制电路以及高压DMOS,所述高压DMOS栅源控制电路接收所述低压信号,高压DMOS栅源控制电路的第一控制端和第二控制端分别连接所述高压DMOS的栅极和源极,在高压DMOS的栅极与源极之间提供恒定电压,若所述恒定电压大于高压DMOS的阈值电压,由于所述第三电平VB向高压DMOS的漏极供电,高压DMOS导通。
2.如权利要求1所述基于高压DMOS实现的电平转换电路,其特征所述高压DMOS栅源控制电路包括选择模块和负温度特性电压源,所述选择模块调节负温度特性电压源两端的输出电压压差。
3.如权利要求2所述基于高压DMOS实现的电平转换电路,其特征所述选择模块包括脉冲发生电路、反向器、第一PMOS管、第一NMOS管和第一电阻,所述脉冲发生电路的输入端接收所述低压信号,脉冲发生电路的输出端通过反向器连接到第一PMOS管和第一NMOS管的栅极,第一PMOS管的漏极连接第一NMOS管的漏极,第一PMOS管的源极连接所述低压模块的电源正端,第一NMOS管的源极连接所述低压模块的电源负端,第一电阻一端连接第一PMOS管的漏极和第一NMOS管的漏极,第一电阻的另一端和NMOS管的源极分别为所述高压DMOS栅源控制电路的第一控制端和第二控制端。
4.如权利要求2所述基于高压DMOS实现的电平转换电路,其特征所述负温度特性电压源连接所述高压DMOS栅源控制电路的第一控制端和第二控制端,所述负温度特性电压源由一个二极管或数个二极管串联后构成。
5.如权利要求2所述基于高压DMOS实现的电平转换电路,其特征所述负温度特性电压源连接所述高压DMOS栅源控制电路的第一控制端和第二控制端,所述负温度特性电压源由一个基极与集电极短接的NPN管或数个基极与集电极短接的NPN管串联后构成。
6.如权利要求2所述基于高压DMOS实现的电平转换电路,其特征所述负温度特性电压源连接所述高压DMOS栅源控制电路的第一控制端和第二控制端,所述负温度特性电压源由一个栅极与漏极短接、源极与衬底短接的第二NMOS管或数个栅极与漏极短接、源极与衬底短接的第二NMOS管串联构成。
7.如权利要求2所述基于高压DMOS实现的电平转换电路,其特征所述负温度特性电压源连接所述高压DMOS栅源控制电路的第一控制端和第二控制端,所述负温度特性电压源由具有负温度系数的第二电阻,同时所述第一电阻为具有正温度系数的电阻。
8.如权利要求2所述基于高压DMOS实现的电平转换电路,其特征所述负温度特性电压源连接所述高压DMOS栅源控制电路的第一控制端和第二控制端,所述负温度特性电压源由一个齐纳二极管构成。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN200910153180A CN101719764A (zh) | 2009-09-24 | 2009-09-24 | 基于高压dmos实现的电平转换电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN200910153180A CN101719764A (zh) | 2009-09-24 | 2009-09-24 | 基于高压dmos实现的电平转换电路 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN101719764A true CN101719764A (zh) | 2010-06-02 |
Family
ID=42434290
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN200910153180A Pending CN101719764A (zh) | 2009-09-24 | 2009-09-24 | 基于高压dmos实现的电平转换电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101719764A (zh) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102035511A (zh) * | 2010-11-02 | 2011-04-27 | 杭州士兰微电子股份有限公司 | 一种用于高压集成电路的延时电路 |
CN102324925A (zh) * | 2011-06-28 | 2012-01-18 | 广东美的电器股份有限公司 | 用于高压集成电路的电平转换电路 |
CN105577165A (zh) * | 2014-10-16 | 2016-05-11 | 深圳市中兴微电子技术有限公司 | 一种io接口电平转换电路及io接口电平转换方法 |
CN107896103A (zh) * | 2017-12-21 | 2018-04-10 | 广东美的制冷设备有限公司 | 电平转接电路及包含其的集成电路芯片、空调器 |
CN108696270A (zh) * | 2018-05-24 | 2018-10-23 | 上海艾为电子技术股份有限公司 | 一种模拟开关电路 |
-
2009
- 2009-09-24 CN CN200910153180A patent/CN101719764A/zh active Pending
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102035511A (zh) * | 2010-11-02 | 2011-04-27 | 杭州士兰微电子股份有限公司 | 一种用于高压集成电路的延时电路 |
CN102035511B (zh) * | 2010-11-02 | 2013-04-24 | 杭州士兰微电子股份有限公司 | 一种用于高压集成电路的延时电路 |
CN102324925A (zh) * | 2011-06-28 | 2012-01-18 | 广东美的电器股份有限公司 | 用于高压集成电路的电平转换电路 |
CN105577165A (zh) * | 2014-10-16 | 2016-05-11 | 深圳市中兴微电子技术有限公司 | 一种io接口电平转换电路及io接口电平转换方法 |
US10200042B2 (en) | 2014-10-16 | 2019-02-05 | Sanechips Technology Co. Ltd. | IO interface level shift circuit, IO interface level shift method and storage medium |
CN105577165B (zh) * | 2014-10-16 | 2019-03-12 | 深圳市中兴微电子技术有限公司 | 一种io接口电平转换电路及io接口电平转换方法 |
CN107896103A (zh) * | 2017-12-21 | 2018-04-10 | 广东美的制冷设备有限公司 | 电平转接电路及包含其的集成电路芯片、空调器 |
CN108696270A (zh) * | 2018-05-24 | 2018-10-23 | 上海艾为电子技术股份有限公司 | 一种模拟开关电路 |
CN108696270B (zh) * | 2018-05-24 | 2022-02-01 | 上海艾为电子技术股份有限公司 | 一种模拟开关电路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN203206197U (zh) | 延迟电路及具有延迟电路的电路系统 | |
CN106059552B (zh) | 基于mosfet开关动态特性的驱动电路 | |
Rahimo et al. | A high current 3300V module employing reverse conducting IGBTs setting a new benchmark in output power capability | |
CN102495265B (zh) | 一种mosfet开关元件的电流采样电路 | |
CN101719764A (zh) | 基于高压dmos实现的电平转换电路 | |
US11804835B2 (en) | Method and system of operating a bi-directional double-base bipolar junction transistor (B-TRAN) | |
Trescases et al. | GaN power ICs: Reviewing strengths, gaps, and future directions | |
CN105226919A (zh) | 一种功率mosfet的软驱动方法及电路 | |
CN103916113A (zh) | 一种用于驱动功率晶体管的驱动电路 | |
CN116686095A (zh) | 操作双向双基极双极结型晶体管(b-tran)的方法及系统 | |
CN110971224A (zh) | 一种控制电路及无触点开关 | |
US10158350B1 (en) | Level shifter circuit for gate driving of gate control device | |
CN102801287B (zh) | 一种功率器件驱动限压电路 | |
CN103023470B (zh) | 三电极单向导通场效应管 | |
CN201571041U (zh) | 基于高压dmos实现的电平转换电路 | |
CN101783666A (zh) | 一种能可靠关断的增强-耗尽型器件组合开关电路 | |
CN202383186U (zh) | 一种mosfet开关元件的电流采样电路 | |
CN105049018A (zh) | 一种新型固态继电器 | |
CN113162373B (zh) | 一种带有死区时间控制的全GaN集成栅驱动电路 | |
CN109327197A (zh) | 一种耗尽型GaN-HEMT功放的控制电路 | |
CN110798199A (zh) | Mos管驱动电路 | |
CN201956998U (zh) | 一种基于BCD工艺的level shifter电路 | |
CN205178854U (zh) | 一种功率mosfet的软驱动电路 | |
CN210444192U (zh) | 小功率片内整流桥电路 | |
CN114944591A (zh) | 一种激光二极管的驱动电路及驱动方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20100602 |