CN105577165A - 一种io接口电平转换电路及io接口电平转换方法 - Google Patents

一种io接口电平转换电路及io接口电平转换方法 Download PDF

Info

Publication number
CN105577165A
CN105577165A CN201410549552.8A CN201410549552A CN105577165A CN 105577165 A CN105577165 A CN 105577165A CN 201410549552 A CN201410549552 A CN 201410549552A CN 105577165 A CN105577165 A CN 105577165A
Authority
CN
China
Prior art keywords
intermediate level
interface
grid
vdd
level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410549552.8A
Other languages
English (en)
Other versions
CN105577165B (zh
Inventor
崔海良
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen ZTE Microelectronics Technology Co Ltd
Original Assignee
Shenzhen ZTE Microelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen ZTE Microelectronics Technology Co Ltd filed Critical Shenzhen ZTE Microelectronics Technology Co Ltd
Priority to CN201410549552.8A priority Critical patent/CN105577165B/zh
Priority to JP2017520878A priority patent/JP6601824B2/ja
Priority to EP15851031.3A priority patent/EP3200351B1/en
Priority to PCT/CN2015/076527 priority patent/WO2016058343A1/zh
Priority to US15/519,241 priority patent/US10200042B2/en
Publication of CN105577165A publication Critical patent/CN105577165A/zh
Application granted granted Critical
Publication of CN105577165B publication Critical patent/CN105577165B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356104—Bistable circuits using complementary field-effect transistors

Abstract

本发明提供了一种IO接口电平转换电路，包括：中间电平产生电路、电平转换电路，其中，所述中间电平产生电路，用于提供IO接口的中间电平Vdd_io；所述电平转换电路，用于根据IO接口的中间电平Vdd_io，将外部逻辑信号转换为芯片内部电源域的信号。本发明还提供了一种IO接口电平转换方法。

Description

一种IO接口电平转换电路及IO接口电平转换方法
技术领域
本发明涉及电源管理技术，尤其涉及一种IO接口电平转换电路及IO接口电平转换方法。
背景技术
随着芯片应用范围的不断拓展，芯片和外部Host之间需要进行实时的通信，以接受Host发出的指令来执行相应的动作，这就要求芯片必须具备IO接口电路，要将外部Host的指令传入芯片内部或是将芯片的执行结果反馈给外部Host。因此，IO接口电路需要解决信号电平转换和信号驱动问题。目前的IO接口电路实现电平转换的方法是将芯片外部Host的接口电平引入芯片内部和芯片的内部电源做电平转换或是在内部利用低压差线性稳压器(LDO，LowDropoutRegulator)产生外部的接口电源。
如果通过将芯片Host的接口电平引入芯片内部，和内部电源做电平转换来实现电平转换，则需要专用一个引脚来引入IO接口电平，这必然会使芯片增加一个引脚，在芯片的banding、封装等环节会增加芯片的成本，使芯片的竞争力下降；如果是利用内部LDO产生外部的接口电源来实现电平转换，则需要同时产生LDO的基准电压和电流，增加芯片实现的复杂度，增大芯片的待机功耗，减小芯片的适用范围。
发明内容
有鉴于此，本发明实施例期望提供一种IO接口电平转换电路及IO接口电平转换方法，能够克服现有技术中芯片的成本高、实现困难，功耗大、适用范围小等问题。
为达到上述目的，本发明的技术方案是这样实现的：
本发明实施例提供了一种IO接口电平转换电路，包括：中间电平产生电路、电平转换电路，其中，
所述中间电平产生电路，用于提供IO接口的中间电平Vdd_io；
所述电平转换电路，用于根据IO接口的中间电平Vdd_io，将外部逻辑信号转换为芯片内部电源域的信号。
上述方案中，所述中间电平产生电路包括：电流镜单元、中间电平产生单元，其中，
所述电流镜单元，用于根据电流沉，为中间电平产生单元提供偏置电流；
所述中间电平产生单元，用于在所述偏置电流作用下，提供IO接口的中间电平Vdd_io。
上述方案中，所述电流镜单元包括PM1与PM2，其中，所述PM1的栅极和漏极与PM2的栅极连接，形成电流镜；
所述中间电平产生单元包括PM0、NM0、NM1、NM3、NM4；其中，所述PM0、NM0、NM3、NM4以二极管形式进行连接，用于使输出的IO接口的中间电平Vdd_io为NM0的栅源电压和PM0的栅源电压之和。
上述方案中，所述NM1为NM4提供偏置电流，用于避免由于后级空载使得NM4的栅源电压为0造成输出的IO接口的中间电平Vdd_io偏高。
上述方案中，所述NM0～NM4为NMOS管，所述PM0～PM2为PMOS管；或者，所述NM0～NM2为NMOS管，所述PM0为PMOS管，所述PM1、PM2以及NM3、NM4为耐高压的DEMOS管。
上述方案中，所述中间电平产生电路还包括输出滤波电容，用于稳定所述中间电平产生电路的输出电压。
上述方案中，所述PM1的源极连接芯片内部电源VDD，栅极、漏极短接并连接PM2的栅极和电流沉I0；
所述PM2的源极连接芯片内部电源VDD，漏极连接NM3的漏极和NM3的栅极以及NM4的栅极；
所述NM3的源极连接PMOS管PM0的源极；
所述PM0的栅极、PM0的漏极、NM0的栅极、NM0的漏极连接NM1的栅极；
所述NM0的源极连接地电位；
所述NM1的源极接地电位，漏极连接NM4的源极，并连接输出滤波电容的正极作为电路的输出极；
所述NM4的漏极接芯片内部电源VDD。
本发明实施例还提供了一种IO接口电平转换方法，所述方法包括：
通过中间电平产生电路提供IO接口的中间电平Vdd_io；
通过电平转换电路，根据IO接口的中间电平Vdd_io，将外部逻辑信号转换为芯片内部电源域的信号。
上述方案中，所述通过中间电平产生电路提供IO接口的中间电平Vdd_io包括：通过电流镜单元，根据电流沉，为中间电平产生单元提供偏置电流；通过中间电平产生单元，提供IO接口的中间电平Vdd_io。
上述方案中，所述通过中间电平产生单元，提供IO接口的中间电平Vdd_io包括：通过将PM0、NM0、NM3、NM4以二极管形式进行连接，使输出的IO接口的中间电平Vdd_io为NM0的栅源电压和PM0的栅源电压之和；
所述方法还包括：通过所述NM1为NM4提供偏置电流，避免由于后级空载使得NM4的栅源电压为0造成输出的IO接口的中间电平Vdd_io偏高；
通过输出滤波电容，稳定所述中间电平产生电路的输出电压。
本发明实施例所提供的IO接口电平转换电路，包括中间电平产生电路、电平转换电路，其中，所述中间电平产生电路，用于提供IO接口的中间电平Vdd_io；所述电平转换电路，用于根据IO接口的中间电平Vdd_io，将外部逻辑信号转换为芯片内部电源域的信号。如此，能够将器件耐压域内的任意电平的外部IO信号进行电平转换而不用在电路内部增加适用于外部IO电平的电源域，以解决接口电路的电平转换和信号驱动问题；并且，本发明实施例所述IO接口电平转换电路适合集成到对功耗要求苛刻的电源管理类芯片中，可以满足电源管理类芯片的低功耗要求；可以和主流的BCD工艺兼容，不需要额外的掩膜版，也不用增加额外的LDO等电源产生电路，节省了芯片的成本。从而克服现有技术中芯片的成本高、实现困难，功耗大、适用范围小等问题。
附图说明
图1为本发明实施例IO接口电平转换电路结构示意图；
图2为本发明实施例电平转换电路结构示意图；
图3为本发明实施例IO接口电平转换方法流程示意图。
具体实施方式
本发明实施例所述IO接口电平转换电路，包括：中间电平产生电路、电平转换电路，其中，所述中间电平产生电路，用于提供IO接口的中间电平Vdd_io；所述电平转换电路，用于根据IO接口的中间电平Vdd_io，将外部逻辑信号转换为芯片内部电源域的信号。
所述中间电平产生电路包括：电流镜单元、中间电平产生单元，其中，所述电流镜单元，用于根据电流沉，为中间电平产生单元提供偏置电流；所述中间电平产生单元，用于在所述偏置电流作用下，提供IO接口的中间电平Vdd_io。
具体的，所述电流镜单元包括PM1与PM2，其中，所述PM1的栅极和漏极与PM2的栅极连接，形成电流镜；
所述电流镜即为镜像电流源，当在电流镜的输入端输入一个参考电流时，输出端将输出一个大小和方向均与参考电流一致的输出电流。其作用是将输入支路的电流拷贝到输出支路，给其他子系统提供电流。电流镜的原理为：如果两个相同MOS管的栅源电压相等，那么沟道电流也相同。例如，本发明实施例中，所述输入支路的电流为电流沉I0，所述输出支路侧电流为PM2的漏极电流，所述其他子系统即为中间电平产生单元；PM1的源极与PM2的源极电位相等，均为VDD，PM1的栅极的与PM2的栅极电位相等，即PM1的栅源电压与PM2的栅源电压相同，因此，在PM1和PM2的属性完全相同的情况下，PM1的漏极电流与PM2的漏极电流相同；在PM1和PM2的属性不同的情况下，所述电流镜单元的输出电流＝K×输入电流；其中，K由PM1和PM2的属性确定。如此，实现将输入支路的电流拷贝到输出支路。
所述中间电平产生单元包括PM0、NM0、NM1、NM3、NM4；其中，所述PM0、NM0、NM3、NM4以二极管形式进行连接，用于使输出的IO接口的中间电平Vdd_io为NM0的栅源电压和PM0的栅源电压之和。
所述NM1为NM4提供偏置电流，用于避免由于后级空载使得NM4的栅源电压为0造成输出的IO接口的中间电平Vdd_io偏高。
本发明实施例中，所述NM0与NM1构成电流镜结构，用于将NM0的漏极电流的K倍输入到NM4的源极，这里，K由NM0与NM1的属性确定，当NM0与NM1的属性完全相同时，K的值为1，以避免由于后级空载使得NM4的栅源电压为0造成输出的IO接口的中间电平Vdd_io偏高。
本发明实施例中，所述NM0～NM4为NMOS管，所述PM0～PM2为PMOS管；或者，所述NM0～NM2为NMOS管，所述PM0为PMOS管，所述PM1、PM2以及NM3、NM4为耐高压的DEMOS管。
所述中间电平产生电路还包括输出滤波电容C1，用于稳定所述IO接口电平转换电路的输出电压，即IO接口的中间电平Vdd_io。
具体的，所述PM1的源极连接芯片内部电源VDD，栅极、漏极短接并连接PM2的栅极和电流沉I0；所述PM2的源极连接芯片内部电源VDD，漏极连接NM3的漏极和NM3的栅极以及NM4的栅极；所述NM3的源极连接PMOS管PM0的源极；所述PM0的栅极、PM0的漏极、NM0的栅极、NM0的漏极连接NM1的栅极；所述NM0的源极连接地电位；所述NM1的源极接地电位，漏极连接NM4的源极，并连接输出滤波电容的正极作为电路的输出极；所述NM4的漏极接芯片内部电源VDD。
根据本发明所述电路结构，芯片内部电源VDD通过PM1与PM2构成电流镜后，为中间电平产生单元提供偏置电流；在中间电平产生单元中，NM0的栅极、NM0的漏极、PM0的栅极、PM0的漏极相连，因此，NM0的栅极、NM0的漏极、PM0的栅极、PM0的漏极电位相同，由于NM0的源极接地电位，并且NM0的栅极与NM0的漏极电位相同，因此NM0的漏极与PM0的漏极的连接点的电位为VGSNM0，其中，GS表示栅源，VGSNM0指的是NM0的栅源电压；
由于PM0的栅极、PM0的漏极电位相同，PM0的漏极电位为VGSNM0，因此，NM3的源极和PM0的源极连接点(C点)电位为VGSNM0+VGSPM0，其中，VGSPM0指的是PM0的栅源电压；
NM3的漏极、NM3的栅极、NM4的栅极在D点连接，因此，NM3的漏极、NM3的栅极、NM4的栅极的电位相等，由于C点为NM3的源极，D点为NM3的栅极，因此，D点的电位为：C点电位+VGSNM3，即D点电位为：VGSNM0+VGSPM0+VGSNM3；其中，VGSNM3NM3为的栅源电压；
由于设置流过NM3和NM4的电流相同，因而有VGSNM3＝VGSNM4，Vdd_io为NM4的源极电位，因此，Vdd_io的电位为：D点电位-VGSNM4；
由于D点电位为：VGSNM0+VGSPM0+VGSNM3，因此，Vdd_io的电位是VGSNM0+VGSPM0+VGSNM3-VGSNM4＝VGSNM0+VGSPM0，即Vdd_io的电位为NM0的栅源电压和PM0的栅源电压之和；MOS管的栅源电压为0.7V左右，则Vdd_io的电位一般为1.4V左右，一般情况下，考虑误差浮动，Vdd_io的电位为1.2V～1.6V之间。该电平即可以确保后级的levelshift将输入IO的信号准确的经过levelshift进行电平转换后变为芯片内部的电平信号。
下面结合附图及具体实施例，对本发明技术方案的实施作进一步的详细描述。图1为本发明实施例IO接口电平转换电路结构示意图，如图1所示，本发明实施例所述IO接口电平转换电路包括中间电平产生电路11、电平转换电路12，其中，
所述中间电平产生电路11用于提供IO接口的中间电平Vdd_io；
其中，所述中间电平产生电路包括：电流镜单元111、中间电平产生单元112，其中，所述电流镜单元111，用于根据电流沉，为中间电平产生单元提供偏置电流；所述中间电平产生单元112，用于在所述偏置电流作用下，提供IO接口的中间电平Vdd_io。
具体的，所述电流镜单元111包括PM1与PM2，其中，所述PM1的栅极和漏极与PM2的栅极连接，形成电流镜；
所述电流镜即为镜像电流源，当在电流镜的输入端输入一个参考电流时，输出端将输出一个大小和方向均与参考电流一致的输出电流。其作用是将输入支路的电流拷贝到输出支路，给其他子系统提供电流。电流镜的原理为：如果两个相同MOS管的栅源电压相等，那么沟道电流也相同。例如，本发明实施例中，PM1的源极与PM2的源极电位相等，均为VDD，PM1的栅极的与PM2的栅极电位相等，即PM1的栅源电压与PM2的栅源电压相同，因此，在PM1和PM2的属性完全相同的情况下，PM1的漏极电流与PM2的漏极电流相同；在PM1和PM2的属性不同的情况下，所述电流镜单元的输出电流＝K×输入电流；其中，K由PM1和PM2的属性确定。如此，实现将输入支路的电流拷贝到输出支路。
所述中间电平产生单元112包括PM0、NM0、NM1、NM3、NM4；其中，所述PM0、NM0、NM3、NM4以二极管形式进行连接，用于使输出的IO接口的中间电平Vdd_io为NM0的栅源电压和PM0的栅源电压之和。
所述NM1为NM4提供偏置电流，用于避免由于后级空载使得NM4的栅源电压为0造成输出的IO接口的中间电平Vdd_io偏高。
本发明实施例中，所述NM0与NM1构成电流镜结构，用于将NM0的漏极电流的K倍输入到NM4的源极，这里，K由NM0与NM1的属性确定，当NM0与NM1的属性完全相同时，K的值为1，以避免由于后级空载使得NM4的栅源电压为0造成输出的IO接口的中间电平Vdd_io偏高。
本发明实施例中，所述NM0～NM4为NMOS管，所述PM0～PM2为PMOS管；或者，所述NM0～NM2为NMOS管，所述PM0为PMOS管，所述PM1、PM2以及NM3、NM4为耐高压的DEMOS管。
这里，NM0～NM4以及PM0～PM2可以根据芯片内部电压VDD的大小来确定是使用普通的NMOS管和PMOS管，还是使用耐高压的DEMOS管。例如，当VDD＝5V时，则NM0～NM4以及PM0～PM2使用普通的5VNMOS管和PMOS管即可；当VDD＝7V时，则NM3、NM4以及PM1、PM2需要使用耐7V高压的DEMOS管；当VDD＝18V时，则NM3、NM4以及PM1、PM2需要使用耐18V高压的DEMOS管。
所述中间电平产生电路还包括输出滤波电容C1，用于稳定所述IO接口电平转换电路的输出电压，即IO接口的中间电平Vdd_io。
具体的，
所述PM1的源极连接芯片内部电源VDD，栅极、漏极短接并连接PM2的栅极和电流沉I0；所述PM2的源极连接芯片内部电源VDD，漏极连接NM3的漏极和NM3的栅极以及NM4的栅极；所述NM3的源极连接PMOS管PM0的源极；所述PM0的栅极、PM0的漏极、NM0的栅极、NM0的漏极连接NM1的栅极；所述NM0的源极连接地电位；所述NM1的源极接地电位，漏极连接NM4的源极，并连接输出滤波电容的正极作为电路的输出极；所述NM4的漏极接芯片内部电源VDD。
图1中，芯片内部电源VDD通过PM1与PM2构成的电流镜后，为中间电平产生单元提供偏置电流；在中间电平产生单元中，NM0的栅极、NM0的漏极、PM0的栅极、PM0的漏极相连，因此，NM0的栅极、NM0的漏极、PM0的栅极、PM0的漏极电位相同，由于NM0的源极接地电位，并且NM0的栅极与NM0的漏极电位相同，因此NM0的漏极与PM0的漏极的连接点的电位为VGSNM0，其中，GS表示栅源，VGSNM0指的是NM0的栅源电压；
由于PM0的栅极、PM0的漏极电位相同，PM0的漏极电位为VGSNM0，因此，NM3的源极和PM0的源极连接点(C点)电位为VGSNM0+VGSPM0，其中，VGSPM0指的是PM0的栅源电压；
NM3的漏极、NM3的栅极、NM4的栅极在D点连接，因此，NM3的漏极、NM3的栅极、NM4的栅极的电位相等，由于C点为NM3的源极，D点为NM3的栅极，因此，D点的电位为：C点电位+VGSNM3，即D点电位为：VGSNM0+VGSPM0+VGSNM3；其中，VGSNM3NM3为的栅源电压；
由于设置流过NM3和NM4的电流相同，因而有VGSNM3＝VGSNM4，Vdd_io为NM4的源极电位，因此，Vdd_io的电位为：D点电位-VGSNM4；
由于D点电位为：VGSNM0+VGSPM0+VGSNM3，因此，Vdd_io的电位是VGSNM0+VGSPM0+VGSNM3-VGSNM4＝VGSNM0+VGSPM0，即Vdd_io的电位为NM0的栅源电压和PM0的栅源电压之和；MOS管的栅源电压为0.7V左右，则Vdd_io的电位一般为1.4V左右，一般情况下，考虑误差浮动，Vdd_io的电位为1.2V～1.6V之间。该电平即可以确保后级的levelshift将输入IO的信号准确的经过levelshift进行电平转换后变为芯片内部的电平信号。
图2为本发明实施例电平转换电路结构示意图，如图2所示，电平转换电路即为levelshift电路，目的是根据IO接口的中间电平Vdd_io，将输入的外部电平信号转换成芯片内部的电平信号。
如图2所示，所述电压转换电路包括第一反向器21、第二反向器22，电压转换单元23、第三反向器24，第四反向器25；其中，
所述第一反向器21和第二反向器22，用于对输入信号进行整形和增加驱动；
本发明实施例中，所述第一反向器21包括PM1＇和NM1＇，所述第二反向器22包括PM2＇和NM2＇；其中，所述PM1＇的栅极和NM1＇的栅极连接外部逻辑信号输入端，PM1＇的源极连接Vdd_io，NM1＇的源极接地电位，PM1＇的漏极与NM1＇的漏极连接，并连接第二反向器中的PM2＇的栅极和NM2＇的栅极；
所述PM2＇的栅极和NM2＇的栅极连接第一反向器的输出端，PM2＇的源极接Vdd_io，NM2＇的源极接地电位，PM2＇的漏极与NM2＇的漏极连接，并连接电压转换单元中的NM3＇的栅极；
由于Vdd_io的电压为VGSNM0+VGSPM0，即NM0的栅源电压与PM0的栅源电压之和。外部信号进入levelshift输入端后首先经过第一反向器和第二反向器对信号进行整形和增加驱动。一般情况下外部逻辑信号最低为1.8V，高于Vdd_io(1.2V～1.6V)，不会使得levelshift电路产生漏电；同时保证Vdd_io的电压足以驱动第一反向器、第二反向器、以及NM3＇和NM4＇。以外部逻辑信号为1.8V为例，第一反向器的输入信号为1.8V的高电平，NM1＇的栅极电压为1.8V，NM1＇的源极接地电位，NM1＇的栅源电压大于阈值导通电压，则NM1＇导通；PM1＇栅极电压为1.8V，PM1＇的源极接Vdd_io，PM1＇的栅源电压小于阈值导通电压，则PM1＇截止；NM1＇导通的情况下，NM1＇的漏极电压与NM1＇的源极电压相同，即第一反向器的输出电压为0；也就是说，即第一反向器21的输入信号1.8V为逻辑为1，通过反向器作用，第一反向器21的输出端即PM1＇的漏极与NM1＇的漏极的输出逻辑为0。
同理，第二反向器22的输入信号为逻辑为0，通过反向器作用，第二反向器22的输出端即PM2＇的漏极与NM2＇的漏极的输出逻辑为1；具体的，在第二反向器22中，PM2＇的栅极电压为0，PM2＇的源极电压为Vdd_io，PM2＇的栅源电压大于阈值导通电压，则PM2＇导通，NM2＇截止；PM2＇的源极电压与漏极电压相等，则第二反向器22的输出电压即PM2＇的漏极与NM2＇的漏极的输出电压为Vdd_io；
所述电压转换单元23，用于将输入到所述电压转换单元的信号转换成芯片内部电源域信号；
所述电压转换单元23包括NM3＇、NM4＇、PM3＇、PM4＇，其中，所述NM3＇的栅极电压为第二反向器22的输出信号Vdd_io(1.4～1.6V)，NM3＇的源极接地电位，NM3＇的栅源电压大于阈值导通电压，NM3＇导通，NM3＇的源极电压与漏极电压相同，即NM3＇的漏极电压为0；
NM3＇的漏极与PM4＇的栅极连接，即PM4＇的栅极电压为0，PM4＇的栅极连接芯片内部电源VDD，PM4＇的栅源电压大于阈值导通电压，则PM4＇导通，PM4＇的漏极电压与源极电压相同，为芯片内部电源VDD；即电压转换单元23的输出电压为芯片内部电源VDD；
在电压转换单元23中的NM4＇的栅极连接第一反向器的输出端，源极连接地电位，NM4＇的栅源电压相等，NM4＇截止；PM3＇的源极连接芯片内部电源VDD，栅极连接PM4＇的漏极，PM3＇的栅源电压相等，PM3＇截止；
综上所述，外部逻辑信号通过所述第一反向器21和第二反向器22以及电压转换单元23后，输出信号为芯片内部电源信号VDD。
所述第三反向器24和第四反向器25的工作原理与第一反向器21和第二反向器22相同，用于为电平转换单元的输出信号增加驱动能力。
如此，确保levelshift电路能够正常工作，从而将输入的外部电平信号转换成芯片内部的电平信号。
本发明实施例所述IO接口电平转换电路，芯片内部不用考虑外部IO的具体电平，通过所述IO接口电平转换电路可以将器件耐压域内的任意电平的外部IO信号进行电平转换，而不用在电路内部增加适用于外部IO电平的电源域，以解决接口电路的电平转换和信号驱动问题；并且，本发明实施例所述IO接口电平转换电路消耗的功耗小，由于MOS管的工作电流可以小于uA级，因此，本发明实施例所述电路结构消耗的电流可以小于uA级，适合集成到对功耗要求苛刻的电源管理类芯片中，可以满足电源管理类芯片的低功耗要求；通过改变中间电平产生电路中PM1、PM2以及NM3和NM4的类型，并在电平转换电路中使用适用于不同耐压域的器件，可以实现将外部IO电平转换到内部高压电源域；电路结构简单，使用的器件仅仅是MOS以及和芯片内电压域相匹配的高压耐压器件，可以和主流的BCD工艺兼容，不需要额外的掩膜版，也不用增加额外的LDO等电源产生电路，节省了芯片的成本。
为了适应不同的芯片内电平，PM1、PM2和NM3、NM4需要根据VDD的电平选择不同的耐压器件，这样，通过不同的耐压器件的选择就可以完成IO电平到不同片内电平的转换，灵活性较高高。可以将输入1.8V、5V等电平转换成芯片内电源域。
例如，目前的常用的外部接口电平有1.8V，2.5V，3.3V和5V几种，如果外部接口电平1.8V，内部电源VDD为5V，需要PM1、PM2、NM3、NM4使用普通的标准5V的MOS器件，电平转换过程中使用普通的levelshift电路将输入的1.8V电平转换成芯片内的5V电源域信号。如果外部接口电平为5V，内部电源VDD为18V，需要PM1、PM2、NM3、NM4使用耐18V的DEMOS器件，电平转换过程中使用高压levelshift电路将输入的5V电平转换为芯片内高压的18V电源域的信号。
本发明实施例还提供了一种IO接口电平转换方法，图3为本发明实施例IO接口电平转换方法流程示意图，如图3所示，所述方法包括：
步骤301：通过中间电平产生电路提供IO接口的中间电平Vdd_io；
本步骤中，通过中间电平产生电路提供IO接口的中间电平Vdd_io包括：通过电流镜单元，根据电流沉，为中间电平产生单元提供偏置电流；通过中间电平产生单元，提供IO接口的中间电平Vdd_io。
在中间电平产生电路中，通过将PM1、PM2连接形成电流镜，提供偏置电流；通过将PM0、NM0、NM3、NM4以二极管形式进行连接，使输出的IO接口的中间电平Vdd_io为NM0的栅源电压和PM0的栅源电压之和；
所述方法还包括通过所述NM1为NM4提供偏置电流，避免由于后级空载使得NM4的栅源电压为0造成输出的IO接口的中间电平Vdd_io偏高；
通过输出滤波电容，稳定所述中间电平产生电路的输出电压。
步骤302：根据IO接口的中间电平Vdd_io，将外部逻辑信号转换为芯片内部电源域的信号。
具体的，通过第一反向器和第二反向器，对输入信号进行整形和增加驱动；
通过电压转换单元将输入到所述电压转换单元的信号转换成芯片内部电源域信号；
通过第三反向器和第四反向器为电平转换单元的输出信号增加驱动能力。
如此，确保levelshift电路能够正常工作，从而将输入的外部电平信号转换成芯片内部电源域的电平信号。
本发明是实例中记载的IO接口电平转换电路及IO接口电平转换方法只以上述实施例为例，但不仅限于此，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。
以上所述，仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围。

Claims (10)

1.一种IO接口电平转换电路，其特征在于，包括：中间电平产生电路、电平转换电路，其中，
所述中间电平产生电路，用于提供IO接口的中间电平Vdd_io；
所述电平转换电路，用于根据IO接口的中间电平Vdd_io，将外部逻辑信号转换为芯片内部电源域的信号。
2.根据权利要求1所述IO接口电平转换电路，其特征在于，所述中间电平产生电路包括：电流镜单元、中间电平产生单元，其中，
所述电流镜单元，用于根据电流沉，为中间电平产生单元提供偏置电流；
所述中间电平产生单元，用于在所述偏置电流作用下，提供IO接口的中间电平Vdd_io。
3.根据权利要求2所述IO接口电平转换电路，其特征在于，所述电流镜单元包括PM1与PM2，其中，所述PM1的栅极和漏极与PM2的栅极连接，形成电流镜；
所述中间电平产生单元包括PM0、NM0、NM1、NM3、NM4；其中，所述PM0、NM0、NM3、NM4以二极管形式进行连接，用于使输出的IO接口的中间电平Vdd_io为NM0的栅源电压和PM0的栅源电压之和。
4.根据权利要求3所述IO接口电平转换电路，其特征在于，所述NM1为NM4提供偏置电流，用于避免由于后级空载使得NM4的栅源电压为0造成输出的IO接口的中间电平Vdd_io偏高。
5.根据权利要求3所述IO接口电平转换电路，其特征在于，所述NM0～NM4为NMOS管，所述PM0～PM2为PMOS管；或者，所述NM0～NM2为NMOS管，所述PM0为PMOS管，所述PM1、PM2以及NM3、NM4为耐高压的DEMOS管。
6.根据权利要求2所述IO接口电平转换电路，其特征在于，所述中间电平产生电路还包括输出滤波电容，用于稳定所述中间电平产生电路的输出电压。
7.根据权利要求3至6任一项所述IO接口电平转换电路，其特征在于，所述PM1的源极连接芯片内部电源VDD，栅极、漏极短接并连接PM2的栅极和电流沉I0；
所述PM2的源极连接芯片内部电源VDD，漏极连接NM3的漏极和NM3的栅极以及NM4的栅极；
所述NM3的源极连接PMOS管PM0的源极；
所述PM0的栅极、PM0的漏极、NM0的栅极、NM0的漏极连接NM1的栅极；
所述NM0的源极连接地电位；
所述NM1的源极接地电位，漏极连接NM4的源极，并连接输出滤波电容的正极作为电路的输出极；
所述NM4的漏极接芯片内部电源VDD。
8.一种IO接口电平转换方法，其特征在于，所述方法包括：
通过中间电平产生电路提供IO接口的中间电平Vdd_io；
通过电平转换电路，根据IO接口的中间电平Vdd_io，将外部逻辑信号转换为芯片内部电源域的信号。
9.根据权利要求8所述方法，其特征在于，所述通过中间电平产生电路提供IO接口的中间电平Vdd_io包括：通过电流镜单元，根据电流沉，为中间电平产生单元提供偏置电流；通过中间电平产生单元，提供IO接口的中间电平Vdd_io。
10.根据权利要求9所述方法，其特征在于，所述通过中间电平产生单元，提供IO接口的中间电平Vdd_io包括：通过将PM0、NM0、NM3、NM4以二极管形式进行连接，使输出的IO接口的中间电平Vdd_io为NM0的栅源电压和PM0的栅源电压之和；
所述方法还包括：通过所述NM1为NM4提供偏置电流，避免由于后级空载使得NM4的栅源电压为0造成输出的IO接口的中间电平Vdd_io偏高；
通过输出滤波电容，稳定所述中间电平产生电路的输出电压。
CN201410549552.8A 2014-10-16 2014-10-16 一种io接口电平转换电路及io接口电平转换方法 Active CN105577165B (zh)

Priority Applications (5)

Application Number Priority Date Filing Date Title
CN201410549552.8A CN105577165B (zh) 2014-10-16 2014-10-16 一种io接口电平转换电路及io接口电平转换方法
JP2017520878A JP6601824B2 (ja) 2014-10-16 2015-04-14 Ｉｏインターフェースレベル変換回路、ｉｏインターフェースレベル変換方法及び記憶媒体
EP15851031.3A EP3200351B1 (en) 2014-10-16 2015-04-14 Io interface level shift circuit, io interface level shift method and storage medium
PCT/CN2015/076527 WO2016058343A1 (zh) 2014-10-16 2015-04-14 Io接口电平转换电路、io接口电平转换方法及存储介质
US15/519,241 US10200042B2 (en) 2014-10-16 2015-04-14 IO interface level shift circuit, IO interface level shift method and storage medium

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410549552.8A CN105577165B (zh) 2014-10-16 2014-10-16 一种io接口电平转换电路及io接口电平转换方法

Publications (2)

Publication Number Publication Date
CN105577165A true CN105577165A (zh) 2016-05-11
CN105577165B CN105577165B (zh) 2019-03-12

Family

ID=55746054

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410549552.8A Active CN105577165B (zh) 2014-10-16 2014-10-16 一种io接口电平转换电路及io接口电平转换方法

Country Status (5)

Country Link
US (1) US10200042B2 (zh)
EP (1) EP3200351B1 (zh)
JP (1) JP6601824B2 (zh)
CN (1) CN105577165B (zh)
WO (1) WO2016058343A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107490765A (zh) * 2016-08-02 2017-12-19 西安电子科技大学 一种用于电池监控系统的spi接口电路
CN114553214A (zh) * 2022-04-21 2022-05-27 新港海岸(北京)科技有限公司 一种电平自动切换电路、方法及系统

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10103261B1 (en) * 2017-12-28 2018-10-16 Texas Instruments Incorporated Transient-insensitive level shifter
US11923852B2 (en) * 2021-09-28 2024-03-05 Advanced Micro Devices, Inc. High to low level shifter architecture using lower voltage devices

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080048719A1 (en) * 2006-08-24 2008-02-28 Fujitsu Limited Level shift circuit
CN101719764A (zh) * 2009-09-24 2010-06-02 杭州士兰微电子股份有限公司 基于高压dmos实现的电平转换电路
CN103532538A (zh) * 2012-07-05 2014-01-22 意法半导体研发（上海）有限公司 一种用于高压应用的电平移位电路
CN103888126A (zh) * 2014-03-04 2014-06-25 东莞博用电子科技有限公司 一种实用的电平转换电路

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02224508A (ja) * 1989-02-27 1990-09-06 Hitachi Ltd バイアス回路
JP2001068976A (ja) * 1999-08-30 2001-03-16 Nec Kansai Ltd 発振器
KR100464435B1 (ko) * 2002-11-08 2004-12-31 삼성전자주식회사 저 전력의 하프 전압 발생 장치
JP2004363843A (ja) * 2003-06-04 2004-12-24 Seiko Epson Corp 半導体集積回路
TWI236799B (en) 2004-10-06 2005-07-21 Infineon Admtek Co Ltd Level shifter circuit without dc current flow
JP4758726B2 (ja) * 2005-10-19 2011-08-31 パナソニック株式会社 レベルシフト回路
JP2007116334A (ja) 2005-10-19 2007-05-10 Fujifilm Corp 固体撮像装置
CN101202723B (zh) * 2006-12-11 2010-09-08 硅谷数模半导体（北京）有限公司 电平转换电路及具有该电路的ic芯片
JP2010146423A (ja) * 2008-12-22 2010-07-01 Renesas Technology Corp 異電源接続検証方法及び異電源接続検証用プログラム並びに記録媒体
JP5295889B2 (ja) * 2009-07-07 2013-09-18 株式会社東芝 レベル変換回路
JP5045730B2 (ja) * 2009-11-02 2012-10-10 富士通セミコンダクター株式会社 レベル変換回路
JP2011211444A (ja) * 2010-03-29 2011-10-20 Seiko Instruments Inc 内部電源電圧生成回路
CN102957415B (zh) * 2011-08-29 2017-04-12 中兴通讯股份有限公司 一种电平转换的方法及系统
JP2013110584A (ja) * 2011-11-21 2013-06-06 Renesas Electronics Corp 半導体装置
CN102591401B (zh) * 2012-03-16 2013-10-16 北京经纬恒润科技有限公司 内建数字电源电路

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080048719A1 (en) * 2006-08-24 2008-02-28 Fujitsu Limited Level shift circuit
CN101719764A (zh) * 2009-09-24 2010-06-02 杭州士兰微电子股份有限公司 基于高压dmos实现的电平转换电路
CN103532538A (zh) * 2012-07-05 2014-01-22 意法半导体研发（上海）有限公司 一种用于高压应用的电平移位电路
CN103888126A (zh) * 2014-03-04 2014-06-25 东莞博用电子科技有限公司 一种实用的电平转换电路

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107490765A (zh) * 2016-08-02 2017-12-19 西安电子科技大学 一种用于电池监控系统的spi接口电路
CN114553214A (zh) * 2022-04-21 2022-05-27 新港海岸(北京)科技有限公司 一种电平自动切换电路、方法及系统

Also Published As

Publication number Publication date
US20170222650A1 (en) 2017-08-03
US10200042B2 (en) 2019-02-05
EP3200351B1 (en) 2020-02-12
EP3200351A1 (en) 2017-08-02
JP6601824B2 (ja) 2019-11-06
CN105577165B (zh) 2019-03-12
JP2017532910A (ja) 2017-11-02
WO2016058343A1 (zh) 2016-04-21
EP3200351A4 (en) 2017-10-11

Similar Documents

Publication Publication Date Title
CN103856205B (zh) 电平转换电路、用于驱动高压器件的驱动电路以及相应的方法
CN102483645A (zh) 用于存储器和逻辑的具有独立功率特性的功率岛
CN105577165A (zh) 一种io接口电平转换电路及io接口电平转换方法
CN103812498A (zh) 过驱动装置
CN206498388U (zh) 电平转换电路
CN102364851A (zh) 一种用于芯片使能零关断电流的高压转低压电源电路
CN103117740B (zh) 低功耗电平位移电路
CN201918978U (zh) 一种亚阈值区域低静态功耗的电容型逻辑电平转换器
CN211180688U (zh) 一种用于高压输入的偏置电路
CN104506183B (zh) 单电压亚阈值电平转换器
CN109947172A (zh) 一种低压降高输出电阻镜像电流源电路
CN102006055B (zh) 负电平高压位移电路
CN104901681A (zh) 一种vdd耐压cmos的2vdd电平转换电路
CN209297190U (zh) 一种低压降镜像电流源电路
CN102045055B (zh) 可在保险条件和容限条件下工作的浮阱电路
CN203193605U (zh) 用于驱动高压器件的驱动电路
CN103138741B (zh) 一种超低功耗电平位移电路
CN105375916A (zh) 一种改进的异或门逻辑单元电路
CN202309520U (zh) 一种用于芯片使能零关断电流的高压转低压电源电路
CN104993816A (zh) 倍压电路
CN104199508A (zh) 一种具有动态自适应特性的低压电流镜
CN107422773A (zh) 数字低压差稳压器
CN104410403A (zh) 双电压亚阈值电平转换器
CN103138738B (zh) 跟踪电路
CN102468841B (zh) 一种采用二极管架构的低压电平转高压电平电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
EE01 Entry into force of recordation of patent licensing contract
EE01 Entry into force of recordation of patent licensing contract

Application publication date: 20160511

Assignee: Xi'an Chris Semiconductor Technology Co. Ltd.

Assignor: SHENZHEN ZTE MICROELECTRONICS TECHNOLOGY CO., LTD.

Contract record no.: 2019440020036

Denomination of invention: IO interface level conversion circuit and IO interface level conversion method

Granted publication date: 20190312

License type: Common License

Record date: 20190619