CN103312309B

CN103312309B - 模拟开关控制电路结构

Info

Publication number: CN103312309B
Application number: CN201310178864.8A
Authority: CN
Inventors: 夏虎; 徐栋; 严淼; 罗先才; 朱立群; 张蓉
Original assignee: Wuxi China Resources Semico Co Ltd
Current assignee: CRM ICBG Wuxi Co Ltd
Priority date: 2013-05-14
Filing date: 2013-05-14
Publication date: 2016-01-13
Anticipated expiration: 2033-05-14
Also published as: CN103312309A

Abstract

本发明涉及一种模拟开关控制电路结构，其特征在于，所述的电路结构包括传输门PMOS场效应管（P1）、传输门NMOS场效应管（N1）、负电压产生电路模块、第一反相器电路模块、第二反相器电路模块、PMOS衬底栅极控制电路模块和NMOS衬底栅极控制电路模块。采用该种模拟开关控制电路结构，可以传输负电平信号，能够控制传输门中PMOS管和NMOS管的栅极电位，电源断电时PMOS管和NMOS管关闭，对于输入信号为正电平或负电平的情况，输入信号都不能传输到输出端，通过传输门衬底电位控制电路，控制PMOS管和NMOS管的寄生二极管不会导通；通过栅极电位控制电路，使得电源断电时，PMOS管和NMOS管不会开启，结构简单实用，工作性能稳定可靠，适用范围较为广泛。

Description

模拟开关控制电路结构

技术领域

本发明涉及半导体集成电路设计领域，特别涉及开关控制电路技术领域，具体是指一种模拟开关控制电路结构。

背景技术

现今，各种模拟电路都需要用到模拟传输开关，以用作对模拟输入信号进行传输和选择，如音视频电路需要传输开关进行音视频信号的选择导通，模拟控制电路需要传输开关进行控制信号的选择控制。各种传输电路都对模拟开关的性能提出了越来越高的要求。

传统的模拟开关电路采用传输门作为传输开关，传输门采用PMOS和NMOS并联连接方式，PMOS的衬底接电路的电源，NMOS的衬底接电路的地。在PMOS的栅极接电源，NMOS的栅极接地时，传输门关闭；在PMOS的栅极接地，NMOS的栅极接电源时，传输门导通。这种传输门可以适用于输入信号是正电压，且信号电压低于电源电压的条件下。当输入信号是负电平且该负电平绝对值大于一个二极管导通电压时，NMOS管的衬底与源极（或漏极）的寄生二极管就会导通，导致信号不能经过传输门。并且，当电路电源断电时，因为PMOS的栅极电位等于地，此时，如果输入信号为正电平或负电平信号且该输入信号的绝对值大于PMOS或NMOS的阈值电压时，PMOS或NMOS仍然可以导通，信号还可以通过传输门，所以信号会泄漏到输出端。

用传输门作为开关电路，PMOS的衬底接电源，NMOS的衬底接地。该开关不能传输负电平信号，在VDD断电时，不能将开关完全关闭，仍然存在寄生通路。

请参阅图1所示，其中VDD为电路的电源电压，GND为电路的电源地，IN为信号输入端，OUT为信号输出端，VTP表示PMOS管的开启电压，VDP表示PMOS寄生二极管的正向导通电压，VGSP表示PMOS管的栅源电压差。VTN表示NMOS管的开启电压，VDN表示NMOS寄生二极管的正向导通电压，VGSN表示NMOS管的栅源电压差。P1～Pn为PMOS管，N1～Nn为NMOS管。S为MOS管的源极，B为MOS管的衬底，G为MOS管的栅极，D为MOS管的漏极。

作为传统的模拟开关电路，其电路连接关系如下：

P1源/漏极接IN、栅极接CP、漏/源极接OUT，衬底接VDD；N1源/漏极接IN、栅极接CN、漏/源极接OUT、衬底接GND；CP和CN为相位相反的控制信号。

电路工作原理：P1和N1组成传输门通道。IN及OUT端信号电平低于VDD，高于地。当电源电压VDD高于该电路工作电压时，传输门通道由CP和CN控制。当CN为高电平，CP为低电平时，传输门导通；当CN为低电平，CP为高电平时，传输门断开。

该电路的问题在于：此开关不能用来传输负电平信号，因为当输入信号IN电压低于－VDN时，N1寄生二极管正向导通，形成IN到GND的漏电流；当输入信号IN电压低于－|VTN|且低于－VDN时，N1的|VGSN|＞|VTN|，N1开启，IN和OUT之间存在通路，并且N1寄生二极管正向导通，所以IN、OUT到GND存在漏电流。

另外，当VDD电压降低到等于地时，如果IN端仍然有输入信号，传输门不能关闭。P1和N1的源/衬底与其漏/衬底存在寄生的正向二极管。当VDD电压降低到等于地时，CP、CN均为低电平，等于0V。此时，当输入信号IN电压大于VDP时，P1寄生二极管正向导通，形成IN到VDD的漏电流；当输入信号IN电压大于|VTP|时，P1的|VGS|＞|VTP|，P1开启，IN和OUT之间存在通路，传输门不能关闭；当输入信号IN电压低于－VDN时，N1寄生二极管正向导通，形成IN到GND的漏电流；当输入信号IN电压低于－|VTN|时，N1的|VGS|＞|VTN|，N1开启，IN和OUT之间存在通路，传输门不能关闭。

发明内容

本发明的目的是克服了上述现有技术中的缺点，提供一种能够传输正电平信号或负电平信号、在电源断电的情况下仍然能够实现模拟开关的正常关断、对于输入信号为正电平或负电平均可以实现隔离保护、确保信号不会泄露到输出端、结构简单实用、工作性能稳定可靠、适用范围较为广泛的模拟开关控制电路结构。

为了实现上述的目的，本发明的模拟开关控制电路结构具有如下构成：

该模拟开关控制电路结构，其主要特点是，所述的电路结构包括传输门PMOS场效应管、传输门NMOS场效应管、负电压产生电路模块、第一反相器电路模块、第二反相器电路模块、PMOS衬底栅极控制电路模块和NMOS衬底栅极控制电路模块，所述的传输门PMOS场效应管的源极和传输门NMOS场效应管的源极均与模拟信号输入端相连接，所述的传输门PMOS场效应管的漏极和传输门NMOS场效应管的漏极均与模拟信号输出端相连接，所述的传输门PMOS场效应管的衬底和栅极分别与所述的PMOS衬底栅极控制电路模块相连接，所述的传输门NMOS场效应管的衬底和栅极分别与所述的NMOS衬底栅极控制电路模块相连接，所述的负电压产生电路模块的输入端分别与电源电压VDD和地GND相连接，该负电压产生电路模块的输出端VEE和电源电压VDD均分别与所述的第一反相器电路模块的输入端、第二反相器电路模块的输入端、PMOS衬底栅极控制电路模块的输入端和NMOS衬底栅极控制电路模块的输入端相连接，该第一反相器电路模块的输出端与所述的PMOS衬底栅极控制电路模块的输入端相连接，且该第二反相器电路模块的输出端与所述的NMOS衬底栅极控制电路模块的输入端相连接，所述的第一反相器电路模块的输入端还与模拟开关控制端相连接，且该第一反相器电路模块的输出端还与该第二反相器电路模块的输入端相连接。

该模拟开关控制电路结构中的PMOS衬底栅极控制电路模块包括第二PMOS场效应管、第三PMOS场效应管、第五PMOS场效应管和第五NMOS场效应管，所述的第二PMOS场效应管的源极和衬底、第三PMOS场效应管的源极和衬底、第五PMOS场效应管的源极和衬底均与所述的传输门PMOS场效应管的衬底相连接，该第二PMOS场效应管的漏极与所述的电源电压VDD相连接，且该第二PMOS场效应管的栅极与所述的第五PMOS场效应管的漏极和第五NMOS场效应管的漏极均相连接；所述的第三PMOS场效应管的漏极与所述的模拟信号输入端相连接，且该第三PMOS场效应管的栅极与所述的电源电压VDD相连接；所述的第五PMOS场效应管的栅极和第五NMOS场效应管的栅极分别与所述的第一反相器电路模块的输出端相连接，且该第五NMOS场效应管的源极和衬底均与所述的负电压产生电路模块的输出端VEE相连接。

该模拟开关控制电路结构中的第一反相器电路模块包括第四PMOS场效应管和第四NMOS场效应管，所述的第四PMOS场效应管的栅极和第四NMOS场效应管的栅极分别与所述的模拟开关控制端相连接，该第四PMOS场效应管的源极和衬底均与所述的电源电压VDD相连接，该第四NMOS场效应管的源极和衬底均与所述的负电压产生电路模块的输出端VEE相连接，且所述的第四PMOS场效应管的漏极和第四NMOS场效应管的漏极相连接并作为所述的第一反相器电路模块的输出端。

该模拟开关控制电路结构中的NMOS衬底栅极控制电路模块包括第二NMOS场效应管、第三NMOS场效应管、第七PMOS场效应管和第七NMOS场效应管，所述的第二NMOS场效应管的源极和衬底、第三NMOS场效应管的源极和衬底、第七NMOS场效应管的源极和衬底均与所述的传输门NMOS场效应管的衬底相连接，该第三NMOS场效应管的漏极与所述的负电压产生电路模块的输出端VEE相连接，且该第三NMOS场效应管的栅极与所述的第七PMOS场效应管的漏极和第七NMOS场效应管的漏极均相连接；所述的第二NMOS场效应管的漏极与所述的模拟信号输入端相连接，且该第二NMOS场效应管的栅极与所述的负电压产生电路模块的输出端VEE相连接；所述的第七NMOS场效应管的栅极和第七PMOS场效应管的栅极分别与所述的第二反相器电路模块的输出端相连接，且该第七PMOS场效应管的源极和衬底均与所述的电源电压VDD相连接。

该模拟开关控制电路结构中的第二反相器电路模块包括第六PMOS场效应管和第六NMOS场效应管，所述的第六PMOS场效应管的栅极和第六NMOS场效应管的栅极分别与所述的模拟开关控制端相连接，该第六PMOS场效应管的源极和衬底均与所述的电源电压VDD相连接，该第六NMOS场效应管的源极和衬底均与所述的负电压产生电路模块的输出端VEE相连接，且所述的第六PMOS场效应管的漏极和第六NMOS场效应管的漏极相连接并作为所述的第二反相器电路模块的输出端。

采用了该发明的模拟开关控制电路结构，由于其中引入了负电压产生电路以产生负电压，作为电路负电源，使得开关可以传输负电平信号，同时，由于采用了传输门衬底电压控制电路，控制传输门中PMOS管和NMOS管的衬底电位，使得PMOS管和NMOS管的寄生二极管不会导通，而且传输门栅极电压控制电路能够控制传输门中PMOS管和NMOS管的栅极电位，使得电源断电时PMOS管和NMOS管关闭，对于输入信号为正电平或负电平的情况，输入信号都不能传输到输出端，使得通过传输门衬底电位控制电路，控制PMOS管和NMOS管的寄生二极管不会导通；通过栅极电位控制电路，使得电源断电时，PMOS管和NMOS管不会开启，结构简单实用，工作性能稳定可靠，适用范围较为广泛。

附图说明

图1为现有技术中的模拟开关电路原理图。

图2为本发明实施例中的模拟开关控制电路结构示意图。

具体实施方式

为了能够更清楚地理解本发明的技术内容，特举以下实施例详细说明。

请参阅图2所示，该模拟开关控制电路结构，其中包括传输门PMOS场效应管P1、传输门NMOS场效应管N1、负电压产生电路模块、第一反相器电路模块、第二反相器电路模块、PMOS衬底栅极控制电路模块和NMOS衬底栅极控制电路模块，所述的传输门PMOS场效应管P1的源极和传输门NMOS场效应管N1的源极均与模拟信号输入端相连接，所述的传输门PMOS场效应管P1的漏极和传输门NMOS场效应管N1的漏极均与模拟信号输出端相连接，所述的传输门PMOS场效应管P1的衬底和栅极分别与所述的PMOS衬底栅极控制电路模块相连接，所述的传输门NMOS场效应管N1的衬底和栅极分别与所述的NMOS衬底栅极控制电路模块相连接，所述的负电压产生电路模块的输入端分别与电源电压VDD和地GND相连接，该负电压产生电路模块的输出端VEE和电源电压VDD均分别与所述的第一反相器电路模块的输入端、第二反相器电路模块的输入端、PMOS衬底栅极控制电路模块的输入端和NMOS衬底栅极控制电路模块的输入端相连接，该第一反相器电路模块的输出端与所述的PMOS衬底栅极控制电路模块的输入端相连接，且该第二反相器电路模块的输出端与所述的NMOS衬底栅极控制电路模块的输入端相连接，所述的第一反相器电路模块的输入端还与模拟开关控制端CP相连接，且该第一反相器电路模块的输出端还与该第二反相器电路模块的输入端相连接。

其中，所述的PMOS衬底栅极控制电路模块包括第二PMOS场效应管P2、第三PMOS场效应管P3、第五PMOS场效应管P5和第五NMOS场效应管N5，所述的第二PMOS场效应管P2的源极和衬底、第三PMOS场效应管P3的源极和衬底、第五PMOS场效应管P5的源极和衬底均与所述的传输门PMOS场效应管P1的衬底相连接，该第二PMOS场效应管P2的漏极与所述的电源电压VDD相连接，且该第二PMOS场效应管P2的栅极与所述的第五PMOS场效应管P5的漏极和第五NMOS场效应管N5的漏极均相连接；所述的第三PMOS场效应管P3的漏极与所述的模拟信号输入端相连接，且该第三PMOS场效应管P3的栅极与所述的电源电压VDD相连接；所述的第五PMOS场效应管P5的栅极和第五NMOS场效应管N5的栅极分别与所述的第一反相器电路模块的输出端相连接，且该第五NMOS场效应管N5的源极和衬底均与所述的负电压产生电路模块的输出端VEE相连接。

所述的第一反相器电路模块包括第四PMOS场效应管P4和第四NMOS场效应管N4，所述的第四PMOS场效应管P4的栅极和第四NMOS场效应管N4的栅极分别与所述的模拟开关控制端CP相连接，该第四PMOS场效应管P4的源极和衬底均与所述的电源电压VDD相连接，该第四NMOS场效应管N4的源极和衬底均与所述的负电压产生电路模块的输出端VEE相连接，且所述的第四PMOS场效应管P4的漏极和第四NMOS场效应管N4的漏极相连接并作为所述的第一反相器电路模块的输出端。

同时，所述的NMOS衬底栅极控制电路模块包括第二NMOS场效应管N2、第三NMOS场效应管N3、第七PMOS场效应管P7和第七NMOS场效应管N7，所述的第二NMOS场效应管N2的源极和衬底、第三NMOS场效应管N3的源极和衬底、第七NMOS场效应管N7的源极和衬底均与所述的传输门NMOS场效应管N1的衬底相连接，该第三NMOS场效应管N3的漏极与所述的负电压产生电路模块的输出端VEE相连接，且该第三NMOS场效应管N3的栅极与所述的第七PMOS场效应管P7的漏极和第七NMOS场效应管N7的漏极均相连接；所述的第二NMOS场效应管N2的漏极与所述的模拟信号输入端相连接，且该第二NMOS场效应管N2的栅极与所述的负电压产生电路模块的输出端VEE相连接；所述的第七NMOS场效应管N7的栅极和第七PMOS场效应管P7的栅极分别与所述的第二反相器电路模块的输出端相连接，且该第七PMOS场效应管P7的源极和衬底均与所述的电源电压VDD相连接。

所述的第二反相器电路模块包括第六PMOS场效应管P6和第六NMOS场效应管N6，所述的第六PMOS场效应管P6的栅极和第六NMOS场效应管N6的栅极分别与所述的模拟开关控制端CP相连接，该第六PMOS场效应管P6的源极和衬底均与所述的电源电压VDD相连接，该第六NMOS场效应管N6的源极和衬底均与所述的负电压产生电路模块的输出端VEE相连接，且所述的第六PMOS场效应管P6的漏极和第六NMOS场效应管N6的漏极相连接并作为所述的第二反相器电路模块的输出端。

在实际应用当中，本发明的设计思想是引入一个与VDD电压绝对值相等的负电压VEE，作为开关电路的负电源，从而使得传输门可以用于传输负电平信号。另外，增加传输门P1和N1的衬底电压控制电路，使得在VDD和VEE断电且输入端有信号输入时，传输门的寄生二极管不会导通；同时，增加传输门P1和N1的栅极电压控制电路，使得在VDD和VEE断电且输入端有信号输入时，P1和N1也不会导通。

再请参阅图2所示，其是本发明的一种电路实现形式，其中的电路连接关系如下：

VDD作为负电源产生电路的电源，GND作为负电源产生电路的地，产生的电压VEE作为负电源，VEE与VDD电压绝对值相等。P4和N4组成反相器，P6和N6组成反相器，其正电源为VDD，负电源为VEE；P1的源极和漏极分别接IN和OUT，衬底接P2和P3的衬底，并接到P5的源极，栅极接CP2；P2的源极接衬底，漏极接VDD，栅极接CP2；P3的源极接衬底，漏极接IN，栅极接VDD。N1的源极和漏极分别接IN和OUT，衬底接N2和N3的衬底，并接到N7的源极，栅极接CN2；N3的源极接衬底，漏极接VEE，栅极接CN2；N2的源极接衬底，漏极接IN，栅极接VEE。

电路工作原理如下：

负电源产生电路产生负电源VEE，VEE与VDD电压绝对值相等。P1和N1组成传输门通道。IN及OUT端信号电平低于VDD，高于VEE。当电源电压VDD高于该电路工作电压时，传输门开关由CP2和CN2控制。

当需要开通传输门时，设置CP为低电平，于是CP2为低电平，CN2为高电平，P1和N1导通，传输门导通；P3关闭，P2导通，所以P1的衬底BP电压等于VDD；N2关闭，N3导通，所以N1的衬底BN电压等于VEE。

当需要关闭传输门时，设置CP为高电平，于是CN1为低电平，CP1为高电平。CN1为低电平，P5导通，CP2与BP电位相等，P3关闭，此时分两种情况分析：

（1）当P2的︱VDP2︱＜︱VTP2︱时，P2的寄生二极管导通，将P1的衬底BP电压拉高到等于VDD－︱VDP2︱，所以CP2电位等于VDD－︱VDP2︱，P1的︱VGS︱＜︱VTP1︱，P1关闭。因为输入信号电平低于VDD，所以P1的寄生二极管不导通。

（2）当P2的︱VDP2︱＞︱VTP2︱时，P2导通，将P1的衬底BP电压拉高到等于VDD－︱VTP2︱，所以CP2电位等于VDD－︱VTP2︱，P1的寄生二极管不导通。因为输入信号电平低于VDD，所以P1的︱VGS︱＜︱VTP1︱,P1关闭。

因为CP1为高电平，所以N7导通，CN2与BN电位相等，N2关闭，此时分两种情况分析：

（1）当N3的VDN3＜VTN3时，N3的寄生二极管导通，将N1的衬底BP电压拉低到等于VEE+VDN3，所以CN2电位等于VEE+VDN3，N1的︱VGS︱＜︱VTN1︱，N1关闭。因为输入信号电平高低于VEE，所以N1的寄生二极管不导通。

（2）当N3的VDN3＞VTN3时，N3导通，将N1的衬底BP电压拉低到等于VEE+VTN3，所以CN2电位等于VEE+VTN3，N1的寄生二极管不导通。因为输入信号电平高低于VEE，所以N1的VGS＜VTN1，N1关闭。

当电源VDD断电时，VDD与VEE电位相等，都为0V，此时，CP1和CN1也为0V。

当输入电压IN＞0V时，N1、N2和N3的栅电压为0V，N1、N2和N3关闭，此时对于传输门PMOS管分三种情况分析：

（1）当输入电压IN＜︱VTP︱且IN＜︱VDP︱时，P3和P1关闭，P3和P1的寄生二极管不导通。

（2）当输入电压︱VDP︱＜IN＜︱VTP︱时,P3的寄生二极管导通，BP电位为IN－︱VDP3︱，P1的寄生二极管不导通。因为P1的︱VGS︱＜︱VTP1︱,P1关闭。

（3）当输入电压IN＞︱VTP︱时,P3与P5导通，BP电位等于IN，CP2电位等于IN，P1和P2关闭，P1的寄生二极管不导通。

当输入电压IN＜0V时，P1、P2和P3的栅电压为0V，P1、P2和P3关闭，此时对于传输门NMOS管分三种情况分析：

（1）当输入电压︱IN︱＜VTN且︱IN︱＜VDN时，N1和N2关闭，N1和N2的寄生二极管不导通。

（2）当输入电压VDN＜︱IN︱＜VTN时,N2的寄生二极管导通，BN电位为IN+VDN，N1的寄生二极管不导通。因为N1的︱VGS︱＜︱VTN︱，N1关闭。

（3）当输入电压︱IN︱＞VTN时,N7与N2导通，BN电位等于IN，CN2电位等于IN，N1和N3关闭，N1的寄生二极管不导通。

所以当电源断电时，即使IN端输入正电平信号或者负电平信号，传输门仍保持关断状态。

作为本发明的模拟开关电路，实现电源通电情况下开关的正常导通与关断，可以传输正电压信号和负电压信号，并在电源断电时，防止输入端的信号传输到输出端，实现断电开路保护。

该模拟开关电路，其中传输门PMOS管P1的衬底连接到PMOS衬底控制电路，传输门NMOS管N1的衬底连接到NMOS衬底控制电路，使断电时P1和N1的寄生二极管不导通，阻止输入信号泄漏到输出端。PMOS衬底控制电路包括N5、P5、P2、P3，P2、P3和P5的源极和其衬底接传输门PMOS管的衬底BP，P2的漏极接正电源，P3的漏极接传输门输入，P5的漏极接N5的漏极；NMOS衬底控制电路包括N2、N3、P7和N7，N2、N3和N7的源极和其衬底接传输门NMOS管的衬底BN，N3的漏极接负电源，N2的漏极接传输门输入，N7的漏极接P7的漏极。

该模拟开关电路，其中传输门PMOS管和NMOS管的栅极控制电路控制传输门的导通状态，使得电源断电时传输门关闭，电源供电时，正常导通和关断。P5和N5构成的反相器及P3作为传输门PMOS管P1的栅极控制电路，其中P5的源极和衬底接传输门PMOS的衬底BP，传输门PMOS管的栅极控制电路的输出信号CP2连接到P1的栅极，P7和N7构成的反相器及N2作为传输门NMOS管的栅极控制电路，其中N7的源极和衬底接传输门NMOS的衬底，传输门NMOS管的栅极控制电路的输出信号CN2连接到N1的栅极。

该模拟开关电路，其中P5、N5构成的反相器的输出与P5、N5构成的反相器的输入信号相位相反。

该模拟开关电路中的负电源产生电路产生的负电压VEE作为传输门控制电路的负电源。

采用了上述的模拟开关控制电路结构，由于其中引入了负电压产生电路以产生负电压，作为电路负电源，使得开关可以传输负电平信号，同时，由于采用了传输门衬底电压控制电路，控制传输门中PMOS管和NMOS管的衬底电位，使得PMOS管和NMOS管的寄生二极管不会导通，而且传输门栅极电压控制电路能够控制传输门中PMOS管和NMOS管的栅极电位，使得电源断电时PMOS管和NMOS管关闭，对于输入信号为正电平或负电平的情况，输入信号都不能传输到输出端，使得通过传输门衬底电位控制电路，控制PMOS管和NMOS管的寄生二极管不会导通；通过栅极电位控制电路，使得电源断电时，PMOS管和NMOS管不会开启，结构简单实用，工作性能稳定可靠，适用范围较为广泛。

在此说明书中，本发明已参照其特定的实施例作了描述。但是，很显然仍可以作出各种修改和变换而不背离本发明的精神和范围。因此，说明书和附图应被认为是说明性的而非限制性的。

Claims

1.一种模拟开关控制电路结构，其特征在于，所述的电路结构包括传输门PMOS场效应管(P1)、传输门NMOS场效应管(N1)、负电压产生电路模块、第一反相器电路模块、第二反相器电路模块、PMOS衬底栅极控制电路模块和NMOS衬底栅极控制电路模块，所述的传输门PMOS场效应管(P1)的源极和传输门NMOS场效应管(N1)的源极均与模拟信号输入端相连接，所述的传输门PMOS场效应管(P1)的漏极和传输门NMOS场效应管(N1)的漏极均与模拟信号输出端相连接，所述的传输门PMOS场效应管(P1)的衬底和栅极分别与所述的PMOS衬底栅极控制电路模块相连接，所述的传输门NMOS场效应管(N1)的衬底和栅极分别与所述的NMOS衬底栅极控制电路模块相连接，所述的负电压产生电路模块的输入端分别与电源电压(VDD)和地(GND)相连接，该负电压产生电路模块的输出端(VEE)和电源电压(VDD)均分别与所述的第一反相器电路模块的输入端、第二反相器电路模块的输入端、PMOS衬底栅极控制电路模块的输入端和NMOS衬底栅极控制电路模块的输入端相连接，该第一反相器电路模块的输出端与所述的PMOS衬底栅极控制电路模块的输入端相连接，且该第二反相器电路模块的输出端与所述的NMOS衬底栅极控制电路模块的输入端相连接，所述的第一反相器电路模块的输入端还与模拟开关控制端(CP)相连接，且该第一反相器电路模块的输出端还与该第二反相器电路模块的输入端相连接；

所述的PMOS衬底栅极控制电路模块包括第二PMOS场效应管(P2)、第三PMOS场效应管(P3)、第五PMOS场效应管(P5)和第五NMOS场效应管(N5)，所述的第二PMOS场效应管(P2)的源极和衬底、第三PMOS场效应管(P3)的源极和衬底、第五PMOS场效应管(P5)的源极和衬底均与所述的传输门PMOS场效应管(P1)的衬底相连接，该第二PMOS场效应管(P2)的漏极与所述的电源电压(VDD)相连接，且该第二PMOS场效应管(P2)的栅极与所述的第五PMOS场效应管(P5)的漏极和第五NMOS场效应管(N5)的漏极均相连接；所述的第三PMOS场效应管(P3)的漏极与所述的模拟信号输入端相连接，且该第三PMOS场效应管(P3)的栅极与所述的电源电压(VDD)相连接；所述的第五PMOS场效应管(P5)的栅极和第五NMOS场效应管(N5)的栅极分别与所述的第一反相器电路模块的输出端相连接，且该第五NMOS场效应管(N5)的源极和衬底均与所述的负电压产生电路模块的输出端(VEE)相连接；

所述的NMOS衬底栅极控制电路模块包括第二NMOS场效应管(N2)、第三NMOS场效应管(N3)、第七PMOS场效应管(P7)和第七NMOS场效应管(N7)，所述的第二NMOS场效应管(N2)的源极和衬底、第三NMOS场效应管(N3)的源极和衬底、第七NMOS场效应管(N7)的源极和衬底均与所述的传输门NMOS场效应管(N1)的衬底相连接，该第三NMOS场效应管(N3)的漏极与所述的负电压产生电路模块的输出端(VEE)相连接，且该第三NMOS场效应管(N3)的栅极与所述的第七PMOS场效应管(P7)的漏极和第七NMOS场效应管(N7)的漏极均相连接；所述的第二NMOS场效应管(N2)的漏极与所述的模拟信号输入端相连接，且该第二NMOS场效应管(N2)的栅极与所述的负电压产生电路模块的输出端(VEE)相连接；所述的第七NMOS场效应管(N7)的栅极和第七PMOS场效应管(P7)的栅极分别与所述的第二反相器电路模块的输出端相连接，且该第七PMOS场效应管(P7)的源极和衬底均与所述的电源电压(VDD)相连接。

2.根据权利要求1所述的模拟开关控制电路结构，其特征在于，所述的第一反相器电路模块包括第四PMOS场效应管(P4)和第四NMOS场效应管(N4)，所述的第四PMOS场效应管(P4)的栅极和第四NMOS场效应管(N4)的栅极分别与所述的模拟开关控制端(CP)相连接，该第四PMOS场效应管(P4)的源极和衬底均与所述的电源电压(VDD)相连接，该第四NMOS场效应管(N4)的源极和衬底均与所述的负电压产生电路模块的输出端(VEE)相连接，且所述的第四PMOS场效应管(P4)的漏极和第四NMOS场效应管(N4)的漏极相连接并作为所述的第一反相器电路模块的输出端。

3.根据权利要求1所述的模拟开关控制电路结构，其特征在于，所述的第二反相器电路模块包括第六PMOS场效应管(P6)和第六NMOS场效应管(N6)，所述的第六PMOS场效应管(P6)的栅极和第六NMOS场效应管(N6)的栅极分别与所述的模拟开关控制端(CP)相连接，该第六PMOS场效应管(P6)的源极和衬底均与所述的电源电压(VDD)相连接，该第六NMOS场效应管(N6)的源极和衬底均与所述的负电压产生电路模块的输出端(VEE)相连接，且所述的第六PMOS场效应管(P6)的漏极和第六NMOS场效应管(N6)的漏极相连接并作为所述的第二反相器电路模块的输出端。