CN115483923B - 高压传输门电路、芯片及比较器 - Google Patents

高压传输门电路、芯片及比较器 Download PDF

Info

Publication number
CN115483923B
CN115483923B CN202211224264.6A CN202211224264A CN115483923B CN 115483923 B CN115483923 B CN 115483923B CN 202211224264 A CN202211224264 A CN 202211224264A CN 115483923 B CN115483923 B CN 115483923B
Authority
CN
China
Prior art keywords
control
switch
transmission gate
control unit
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202211224264.6A
Other languages
English (en)
Other versions
CN115483923A (zh
Inventor
李进
陈原
汤云超
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Analog Semiconductor Technology Co ltd
Original Assignee
Shanghai Analog Semiconductor Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Analog Semiconductor Technology Co ltd filed Critical Shanghai Analog Semiconductor Technology Co ltd
Priority to CN202211224264.6A priority Critical patent/CN115483923B/zh
Publication of CN115483923A publication Critical patent/CN115483923A/zh
Application granted granted Critical
Publication of CN115483923B publication Critical patent/CN115483923B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H03K5/2472Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
    • H03K5/2481Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors with at least one differential stage

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Electronic Switches (AREA)

Abstract

本申请实施例提供一种高压传输门电路、芯片及比较器。其中,该高压传输门电路包括:第一开关控制模块的第一电源端与系统电源正极连接,第二电源端与系统电源负极连接;第二开关控制模块的第三电源端与系统电源正极连接,第四电源端与系统电源负极连接;传输门开关,包括第一开关单元和第二开关单元;第一开关单元的第一端与第一开关控制模块的第一负载端连接,第二端与第一开关控制模块的第一控制端连接;第二开关单元的第一端与第二开关控制模块的第二负载端连接,第二端与第二开关控制模块的第二控制端连接。

Description

高压传输门电路、芯片及比较器
技术领域
本申请实施例涉及集成电路设计技术领域,尤其涉及一种高压传输门电路、芯片及比较器。
背景技术
高压传输门电路在各种系统中都有应用,是组成高压多路复用器的关键电路。如图1及图2所示,在常用的高压传输门电路中,其中PMOS或NMOS的漏极和源极的两端,栅极和源极的两端,以及栅极和漏极的两端均需要耐高压。
栅极的控制电压由系统电源提供,这会导致高压传输门电路的过驱动电压随着系统电源的波动而波动,使得高压传输门电路的电源抑制(Power Supply Rejection)性能较差,稳定性较弱。
发明内容
鉴于上述问题,本申请实施例提供了一种高压传输门电路、芯片及比较器,可以提高高压传输门电路的电源抑制性能,增强高压传输门电路开关的稳定性。
第一方面,本申请实施例提供了一种高压传输门电路,包括:
第一开关控制模块,具有第一负载端、第一电源端、第二电源端和第一控制端;第一电源端与系统电源正极连接,第二电源端与系统电源负极连接;
第二开关控制模块,具有第二负载端、第三电源端、第四电源端和第二控制端;第三电源端与系统电源正极连接,第四电源端与系统电源负极连接;
传输门开关,包括第一开关单元和第二开关单元;第一开关单元的第一端与第一负载端连接,第一开关单元的第二端与第一控制端连接;第二开关单元的第一端与第二负载端连接,第二开关单元的第二端与第二控制端连接;
传输门开关用于在电流从第一负载端流入,并从第二负载端流出时,在第一控制端和第二控制端的控制下开启,在电流从第二负载端流入,并从第一负载端流出时,在第一控制端和第二控制端的控制下关闭。
可选地,其中,第一开关单元包括第一PMOS管,第二开关单元包括第一NMOS管;
第一PMOS管的栅极被配置为第一开关单元的第一端,第一PMOS管的源极被配置为第一开关单元的第二端;
第一NMOS管的栅极被配置为第二开关单元的第一端,第一NMOS管的源极还被配置为第二开关单元的第二端;
第一PMOS管的源极还与第一NMOS管的漏极连接,第一PMOS管的漏极还与第一NMOS管的源极连接。
可选地,其中,第一开关单元包括第一PMOS管和第二PMOS管,第二开关单元包括第一NMOS管和第二NMOS管;
第一PMOS管的栅极与第二PMOS管的栅极相连,被配置为第一开关单元的第一端,第一PMOS管的源极与第二PMOS管的源极相连,被配置为第一开关单元的第二端;
第一NMOS管的栅极与第二NMOS管的栅极相连,被配置为第二开关单元的第一端,第一NMOS管的源极与第二NMOS管的源极相连,被配置为第二开关单元的第二端;
第一PMOS管的漏极与第一NMOS管的漏极相连,第二PMOS管的漏极与第二NMOS管的漏极相连。
可选地,其中,第一开关控制模块包括:第一控制单元和第一电阻;
第一控制单元的第一端被配置为第一电源端,第一控制单元的第二端被配置为第二电源端,第一控制单元的第三端与第一电阻的一端连接,第一电阻的另一端被配置为第一负载端,第一控制单元的第四端被配置为第一控制端。
可选地,其中,第一控制单元包括第三PMOS管和第三NMOS管;
第三PMOS管的漏极被配置为第一控制单元的第一端;第三NMOS管的漏极被配置为第一控制单元的第二端;第三PMOS管的源极与第三NMOS管的源极连接,被配置为第一控制单元的第三端;第三PMOS管的栅极与第三NMOS管的栅极连接,被配置为第一控制单元的第四端。
可选地,其中,第二开关控制模块包括:第二控制单元和第二电阻;
第二控制单元的第一端被配置为第三电源端,第二控制单元的第二端被配置为第四电源端,第二控制单元的第三端与第二电阻的一端连接,第二电阻的另一端被配置为第二负载端,第二控制单元的第四端被配置为第二控制端。
可选地,其中,第二控制单元包括;
第四PMOS管的漏极被配置为第二控制单元的第一端;第四NMOS管的漏极被配置为第二控制单元的第二端;第四PMOS管的源极与第四NMOS管的源极连接,被配置为第二控制单元的第三端;第四PMOS管的栅极与第四NMOS管的栅极连接,被配置为第二控制单元的第四端。
第二方面,本申请实施例提供了一种芯片,包括:如本申请第一方面中任一项的高压传输门电路。
第三方面,本申请实施例提供了一种比较器,包括:如本申请第一方面中任一项的高压传输门电路。
本申请实施例提供的高压传输门电路、芯片及比较器,通过在高压传输门电路中设置第一开关控制模块,具有第一负载端、第一电源端、第二电源端和第一控制端;第一电源端与系统电源正极连接,第二电源端与系统电源负极连接;第二开关控制模块,具有第二负载端、第三电源端、第四电源端和第二控制端;第三电源端与系统电源正极连接,第四电源端与系统电源负极连接;传输门开关,包括第一开关单元和第二开关单元;第一开关单元的第一端与第一负载端连接,第一开关单元的第二端与第一控制端连接;第二开关单元的第一端与第二负载端连接,第二开关单元的第二端与第二控制端连接;传输门开关用于在电流从第一负载端流入,并从第二负载端流出时,在第一控制端和第二控制端的控制下开启,在电流从第二负载端流入,并从第一负载端流出时,在第一控制端和第二控制端的控制下关闭。这样,使得高压传输门电路的开启或关闭只与负载端流入或流出的电流有关,与系统电源的电压无关,能够避免高压传输门电路的过驱动电压随着系统电源的波动而波动,从而提高了高压传输门电路的电源抑制性能,增强了高压传输门电路开关的稳定性。
上述说明仅是本申请实施例技术方案的概述,为了能够更清楚了解本申请实施例的技术手段,而可依照说明书的内容予以实施,并且为了让本申请实施例的上述和其它目的、特征和优点能够更明显易懂,以下特举本申请的具体实施方式。
附图说明
为了更清楚地说明本申请实施例的技术方案,下面将对实施例描述中所需要使用的附图作一简单地介绍,显而易见地,下面描述中的附图是本申请的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是现有技术中的一种高压传输门电路的原理示意图。
图2是现有技术中的另一种高压传输门电路的原理示意图。
图3是本申请实施例提供的一种高压传输门电路的原理示意图。
图4是本申请实施例提供的一种高压传输门电路的示意图。
图5是本申请实施例提供的另一种高压传输门电路的示意图。
具体实施方式
为使本申请实施例的目的、技术方案和优点更加清楚,下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本申请一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本申请保护的范围。
除非另有定义,本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同;本文中在申请的说明书中所使用的术语只是为了描述具体的实施例的目的,不是旨在于限制本申请;本申请的说明书和权利要求书及附图说明中的术语“包括”和“具有”以及它们的任何变形,意图在于覆盖不排他的包含。
在本文中提及“实施例”意味着,结合实施例描述的特定特征、结构或特性可以包含在本申请的至少一个实施例中。在说明书中的各个位置出现该短语“实施例”并不一定均是指相同的实施例,也不是与其它实施例互斥的独立的或备选的实施例。本领域技术人员显式地和隐式地理解的是,本文所描述的实施例可以与其它实施例相结合。
本文中术语“和/或”,仅仅是一种描述关联对象的关联关系,表示可以存在三种关系,例如,A和/或B,可以表示:存在A,同时存在A和B,存在B这三种情况。另外,本文中字符“/”,一般表示前后关联对象是一种“或”的关系。
此外,本申请的说明书和权利要求书或上述附图中的术语“第一”、“第二”等是用于区别不同对象,而不是用于描述特定顺序,可以明示或者隐含地包括一个或者更多个该特征。
在本申请的描述中,除非另有说明,“多个”的含义是指两个以上(包括两个),同理,“多组”指的是两组以上(包括两组)。
在本申请的描述中,需要说明的是,除非另有明确的规定和限定,术语“安装”、“相连”、“连接”应做广义理解,例如,机械结构的“相连”或“连接”可以是指物理上的连接,例如,物理上的连接可以是固定连接,例如通过固定件固定连接,例如通过螺丝、螺栓或其它固定件固定连接;物理上的连接也可以是可拆卸连接,例如相互卡接或卡合连接;物理上的连接也可以是一体地连接,例如,焊接、粘接或一体成型形成连接进行连接。电路结构的“相连”或“连接”除了可以是指物理上的连接,还可以是指电连接或信号连接,例如,可以是直接相连,即物理连接,也可以通过中间至少一个元件间接相连,只要达到电路相通即可,还可以是两个元件内部的连通;信号连接除了可以通过电路进行信号连接外,也可以是指通过媒体介质进行信号连接,例如,无线电波。对于本领域的普通技术人员而言,可以具体情况理解上述术语在本申请中的具体含义。
为了使本技术领域的人员更好地理解本申请方案,下面将结合附图,对本申请实施例中的技术方案进行清楚、完整地描述。
图3是本申请实施例提供的一种高压传输门电路10的原理示意图。如图1所示,本实施例的高压传输门电路10可以包括:第一开关控制模块101,第二开关控制模块102和传输门开关103。
其中,第一开关控制模块101,具有第一负载端、第一电源端、第二电源端和第一控制端;第一电源端与系统电源正极V+连接,第二电源端与系统电源正极V-连接。
第二开关控制模块102,具有第二负载端、第三电源端、第四电源端和第二控制端;第三电源端与系统电源正极V+连接,第四电源端与系统电源正极V-连接。
传输门开关103,包括第一开关单元1031和第二开关单元1032;第一开关单元1031的第一端与第一负载端连接,第一开关单元1031的第二端与第一控制端连接;第二开关单元1032的第一端与第二负载端连接,第二开关单元1032的第二端与第二控制端连接。
传输门开关103用于在电流从第一负载端流入,并从第二负载端流出时,在第一控制端和第二控制端的控制下开启,在电流从第二负载端流入,并从第一负载端流出时,在第一控制端和第二控制端的控制下关闭。
具体的,本实施例的高压传输门电路10,当电流从第一负载端流入,从第二负载端流出时,第一控制端的电压高于第一负载端的电压,第一开关单元1031的过驱动电压为第一控制端的电压与第一负载端的电压的差值,第一开关单元1031导通;第二控制端的电压低于第二负载端的电压,同样的,第二开关单元1032的过驱动电压为第二控制端的电压与第二负载端的电压之间的差值,第二开关单元1032导通,也就是说,此时,传输门开关103开启。
当电流从第二负载端流入,从第一负载端流出时,第一控制端的电压低于第一负载端的电压,第一开关单元1031的过驱动电压为第一控制端的电压与第一负载端的电压的差值,第一开关单元1031断开;第二控制端的电压高于第二负载端的电压,同样的,第二开关单元1032的过驱动电压为第二控制端的电压与第二负载端的电压之间的差值,第二开关单元1032断开,也就是说,此时,传输门开关103关闭。
可以看出,本实施例的高压传输门电路10的开启和关闭,与系统电源的电压无关,只与负载端流入或流出的电流有关,从而能够避免高压传输门电路10的过驱动电压随着系统电源的波动而波动,进而提高了高压传输门电路10的电源抑制性能,增强了高压传输门电路10开关的稳定性。
需要说明的是,PMOS管的导通原理是栅极电压高于PMOS管的阈值时导通,低于PMOS管的阈值时断开,而NMOS管的导通原理是栅极电压低于NMOS管的阈值时导通,高于NMOS管的阈值时断开。
本实施例中,利用PMOS管和NMOS管的导通原理,将第一开关单元1031配置为PMOS管,将第二开关单元1032配置为NMOS管。
在一个可行的实现方式中,参照图4所示,第一开关单元1031可以包括第一PMOS管,第二开关单元1032可以包括第一NMOS管;第一PMOS管的栅极被配置为第一开关单元1031的第一端,第一PMOS管的源极被配置为第一开关单元1031的第二端;第一NMOS管的栅极被配置为第二开关单元1032的第一端,第一NMOS管的源极还被配置为第二开关单元1032的第二端;第一PMOS管的源极还与第一NMOS管的漏极连接,第一PMOS管的漏极还与第一NMOS管的源极连接。
这样,当电流从第一负载端流入,从第二负载端流出时,第一PMOS管的栅极为高电压,当第一PMOS管的栅极的电压高于第一负载端的电压时,第一PMOS管导通;第一NMOS管的栅极为低电压,第一NMOS管的栅极的电压低于第二负载端的电压,第一NMOS管也导通,此时,传输门开关103开启。
同理,当电流从第二负载端流入,从第一负载端流出时,第一NMOS管的栅极为高电压,第一NMOS管的栅极的电压高于第二负载端的电压;第一PMOS管的栅极为低电压,当第一PMOS管的栅极的电压低于第一负载端的电压时,第一PMOS管断开,第一NMOS管也断开,此时,传输门开关103关闭。
在另一种可行的实现方式中,参照图5所示,第一开关单元1031包括第一PMOS管和第二PMOS管,第二开关单元1032包括第一NMOS管和第二NMOS管;第一PMOS管的栅极与第二PMOS管的栅极相连,被配置为第一开关单元1031的第一端,第一PMOS管的源极与第二PMOS管的源极相连,被配置为第一开关单元1031的第二端;第一NMOS管的栅极与第二NMOS管的栅极相连,被配置为第二开关单元1032的第一端,第一NMOS管的源极与第二NMOS管的源极相连,被配置为第二开关单元1032的第二端;第一PMOS管的漏极与第一NMOS管的漏极相连,第二PMOS管的漏极与第二NMOS管的漏极相连。
也就是说,第一开关单元1031包括两个背靠背(back to back)的PMOS管,第二开关单元1032包括两个背靠背(back to back)的NMOS管。
在实际应用时,当电流从第一负载端流入,从第二负载端流出时,由于第一PMOS管的栅极和第二PMOS管的栅极相连,均为高电压,当第一PMOS管的栅极和第二PMOS管的栅极的电压均高于第一负载端的电压时,第一PMOS管和第二PMOS管均导通;由于第一NMOS管的栅极与第二NMOS管的栅极极相连,均为低电压第一NMOS管的栅极与第二NMOS管的栅极的电压均低于第二负载端的电压,第一NMOS管的栅极与第二NMOS管的栅极也导通,此时,传输门开关103开启。
同样的,当电流从第二负载端流入,从第一负载端流出时,由于第一NMOS管的栅极与第二NMOS管的栅极极相连,均为高电压,第一NMOS管的栅极与第二NMOS管的栅极的电压均高于第二负载端的电压,第一NMOS管的栅极与第二NMOS管的栅极断开;由于第一PMOS管的栅极和第二PMOS管的栅极相连,均为低电压,当第一PMOS管的栅极和第二PMOS管的栅极的电压均低于第一负载端的电压时,第一PMOS管和第二PMOS管均断开,此时,传输门开关103开启。
进一步地,在一个例子中,本实施例的高压传输门电路10中,第一开关控制模块101包括:第一控制单元1011和第一电阻R1;第一控制单元1011的第一端被配置为第一电源端,第一控制单元1011的第二端被配置为第二电源端,第一控制单元1011的第三端与第一电阻R1的一端连接,第一电阻R1的另一端被配置为第一负载端,第一控制单元1011的第四端被配置为第一控制端。
第二开关控制模块102可以包括:第二控制单元1021和第二电阻R2。第二控制单元1021的第一端被配置为第三电源端,第二控制单元1021的第二端被配置为第四电源端,第二控制单元1021的第三端与第二电阻R2的一端连接,第二电阻R2的另一端被配置为第二负载端,第二控制单元1021的第四端被配置为第二控制端。
具体的,第一控制单元1011可以包括第三PMOS管和第三NMOS管;第三PMOS管的漏极被配置为第一控制单元1011的第一端;第三NMOS管的漏极被配置为第一控制单元1011的第二端;第三PMOS管的源极与第三NMOS管的源极连接,被配置为第一控制单元1011的第三端;第三PMOS管的栅极与第三NMOS管的栅极连接,被配置为第一控制单元1011的第四端。
第二控制单元1021可以包括:第四PMOS管的漏极被配置为第二控制单元1021的第一端;第四NMOS管的漏极被配置为第二控制单元1021的第二端;第四PMOS管的源极与第四NMOS管的源极连接,被配置为第二控制单元1021的第三端;第四PMOS管的栅极与第四NMOS管的栅极连接,被配置为第二控制单元1021的第四端。
同时参照图4和图5,当电流从第一负载端I_BN流入,从第二负载端I_BP流出时,第一开关单元1031的过驱动电压为I_BN*R1,第二开关单元1032的过驱动电压为-(I_BP*R2),此时,传输门开关103开启。当电流从第二负载端I_BP流入,从第一负载端I_BN流出时,第一开关单元1031的过驱动电压为-(I_BN*R1),第二开关单元1032的过驱动电压为I_BP*R2,此时,传输门开关103关闭。由此可以看出,控制传输门开关103的开启或关闭的电压,只与I_BN、I_BP、R1、R2有关,与系统电源的电压无关。
本申请实施例提供的高压传输门电路,通过设置第一开关控制模块,具有第一负载端、第一电源端、第二电源端和第一控制端;第一电源端与系统电源正极连接,第二电源端与系统电源负极连接;第二开关控制模块,具有第二负载端、第三电源端、第四电源端和第二控制端;第三电源端与系统电源正极连接,第四电源端与系统电源负极连接;传输门开关,包括第一开关单元和第二开关单元;第一开关单元的第一端与第一负载端连接,第一开关单元的第二端与第一控制端连接;第二开关单元的第一端与第二负载端连接,第二开关单元的第二端与第二控制端连接;传输门开关用于在电流从第一负载端流入,并从第二负载端流出时,在第一控制端和第二控制端的控制下开启,在电流从第二负载端流入,并从第一负载端流出时,在第一控制端和第二控制端的控制下关闭。这样,使得高压传输门电路的开启或关闭只与负载端流入或流出的电流有关,与系统电源的电压无关,能够避免高压传输门电路的过驱动电压随着系统电源的波动而波动,从而提高了高压传输门电路的电源抑制性能,增强了高压传输门电路开关的稳定性。
本申请另一实施例还提供一种芯片,其包括如上述实施例中的高压传输门电路10。
其实现原理和技术效果与上述高压传输门电路中的相同,在此不再赘述。
本申请实施例还提供一种比较器,其包括如上述实施例中的高压传输门电路10。
其实现原理和技术效果与上述高压传输门电路中的相同,在此不再赘述。
在本申请所提供的几个实施例中,应该理解到,所揭露的系统、装置和方法,可以通过其它的方式实现。例如,以上所描述的装置实施例仅仅是示意性的,例如,模块或单元的划分,仅仅为一种逻辑功能划分,实际实现时可以有另外的划分方式,例如多个单元或组件可以结合或者可以集成到另一个系统,或一些特征可以忽略,或不执行。另一点,所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口,装置或单元的间接耦合或通信连接,可以是电性,机械或其它的形式。
在本申请各个实施例中的各功能单元或模块可以集成在一个处理单元中,也可以是各个单元单独物理存在,也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现,也可以采用软件功能单元的形式实现。
在权利要求中,不应将位于括号之间的任何参考符号构造成对权利要求的限制。本申请描述的“包含”不排除存在未列在权利要求中的元件或步骤。位于元件之前的单词“一”或“一个”不排除存在多个这样的元件。本申请可以借助于包括有若干不同元件的硬件以及借助于适当编程的计算机来实现。在列举了装置若干的单元权利要求中,这些装置中的若干个单元可以是通过同一个硬件项来具体体现。第一、第二、以及第三等的使用不表示任何顺序,可将这些单词解释为名称。上述实施例中的步骤,除有特殊说明外,不应理解为对执行顺序的限定。
以上所述,以上实施例仅用以说明本申请的技术方案,而非对其限制;尽管参照前述实施例对本申请进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本申请各实施例技术方案的精神和范围。

Claims (9)

1.一种高压传输门电路,包括:
第一开关控制模块,具有第一负载端、第一电源端、第二电源端和第一控制端;所述第一电源端与系统电源正极连接,所述第二电源端与所述系统电源负极连接;
第二开关控制模块,具有第二负载端、第三电源端、第四电源端和第二控制端;所述第三电源端与所述系统电源正极连接,所述第四电源端与所述系统电源负极连接;
传输门开关,包括第一开关单元和第二开关单元;所述第一开关单元的第一端与所述第一负载端连接,所述第一开关单元的第二端与所述第一控制端连接;所述第二开关单元的第一端与所述第二负载端连接,所述第二开关单元的第二端与所述第二控制端连接;
所述传输门开关用于在电流从所述第一负载端流入,并从所述第二负载端流出时,在所述第一控制端和所述第二控制端的控制下开启,在电流从所述第二负载端流入,并从所述第一负载端流出时,在所述第一控制端和所述第二控制端的控制下关闭。
2.根据权利要求1所述的高压传输门电路,其中,所述第一开关单元包括第一PMOS管,所述第二开关单元包括第一NMOS管;
所述第一PMOS管的栅极被配置为所述第一开关单元的第一端,所述第一PMOS管的源极被配置为所述第一开关单元的第二端;
所述第一NMOS管的栅极被配置为所述第二开关单元的第一端,所述第一NMOS管的源极还被配置为所述第二开关单元的第二端;
所述第一PMOS管的源极还与所述第一NMOS管的漏极连接,所述第一PMOS管的漏极还与所述第一NMOS管的源极连接。
3.根据权利要求1所述的高压传输门电路,其中,所述第一开关单元包括第一PMOS管和第二PMOS管,所述第二开关单元包括第一NMOS管和第二NMOS管;
所述第一PMOS管的栅极与所述第二PMOS管的栅极相连,被配置为所述第一开关单元的第一端,所述第一PMOS管的源极与所述第二PMOS管的源极相连,被配置为所述第一开关单元的第二端;
所述第一NMOS管的栅极与所述第二NMOS管的栅极相连,被配置为所述第二开关单元的第一端,所述第一NMOS管的源极与所述第二NMOS管的源极相连,被配置为所述第二开关单元的第二端;
所述第一PMOS管的漏极与所述第一NMOS管的漏极相连,所述第二PMOS管的漏极与所述第二NMOS管的漏极相连。
4.根据权利要求2或3所述的高压传输门电路,其中,所述第一开关控制模块包括:第一控制单元和第一电阻;
所述第一控制单元的第一端被配置为所述第一电源端,所述第一控制单元的第二端被配置为所述第二电源端,所述第一控制单元的第三端与所述第一电阻的一端连接,所述第一电阻的另一端被配置为所述第一负载端,所述第一控制单元的第四端被配置为所述第一控制端。
5.根据权利要求4所述的高压传输门电路,其中,所述第一控制单元包括第三PMOS管和第三NMOS管;
所述第三PMOS管的漏极被配置为所述第一控制单元的第一端;所述第三NMOS管的漏极被配置为所述第一控制单元的第二端;所述第三PMOS管的源极与所述第三NMOS管的源极连接,被配置为所述第一控制单元的第三端;所述第三PMOS管的栅极与所述第三NMOS管的栅极连接,被配置为所述第一控制单元的第四端。
6.根据权利要求2或3所述的高压传输门电路,其中,所述第二开关控制模块包括:第二控制单元和第二电阻;
所述第二控制单元的第一端被配置为所述第三电源端,所述第二控制单元的第二端被配置为所述第四电源端,所述第二控制单元的第三端与所述第二电阻的一端连接,所述第二电阻的另一端被配置为所述第二负载端,所述第二控制单元的第四端被配置为所述第二控制端。
7.根据权利要求6所述的高压传输门电路,其中,所述第二控制单元包括第四PMOS管和第四NMOS管;
所述第四PMOS管的漏极被配置为所述第二控制单元的第一端;所述第四NMOS管的漏极被配置为所述第二控制单元的第二端;所述第四PMOS管的源极与所述第四NMOS管的源极连接,被配置为所述第二控制单元的第三端;所述第四PMOS管的栅极与所述第四NMOS管的栅极连接,被配置为所述第二控制单元的第四端。
8.一种芯片,包括:如权利要求1~7中任一项所述的高压传输门电路。
9.一种比较器,包括:如权利要求1~7中任一项所述的高压传输门电路。
CN202211224264.6A 2022-10-08 2022-10-08 高压传输门电路、芯片及比较器 Active CN115483923B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211224264.6A CN115483923B (zh) 2022-10-08 2022-10-08 高压传输门电路、芯片及比较器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211224264.6A CN115483923B (zh) 2022-10-08 2022-10-08 高压传输门电路、芯片及比较器

Publications (2)

Publication Number Publication Date
CN115483923A CN115483923A (zh) 2022-12-16
CN115483923B true CN115483923B (zh) 2023-11-14

Family

ID=84393990

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211224264.6A Active CN115483923B (zh) 2022-10-08 2022-10-08 高压传输门电路、芯片及比较器

Country Status (1)

Country Link
CN (1) CN115483923B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103312309A (zh) * 2013-05-14 2013-09-18 无锡华润矽科微电子有限公司 模拟开关控制电路结构
CN103326708A (zh) * 2013-05-24 2013-09-25 上海奔赛电子科技发展有限公司 高压驱动装置
CN111383696A (zh) * 2020-03-24 2020-07-07 上海华虹宏力半导体制造有限公司 嵌入式快闪存储单元数据读取电路
CN112671386A (zh) * 2021-01-18 2021-04-16 南京中科微电子有限公司 一种新型高压传输门电路

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100817053B1 (ko) * 2006-05-10 2008-03-26 삼성전자주식회사 과전압 검출 로직 및 딜레이 회로를 칩 내부에 구비하는과전압 방지 제어 회로 및 과전압 방지 제어 방법
US8847664B2 (en) * 2011-03-16 2014-09-30 Abb Research Ltd. Gate control circuit, power module and associated method

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103312309A (zh) * 2013-05-14 2013-09-18 无锡华润矽科微电子有限公司 模拟开关控制电路结构
CN103326708A (zh) * 2013-05-24 2013-09-25 上海奔赛电子科技发展有限公司 高压驱动装置
CN111383696A (zh) * 2020-03-24 2020-07-07 上海华虹宏力半导体制造有限公司 嵌入式快闪存储单元数据读取电路
CN112671386A (zh) * 2021-01-18 2021-04-16 南京中科微电子有限公司 一种新型高压传输门电路

Also Published As

Publication number Publication date
CN115483923A (zh) 2022-12-16

Similar Documents

Publication Publication Date Title
TW427065B (en) Semiconductor integrated circuit device
JP7429089B2 (ja) 過渡事象の影響を受けないレベルシフタ
US20100295575A1 (en) Digital level shifter and methods thereof
CN107301834B (zh) 一种逻辑单元电路和像素驱动电路
WO2012167673A1 (zh) 一种电源电路
CN110557116A (zh) 一种逻辑门电路
CN107894933B (zh) 支持冷备份应用的cmos输出缓冲电路
EP2143206B1 (en) Electronic device with a high voltage tolerant unit
CN109327209B (zh) 一种高速可再生比较器电路
CN115483923B (zh) 高压传输门电路、芯片及比较器
JP3836719B2 (ja) レベル変換回路
US6785107B1 (en) Power sequence protection for a level shifter
CN217282208U (zh) 一种esd保护电路与电子设备
CN113422602B (zh) 电平移位电路及电子设备
US20050206431A1 (en) Circuit for transforming signals varying between different voltages
CN113885644B (zh) 用于ldo防倒灌的衬底切换电路
CN212392867U (zh) 一种电源轨切换电路
CN109787613B (zh) 一种输出级的驱动电路和电子设备
CN113364448A (zh) 一种栅电压及衬底电压跟随cmos三态门电路
CN110932716A (zh) 一种跨电压域可选内置上拉电阻复用系统
CN207518565U (zh) 一种mos管开关电路
CN113093857A (zh) 一种延迟对称的缓冲分压电路、电压比较电路、接收电路和lin接收机
CN112087219A (zh) 低功耗迟滞反相触发器
CN219420370U (zh) 电源切换电路
CN110932705A (zh) 一种电源轨切换电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant