CN103326708A - 高压驱动装置 - Google Patents

Abstract

本发明实施例提供一种高压驱动装置包括：窄脉冲产生电路、电平移位电路、RS触发器。电平移位电路还包括：第三开关、第三分压元件、第四开关和第四分压元件；第三开关的第一端连接VB端，第三开关的第二端与第三分压元件的第一端共同连接至RS触发器的S端，第三分压元件的第二端连接VS端；第四开关的第一端连接VB端，第四开关的第二端与第四分压元件的第一端共同连接至RS触发器的R端，第四分压元件的第二端连接VS端。本发明实施例可以使输入IN信号不会因VS静态负压过低而丢失。

Description

高压驱动装置

技术领域

本发明涉及集成电路领域，尤其涉及一种高压驱动装置。

背景技术

高压驱动模块是高压集成电路中用于驱动外部功率管的。如图1所示的半桥式高压集成电路：按照工作电压的不同，高压集成电路可分为高压驱动模块和低压驱动模块，高压驱动模块用于驱动NMOS管MH，低压驱动模块用于NMOS管ML，由于MH管和ML管是交替性导通/关断的，使得高压驱动模块的工作电压处于浮动状态（VB端的电压在VCC和VH+VCC之间变化，VS端的电压在0和VH之间变化），当高压驱动模块的工作电压从高电压变化到低电压时，VS端会产生负压区（即VS端的电压小于0）。如图2所示，当MH管关断时，由于负载寄生电感的续流特性， ML管的续流二极管的前向偏置及寄生电感Ls2会将VS端的电压压低到VH以下，从而使VS端的电压进入负压区。

现有的高压驱动模块的电路结构如图3所示，高压驱动模块包括：窄脉冲产生电路、电平移位电路、RS触发器。输入信号IN进入窄脉冲产生电路，窄脉冲产生电路分别在输入信号IN的上升沿、下降沿分别产生窄脉冲信号，电平移位电路将窄脉冲信号传送到高压区，并由RS触发器还原成与输入信号IN相位一致的波形。具体各个端口的输出波形如图4所示，RS触发器的输出端口HO的输出波形与输入信号IN相位保持一致。现回到图1，正常情况下，当HO输出高电位时，MH管导通，ML管关断，VS端电压被拉至VH，输出高电位；当HO输出低电位时，MH管关断，ML管导通，VS端接地，输出低电位，因此VS端的输出是跟随HO端的输出的。但在VS端的电压进入负压区时，VB端和VS端之间的电压会发生较大变化，有可能会导致这一期间内电平移位电路无法检测有用的窄脉冲信号，并对其进行响应：具体如图3所示，以反相器N1为例 ，反相器N1的电源端与VB端连接，接地端与VS端连接，输入端与Vsetin端（即电阻R1与高压管M1的连接端）连接，由于Vsetin端的电压并不受VS端电压的影响，在VS端进入负压区后，响应窄脉冲信号的Vsetin端的电压有可能会达不到反相器N1（或反相器N2）的翻转值，进而使反相器不能检测到窄脉冲信号并作出响应，最终导致VS端的输出波形无法跟随输入信号IN（如图5所示的波形图），输入IN信号因VS静态负压过低而丢失。

发明内容

针对前述现有因VS端静态负压造成的电平移位电路丢失IN端的输入信号的技术问题，本发明提供一种高压驱动装置。

本发明的目的是通过以下技术方案实现的：

一种高压驱动装置，所述高压驱动装置包括：窄脉冲产生电路、电平移位电路、RS触发器；

所述窄脉冲产生电路包括：输入端、第一输出端和第二输出端，所述输入端接收第一脉冲信号，所述第一输出端对应于所述第一脉冲信号的上升沿输出第一窄脉冲信号，所述第二输出端对应于所述第一脉冲信号的下降沿输出第二窄脉冲信号；

所述电平移位电路包括第一支路和第二支路，所述第一支路从高电位供应端至地端依次串联有：第一上拉元件、第一分压元件和第一开关，所述第二支路从所述高电位供应端至所述地端依次串联有：第二上拉元件、第二分压元件和第二开关，所述第一窄脉冲信号控制所述第一开关的通断，所述第二窄脉冲信号控制所述第二开关通断，所述第一上拉元件和所述第一分压元件的连接端输出第一电平移位信号，所述第二上拉元件和所述第二分压元件的连接端输出第二电平移位信号；

所述RS触发器包括R端、S端、Q端、电源端和接地端，所述Q端为高压驱动输出端，所述电源端连接所述高电位供应端，所述接地端连接低电位供应端；

所述电平移位电路还包括：第三开关、第三分压元件、第四开关和第四分压元件；

    所述第三开关的第一端连接所述高电位供应端，所述第三开关的第二端与所述第三分压元件的第一端共同连接至所述RS触发器的S端，所述第三分压元件的第二端连接所述低电位供应端；

    所述第四开关的第一端连接所述高电位供应端，所述第四开关的第二端与所述第四分压元件的第一端共同连接至所述RS触发器的R端，所述第四分压元件的第二端连接所述低电位供应端；

所述第一电平移位信号控制所述第三开关的通断，所述第二电平移位信号控制所述第四开关的通断。

其中，所述第三开关为第一PMOS管，所述第一上拉元件和所述第一分压元件的连接端连接至所述第一PMOS管的栅极，所述第一PMOS管的源极连接所述高电位供应端，所述第一PMOS管的漏极与所述第三分压元件的第一端、所述RS触发器的S端分别连接，所述第三分压元件的第二端连接所述低电位供应端；

所述第四开关为第二PMOS管，所述第二上拉元件和所述第二分压元件的连接端连接至所述第二PMOS管的栅极，所述第二PMOS管的源极连接所述高电位供应端，所述第二PMOS管的漏极与所述第四分压元件的第一端、所述RS触发器的R端分别连接，所述第四分压元件的第二端连接所述低电位供应端。

其中，所述第一上拉元件为第三PMOS管，所述第一分压元件为第一高压NMOS管，所述第一开关为第一电流源，

所述第三PMOS管的栅极连接漏极，所述第三PMOS管的源极连接高电位供应端，所述第三PMOS管的漏极连接所述第一高压NMOS管的漏极，所述第一高压NMOS管的源极连接所述第一电流源的第一端，所述第一电流源的第二端连接地端，所述第一电流源的控制端连接所述窄脉冲产生电路的第一输出端，所述第一窄脉冲信号控制所述第一电流源是否输出电流；

所述第二上拉元件为第四PMOS管，所述第二分压元件为第二高压NMOS管，所述第二开关为第二电流源，

所述第四PMOS管的栅极连接漏极，所述第四PMOS管的源极连接高电位供应端，所述第四PMOS管的漏极连接所述第二高压NMOS管的漏极，所述第二高压NMOS管的源极连接所述第二电流源的第一端，所述第二电流源的第二端连接地端，所述第二电流源的控制端连接所述窄脉冲产生电路的第二输出端，所述第二窄脉冲信号控制所述第二电流源是否输出电流。

其中，高压驱动装置还包括用于去除共模噪声的共模噪声滤除单元，所述共模噪声是由所述第一高压NMOS管和所述第二高压NMOS管的寄生电容导致的，所述共模噪声滤除单元连接在所述电平移位电路和所述RS触发器之间，所述共模噪声滤除单元为电流滤波电路或数字滤波电路或RC延时电路。

其中，所述高压驱动装置还包括在所述共模噪声滤除单元和所述RS触发器之间连接的差模噪声滤除单元。

其中，所述共模噪声滤除单元具体为电流滤波电路，所述电流滤波电路包括：

第五PMOS管、第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管和第六PMOS管，

所述第五PMOS管的栅极连接所述第一PMOS管的栅极，所述第五PMOS管的源极连接所述高电位供应端，所述第五PMOS管的漏极连接所述第一NMOS管的漏极，所述第一NMOS管的源极连接所述低电位供应端，所述第一NMOS管的漏极和栅极共同连接至所述第二NMOS管的栅极，所述第二NMOS管的源极连接所述低电位供应端，所述第二NMOS管的漏极连接所述第四分压元件的第一端；

所述第六PMOS管的栅极连接所述第二PMOS管的栅极，所述第六PMOS管的源极连接所述高电位供应端，所述第六PMOS管的漏极连接所述第四NMOS管的漏极，所述第四NMOS管的源极连接所述低电位供应端，所述第四NMOS管的漏极和栅极共同连接至所述第三NMOS管的栅极，所述第三NMOS管的源极连接所述低电位供应端，所述第三NMOS管的漏极连接所述第三分压元件的第一端。

其中，所述差模噪声滤除单元包括：第一RC延时电路和第二RC延时电路，

所述第一RC延时电路包括：第一反相器、第七PMOS管、第五NMOS管、第一电阻，第一电容、第二反相器和第三反相器；

所述第一反相器的输入端连接所述第三分压元件的第一端，所述第一反相器的输出端与所述第七PMOS管的栅极、所述第五NMOS管的栅极分别连接，所述第七PMOS管的源极连接所述高电位供应端，所述第七PMOS管的漏极连接第一电阻的第一端，所述第一电阻的第二端、所述第五NMOS管的漏极与所述第一电容的第一端共同连接至所述第二反相器的输入端，所述第五NMOS管的源极与所述第一电容的第二端共同连接所述低电位供应端，所述第二反相器的输出端连接所述第三反相器的输入端，所述第三反相器的输出端连接所述RS触发器的S端；

所述第二RC延时电路包括：第四反相器、第八PMOS管、第六NMOS管、第二电阻，第二电容、第五反相器和第六反相器；

所述第四反相器的输入端连接所述第四分压元件的第一端，所述第四反相器的输出端与所述第八PMOS管的栅极、所述第六NMOS管的栅极分别连接，所述第八PMOS管的源极连接所述高电位供应端，所述第八PMOS管的漏极连接第二电阻的第一端，所述第二电阻的第二端、所述第六NMOS管的漏极与所述第二电容的第一端共同连接至所述第五反相器的输入端，所述第六NMOS管的源极与所述第二电容的第二端共同连接至所述低电位供应端，所述第五反相器的输出端连接所述第六反相器的输入端，所述第六反相器的输出端连接所述RS触发器的R端。

其中，所述共模噪声滤除单元具体为数字滤波电路，所述数字滤波电路包括：第七反相器、第八反相器、第一或非门和第二或非门；

所述第三分压元件的第一端与所述第七反相器的输入端、所述第二或非门的第一输入端分别连接，所述第七反相器的输出端连接所述第一或非门的第一输入端，所述第一或非门的第二输入端与所述第四分压元件的第一端、所述第八反相器的输入端分别连接，所述第八反相器的输出端与所述第二或非门的第二输入端连接，所述第一或非门的输出端连接所述RS触发器的S端，所述第二或非门的输出端连接所述RS触发器的R端。

其中，所述差模噪声滤除单元包括：第三RC延时电路和第四RC延时电路；

所述第三RC延时电路包括：第九反相器、第九PMOS管、第七NMOS管、第三电阻，第三电容、第十反相器和第十一反相器；

所述第九反相器的输入端连接所述第一或非门的输出端，所述第九反相器的输出端与所述第九PMOS管的栅极、所述第七NMOS管的栅极分别连接，所述第九PMOS管的源极连接所述高电位供应端，所述第九PMOS管的漏极连接第三电阻的第一端，所述第三电阻的第二端、所述第七NMOS管的漏极与所述第三电容的第一端共同连接至所述第十反相器的输入端，所述第七NMOS管的源极与所述第三电容的第二端共同连接所述低电位供应端，所述第十反相器的输出端连接所述第十一反相器的输入端，所述第十一反相器的输出端连接所述RS触发器的S端；

所述第四RC延时电路包括：第十二反相器、第十PMOS管、第八NMOS管、第四电阻，第四电容、第十三反相器和第十四反相器；

所述第十二反相器的输入端连接所述第二或非门的输出端，所述第十二反相器的输出端与所述第十PMOS管的栅极、所述第八NMOS管的栅极分别连接，所述第十PMOS管的源极连接所述高电位供应端，所述第十PMOS管的漏极连接第四电阻的第一端，所述第四电阻的第二端、所述第八NMOS管的漏极与所述第四电容的第一端共同连接至所述第十三反相器的输入端，所述第八NMOS管的源极与所述第四电容的第二端共同连接至所述低电位供应端，所述第十三反相器的输出端连接所述第十四反相器的输入端，所述第十四反相器的输出端连接所述RS触发器的R端。

其中，所述高压驱动装置还包括：在所述电平移位电路和所述RS触发器之间连接的RC延时单元，所述RC延时单元包括：第五RC延时电路和第六RC延时电路，

所述第五RC延时电路包括：第十五反相器、第十一PMOS管、第九NMOS管、第五电阻，第五电容、第十六反相器和第十七反相器；

所述第十五反相器的输入端连接所述第三分压元件的第一端，所述第十五反相器的输出端与所述第十一PMOS管的栅极、所述第九NMOS管的栅极分别连接，所述第十一PMOS管的源极连接所述高电位供应端，所述第十一PMOS管的漏极连接第五电阻的第一端，所述第五电阻的第二端、所述第九NMOS管的漏极与所述第五电容的第一端共同连接至所述第十六反相器的输入端，所述第九NMOS管的源极与所述第五电容的第二端共同连接所述低电位供应端，所述第十六反相器的输出端连接所述第十七反相器的输入端，所述第十七反相器的输出端连接所述RS触发器的S端；

所述第六RC延时电路包括：第十八反相器、第十二PMOS管、第十NMOS管、第六电阻，第六电容、第十九反相器和第二十反相器；

所述第十八反相器的输入端连接所述第四分压元件的第一端，所述第十八反相器的输出端与所述第十二PMOS管的栅极、所述第十NMOS管的栅极分别连接，所述第十二PMOS管的源极连接所述高电位供应端，所述第十二PMOS管的漏极连接第六电阻的第一端，所述第六电阻的第二端、所述第十NMOS管的漏极与所述第六电容的第一端共同连接至所述第十九反相器的输入端，所述第十NMOS管的源极与所述第六电容的第二端共同连接至所述低电位供应端，所述第十九反相器的输出端连接所述第二十反相器的输入端，所述第二十反相器的输出端连接所述RS触发器的R端。

本发明的实施例提供的高压驱动装置，对Vsetin端（或Vresetin端）的电压的翻转由第三开关和第三分压元件（或第四开关和第四分压元件）来实现：以Vsetin端为例，当Vsetin端电压接近高电位VB时，第三开关断开，第三分压元件使得Vset端（第三开关和第三分压元件的连接端）的电压接近低电位供应端的电压VS；当Vsetin端电压接近低电位VS时，第三开关导通， Vset端的电压接近高电位供应端的电压VB，这样就实现了对Vsetin端的电压翻转，由于不需要考虑到反相器的翻转值的问题，无论VS端是否进入负压区，都不会对电压翻转造成影响，最终输入IN信号不会因VS静态负压过低而丢失。

附图说明

图1是现有提供的半桥式高压集成电路的结构示意图；

图2是VS端负压产生原理的示意图；

图3是现有的高压驱动模块的电路结构示意图；

图4是现有的高压驱动模块的各个端口的输出波形示意图；

图5是VS端因进入负压区丢失信号的波形示意图；

图6是本发明高压驱动装置的第一实施例的电路结构示意图；

图7是本发明的高压驱动装置的各个端口的输出波形的示意图；

图8是本发明的电平移位电路的优选实施例的电路结构示意图；

图9是共模噪声产生原理的示意图；

图10是本发明的电流滤波电路的实施例的电路结构示意图；

图11是差模噪声产生原理的示意图；

图12是本发明的差模噪声滤除单元的第一实施例的电路结构示意图；

图13是本发明的数字滤波电路的实施例的电路结构示意图；

图14是本发明的差模噪声滤除单元的第二实施例的电路结构示意图；

图15是本发明的RC延时单元的实施例的电路结构示意图。

具体实施方式

为了使本发明所解决的技术问题、技术方案及有益效果更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。

请参考图6，图6是本发明高压驱动装置的第一实施例的电路结构示意图。高压驱动装置包括：脉冲产生电路、电平移位电路和RS触发器。

窄脉冲产生电路包括：输入端IN、第一输出端Von和第二输出端Voff。第一输出端Von连接第一开关的控制端，用于控制第一开关的通断；第二输出端Voff连接第二开关的控制端，用于控制第二开关在的通断。

RS触发器包括R端、S端、Q端、电源端和接地端， Q端为高压驱动输出端HO，电源端连接高电位供应端VB，接地端连接低电位供应端VS。其中，低电位供应端的电压是由如图1所示的MH管的源极和ML管的漏极的连接端VS提供，高电位供应端的电压是由如图1所示的VB端提供。

电平移位电路包括第一支路和第二支路。第一支路从高电位供应端VB至地端依次串联有：第一上拉元件、第一分压元件和第一开关。第二支路从高电位供应端VB至地端依次串联有：第二上拉元件、第二分压元件和第二开关。

电平移位电路还包括：第三开关、第三分压元件、第四开关和第四分压元件。 第三开关的第一端连接高电位供应端VB，第三开关的第二端与第三分压元件的第一端共同连接至RS触发器的S端（如图6所示，第三开关与第三分压元件的连接端为Vset端），第三分压元件的第二端连接低电位供应端VS。 第四开关的第一端连接高电位供应端VB，第四开关的第二端与第四分压元件的第一端共同连接至RS触发器的R端（如图6所示，第四开关与第四分压元件的连接端为Vreset端），第四分压元件的第二端连接低电位供应端VS。第一上拉元件和第一分压元件的连接端Vsetin输出第一电平移位信号，第二上拉元件和第二分压元件的连接端Vresetin输出第二电平移位信号。第一电平移位信号控制第三开关的通断，第二电平移位信号控制所述第四开关的通断。

其中，第一上拉元件和第二上拉元件可以分别由PMOS管或电阻来实现，第一分压元件和第二分压元件均可以由高压MOS管或电阻实现，第一开关和第二开关均可以由开关管（如MOS管或BJT等）来实现，也可以由电流源来实现，当电流源接收到窄脉冲产生电路输出的窄脉冲信号时，电流源控制其所在的支路（如第一支路）产生相应的电流，当电流源未接收到窄脉冲信号时，电流源控制其所在的支路产生零电流。第三开关和第四开关均可以由开关管如MOS管来实现，第三分压元件和第四分压元件均可以由电阻来实现。

如图7所示的各个端口的波形图：输入端IN接收第一脉冲信号，第一输出端Von对应于第一脉冲信号的上升沿输出第一窄脉冲信号，第二输出端Voff对应于第一脉冲信号的下降沿输出第二窄脉冲信号。当第一窄脉冲信号控制第一开关导通时，Vsetin端的电压被由原先的电压VB拉低至电压VS（设电压VS为VS端的当前电压，电压VB为VB端的当前电压），即向第三开关输出第一电平移位信号，进而控制第三开关导通，将Vset端的电压由原先的VS拉高至电压VB，使得Vset端输出与第一输出端Von相位一致，但电压范围不一致的波形；当第二窄脉冲信号控制第二开关导通时，Vresetin端的电压被由原先的电压VB拉低至电压VS，即向第四开关输出第二电平移位信号，进而控制第四开关导通，将Vreset端的电压由原先的VS拉高至电压VB，使得Vreset端输出与第二输出端Voff相位一致，但电压范围不一致的波形。Vset端和Vreset端的输出信号均被RS触发器接收并还原成与输入信号IN相位一致，但电压范围不一致的波形。

本发明的实施例对Vsetin端（或Vresetin端）的电压的翻转由第三开关和第三分压元件（或第四开关和第四分压元件）来实现：以Vsetin端为例，当Vsetin端电压接近高电位VB时，第三开关断开，第三分压元件使得Vset端（第三开关和第三分压元件的连接端）的电压接近低电位供应端的电压VS；当Vsetin端电压接近低电位VS时，第三开关导通， Vset端的电压接近高电位供应端的电压VB，这样就实现了对Vsetin端的电压翻转，由于不需要考虑到反相器的翻转值的问题，无论VS端是否进入负压区，都不会对电压翻转造成影响，最终输入IN信号不会因VS静态负压过低而丢失。

请参照图8，是本发明的电平移位电路的优选实施例的电路结构示意图。

电平移位电路包括第一支路和第二支路。第一支路从高电位供应端VB至地端依次串联有：第一上拉元件、第一分压元件和第一开关。第二支路从高电位供应端VB至地端依次串联有：第二上拉元件、第二分压元件和第二开关。电平移位电路还包括：第三开关、第三分压元件、第四开关和第四分压元件。

本例中，第三开关为第一PMOS管（参照图中的M5管），第一PMOS管的栅极连接在第一上拉元件（参照图中的M3管）和第一分压元件（参照图中的高压管M1）之间，第一PMOS管的源极连接高电位供应端VB，第一PMOS管的漏极与第三分压元件（参照图中的电阻R1）的第一端Vset连接，第三分压元件的第二端连接低电位供应端VS，Vset端与RS触发器的S端连接（图中未示出）。

第四开关为第二PMOS管（参照图中的M6管），第二PMOS管的栅极连接在第二上拉元件（参照图中的M4管）和第二分压元件（参照图中的高压管M2）之间，第二PMOS管的源极连接高电位供应端VB，第二PMOS管的漏极与第四分压元件（参照图中的电阻R2）的第一端Vreset连接，第四分压元件的第二端连接低电位供应端VS，Vreset端与RS触发器的R端连接（图中未示出）。

第一上拉元件为第三PMOS管（参照图中的M3管），第一分压元件为第一高压NMOS管（参照图中的高压管M1），第一开关为第一电流源（参照图中电流源I1）。第三PMOS管的栅极连接漏极，第三PMOS管的源极连接高电位供应端VB，第三PMOS管的漏极连接第一高压NMOS管的漏极，第一高压NMOS管的源极连接第一电流源的第一端，第一电流源的第二端连接地端，第一电流源的控制端连接窄脉冲产生电路的第一输出端Von，第一窄脉冲信号控制第一电流源是否输出电流。

第二上拉元件为第四PMOS管（参照图中的M4管），第二分压元件为第二高压NMOS管（参照图中的M2管），第二开关为第二电流源（参照图中电流源I2）。第四PMOS管的栅极连接漏极，第四PMOS管的源极连接高电位供应端VB，第四PMOS管的漏极连接第二高压NMOS管的漏极，第二高压NMOS管的源极连接第二电流源的第一端，第二电流源的第二端连接地端，第二电流源的控制端连接窄脉冲产生电路的第二输出端Voff，第二窄脉冲信号控制第二电流源是否输出电流。

此外，在第三PMOS管（或第四PMOS管）的源极和漏极之间还连接有齐纳二极管D1（或D2），起钳位作用，用于保证第一支路（或第二支路）导通时，第一上拉元件（或第二上拉元件）和第一分压元件（或第二分压元件）的连接端Vsetin的电压不低于VS。

发明人发现：由于高压驱动装置工作在浮动状态，高压驱动装置的工作电压的快速变化会对电平移位电路的高压管的寄生电容充电而产生相同的两路位移电流，这两路位移电流会同时产生信号的传递而产生共模噪声，共模噪声被RS触发器捕获造成误触发，从而影响了正常信号的传输，严重时会造成外部功率管（参照图1中的MH管和ML管）直通而烧坏，这种共模噪声也被称之为dv/dt噪声。如图9所示，尽管IN端未输入脉冲信号，但是由于第一支路和第二支路上因寄生电容产生了位移电流，Vsetin端（或Vrestin端）的电压还是被拉低到高电位VB以下，当Vsetin端的电压足够低时，第三开关被控制导通，Vset端的电压被拉高至VB，从而产生的共模噪声。

为了去除由第一高压NMOS管和第二高压NMOS管的寄生电容导致的共模噪声，可以在电平移位电路和RS触发器之间加入共模噪声滤除单元。共模噪声滤除单元可以为电流滤波电路或数字滤波电路或RC延时电路。

请参照图10，是本发明的电流滤波电路的实施例的电路结构示意图。

电流滤波电路包括：第五PMOS管（参照图中M7管）、第一NMOS管（参照图中M9管）、第二NMOS管（参照图中M10管）、第三NMOS管（参照图中M11管）、第四NMOS管（参照图中M12管）和第六PMOS管（参照图中M8管）。

第五PMOS管的栅极连接第一PMOS管（参照图中M3管）的栅极，第五PMOS管的源极连接高电位供应端VB，第五PMOS管的漏极连接第一NMOS管的漏极，第一NMOS管的源极连接低电位供应端VS，第一NMOS管的漏极和栅极共同连接至第二NMOS管的栅极，第二NMOS管的源极连接低电位供应端VS，第二NMOS管的漏极第四分压元件的第一端。

第六PMOS管的栅极连接第二PMOS管（参照图中M4管）的栅极，第六PMOS管的源极连接高电位供应端VB，第六PMOS管的漏极连接第四NMOS管的漏极，第四NMOS管的源极连接低电位供应端VS，第四NMOS管的漏极和栅极共同连接至第三NMOS管的栅极，第三NMOS管的源极连接低电位供应端VS，所述第三NMOS管的漏极连接所述第三分压元件的第一端。

如10图所示，窄脉冲产生电路控制电流源I1、I2，将电压信号转换成电流信号，电流信号通过高压MOS管 M1、M2进入高压区，I1流过M3管，M3管通过电流镜将电流复制到M5管形成在VB-VS电压域内的电流I3，I2流过M4管，M4管通过电流镜将电流复制到M6管形成VB-VS电压域内的电流I4，I3、I4通过电阻R1、R2分别将电流转换成高压区的电压信号Vset、Vreset。在正常信号传输过程中电流源I1、I2不同时工作，Vset、Vreset电压信号分别经过进一步的放大后送入RS触发器实现窄脉冲信号的整形。

在共模噪声产生期间，流过M3管、M4管的噪声电流最大达100mA，这两路电流同时产生且大小相等，即I3=I4。同时，M7管复制M3的噪声电流,使流过M7管的噪声电流I5=I3；M8管复制M4管的噪声电流，使流过M8管的噪声电流I6=I4；M10管复制M9管的噪声电流，使流过M10管的噪声电流I8=I5；M11管复制M12管的噪声电流，使流过M11管的噪声电流I7=I6；由上可得I3=I4=I5=I6=I7=I8。在这种情况下流过R1的噪声电流为I3-I7=0A，流过R2的噪声电流为I4-I8=0A，Vset端、Vreset端输出电压为0V。至此，共模噪声干扰被滤除掉。

现有技术中，RC延时电路为最长用的滤波电路，但是由于RC延时电路的滤波宽度无法准确判断，过小则会导致噪声脉冲无法滤除，过大则会造成产生的脉宽过大，功耗过大；增加输入输出信号的整体延时；再加上，RC延时电路的电阻和电容精确性受工艺影响偏大，会影响滤波宽度的准确性。本发明的实施例通过电路进行减法运算来消除共模噪声，很好的避开了这一问题，由于不需要对电容进行充放电，功耗会变小，同时也减小了信号延时。

电平移位电路处理输入信号上升沿、下降沿的第一支路和第二支路呈对称，但由于半导体工艺误差和不匹配性的实际存在，在共模噪声干扰之外有可能还存在差模噪声干扰，如图11所示，共模噪声经过电流抵消之后还存在不规则的随机的窄脉冲噪声，即差模噪声，因此需要在电流滤波电路和RS触发器之间加入差模噪声滤除单元，差模噪声滤除单元可以将随机差模噪声吸收掉，从而使之无法进入RS触发器。

请参照图12，是本发明的差模噪声滤除单元的第一实施例的电路结构示意图。差模噪声滤除单元包括：第一RC延时电路和第二RC延时电路。

第一RC延时电路包括：第一反相器（对应图12中的反相器N3）、第七PMOS管（对应图12中的M13管）、第五NMOS管（对应图12中的M14管）、第一电阻（对应于图12中的R3电阻），第一电容（对应图12中的C1电容）、第二反相器（对应图12中的反相器N4）、第三反相器（对应图12中的反相器N5）。

第一反相器的输入端连接第三分压元件（对应图12中的R1电阻）的第一端，第一反相器的输出端与第七PMOS管的栅极、第五NMOS管的栅极分别连接，第七PMOS管的源极连接高电位供应端VB，第七PMOS管的漏极连接第一电阻的第一端，第一电阻的第二端、第五NMOS管的漏极与第一电容的第一端共同连接至第二反相器的输入端，第五NMOS管的源极与第一电容的第二端共同连接低电位供应端VS，第二反相器的输出端连接第三反相器的输入端，第三反相器的输出端（即Vset端）连接RS触发器的S端（图中未示出）。

第二RC延时电路包括：第四反相器（对应于图12中的反相器N6）、第八PMOS管（对应于图12中的M15管）、第六NMOS管（对应于图12中的M16管）、第二电阻（对应于图12中的R4电阻），第二电容（对应图12中的C2电容）、第五反相器（对应图12中的反相器N7）、第六反相器（对应图12中的反相器N8）。

第四反相器的输入端连接第四分压元件（对应图12中的R2电阻）的第一端，第四反相器的输出端与第八PMOS管的栅极、第六NMOS管的栅极分别连接，第八PMOS管的源极连接高电位供应端VB，第八PMOS管的漏极连接第二电阻的第一端。第二电阻的第二端、第六NMOS管的漏极及第二电容的第一端共同连接至第五反相器的输入端，第六NMOS管的源极与第二电容的第二端共同连接至低电位供应端VS，第五反相器的输出端连接第六反相器的输入端，第六反相器的输出端（即Vreset端）连接RS触发器的R端（图中未示出）。

值得注意的是，第一反相器、第二反相器、第三反相器、第四反相器、第五反相器和第六反相器的电源端均连接高电位供应端VB，接地端均连接低电位供应端VS。

请参照图13，是本发明的数字滤波电路的实施例的电路结构示意图。数字滤波电路用于去除由高压管寄生电容引起的共模噪声，其实施方式有多种，现以下例进行说明：

如图13所示，数字滤波电路包括：第七反相器（对应于图13中的N9）、第八反相器（对应于图13中的N10）、第一或非门（对应于图13中的NOR1）和第二或非门（对应于图13中的NOR2）。

第三分压元件（对应于图13中的R1）的第一端与第七反相器的输入端、第二或非门的第一输入端分别连接。第七反相器的输出端连接第一或非门的第一输入端，第一或非门的第二输入端与第四分压元件（对应于图13中的R2）的第一端、第八反相器的输入端分别连接。第八反相器的输出端与第二或非门的第二输入端连接。第一或非门的输出端Vset连接RS触发器的S端，第二或非门的输出端Vreset连接所述RS触发器的R端（图中未示出）。

此外，同样的，为了滤除差模噪声，可以在数字滤波电路和RS触发器之间加入差模噪声滤除单元，用于滤除差模噪声。差模噪声滤除单元可以由RC延时电路来实现，具体如图14所示。

请参照图14，是本发明的差模噪声滤除单元的第二实施例的电路结构示意图。差模噪声滤除单元包括：第三RC延时电路和第四RC延时电路。

第三RC延时电路包括：第九反相器（参照图14中的N14反相器）、第九PMOS管（参照图14中的M19管）、第七NMOS管（参照图14中的M20管）、第三电阻（参照图14中的R6电阻），第三电容（参照图14中的C4电容）、第十反相器（参照图14中的N15反相器）和第十一反相器（参照图14中的N16反相器）。

第九反相器的输入端连接第一或非门的输出端，第九反相器的输出端与第九PMOS管的栅极、第七NMOS管的栅极分别连接，第九PMOS管的源极连接高电位供应端，第九PMOS管的漏极连接第三电阻的第一端，第三电阻的第二端、第七NMOS管的漏极与所述第三电容的第一端共同连接至第十反相器的输入端，第七NMOS管的源极与第三电容的第二端共同连接低电位供应端，第十反相器的输出端连接第十一反相器的输入端，第十一反相器的输出端连接所述RS触发器的S端。

第四RC延时电路包括：第十二反相器（参照图14中的N11反相器）、第十PMOS管（参照图14中的M17管）、第八NMOS管（参照图14中的M18管）、第四电阻（参照图14中的R5电阻），第四电容（参照图14中的C3电容）、第十三反相器（参照图14中的N12反相器）和第十四反相器（参照图14中的N13反相器）。

第十二反相器的输入端连接第二或非门的输出端，第十二反相器的输出端与所述第十PMOS管的栅极、第八NMOS管的栅极分别连接，第十PMOS管的源极连接所述高电位供应端，第十PMOS管的漏极连接第四电阻的第一端，第四电阻的第二端、第八NMOS管的漏极与第四电容的第一端共同连接至第十三反相器的输入端，第八NMOS管的源极与第四电容的第二端共同连接至低电位供应端，第十三反相器的输出端连接第十四反相器的输入端，第十四反相器的输出端连接RS触发器的R端。

值得注意的是，第九反相器、第十反相器、第十一反相器、第十二反相器、第十三反相器和第十四反相器的电源端均连接高电位供应端VB，接地端均连接低电位供应端VS。

请参照图15，是本发明RC延时单元的实施例的电路结构示意图。RC延时单元连接在电平移位电路和RS触发器之间，用于去除由高压管寄生电容引起的共模噪声以及因工艺误差和不匹配导致的差模噪声。 

RC延时电路包括：第五RC延时电路和第六RC延时电路。

第五RC延时电路包括：第十五反相器（参照图15中的N20反相器）、第十一PMOS管（参照图15中的M21管）、第九NMOS管（参照图15中的M22管）、第五电阻（参照图15中的R7电阻），第五电容（参照图15中的C5电容）、第十六反相器（参照图15中的N21反相器）和第十七反相器（参照图15中的N22反相器）。

第十五反相器的输入端连接第三分压元件的第一端，第十五反相器的输出端与第十一PMOS管的栅极、第九NMOS管的栅极分别连接。第十一PMOS管的源极连接高电位供应端，第十一PMOS管的漏极连接第五电阻的第一端。第五电阻的第二端、第九NMOS管的漏极与第五电容的第一端共同连接至第十六反相器的输入端。第九NMOS管的源极与第五电容的第二端共同连接低电位供应端，第十六反相器的输出端连接第十七反相器的输入端，第十七反相器的输出端连接RS触发器的S端。

第六RC延时电路包括：第十八反相器（参照图15中的N17反相器）、第十二PMOS管（参照图15中的M23管）、第十NMOS管（参照图15中的M24管）、第六电阻（参照图15中的R8电阻），第六电容（参照图15中的C6电容）、第十九反相器（参照图15中的N18反相器）和第二十反相器（参照图15中的N19反相器）。

第十八反相器的输入端连接第四分压元件的第一端，第十八反相器的输出端与第十二PMOS管的栅极、第十NMOS管的栅极分别连接。第十二PMOS管的源极连接高电位供应端，第十二PMOS管的漏极连接第六电阻的第一端。第六电阻的第二端、第十NMOS管的漏极与第六电容的第一端共同连接至第十九反相器的输入端。第十NMOS管的源极与第六电容的第二端共同连接至低电位供应端。第十九反相器的输出端连接第二十反相器的输入端，第二十反相器的输出端连接RS触发器的R端。

值得注意的是，第十五反相器、第十六反相器、第十七反相器、第十八反相器、第十九反相器和第二十反相器的电源端均连接高电位供应端VB，接地端均连接低电位供应端VS。

以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种高压驱动装置，所述高压驱动装置包括：窄脉冲产生电路、电平移位电路、RS触发器；

所述窄脉冲产生电路包括：输入端、第一输出端和第二输出端，所述输入端接收第一脉冲信号，所述第一输出端对应于所述第一脉冲信号的上升沿输出第一窄脉冲信号，所述第二输出端对应于所述第一脉冲信号的下降沿输出第二窄脉冲信号；

所述电平移位电路包括第一支路和第二支路，所述第一支路从高电位供应端至地端依次串联有：第一上拉元件、第一分压元件和第一开关，所述第二支路从所述高电位供应端至所述地端依次串联有：第二上拉元件、第二分压元件和第二开关，所述第一窄脉冲信号控制所述第一开关的通断，所述第二窄脉冲信号控制所述第二开关通断，所述第一上拉元件和所述第一分压元件的连接端输出第一电平移位信号，所述第二上拉元件和所述第二分压元件的连接端输出第二电平移位信号；

所述RS触发器包括R端、S端、Q端、电源端和接地端，所述Q端为高压驱动输出端，所述电源端连接所述高电位供应端，所述接地端连接低电位供应端；

其特征在于，所述电平移位电路还包括：第三开关、第三分压元件、第四开关和第四分压元件；

    所述第三开关的第一端连接所述高电位供应端，所述第三开关的第二端与所述第三分压元件的第一端共同连接至所述RS触发器的S端，所述第三分压元件的第二端连接所述低电位供应端；

    所述第四开关的第一端连接所述高电位供应端，所述第四开关的第二端与所述第四分压元件的第一端共同连接至所述RS触发器的R端，所述第四分压元件的第二端连接所述低电位供应端；

所述第一电平移位信号控制所述第三开关的通断，所述第二电平移位信号控制所述第四开关的通断。

2.如权利要求1所述的高压驱动装置，其特征在于，所述第三开关为第一PMOS管，所述第一上拉元件和所述第一分压元件的连接端连接至所述第一PMOS管的栅极，所述第一PMOS管的源极连接所述高电位供应端，所述第一PMOS管的漏极与所述第三分压元件的第一端、所述RS触发器的S端分别连接，所述第三分压元件的第二端连接所述低电位供应端；

所述第四开关为第二PMOS管，所述第二上拉元件和所述第二分压元件的连接端连接至所述第二PMOS管的栅极，所述第二PMOS管的源极连接所述高电位供应端，所述第二PMOS管的漏极与所述第四分压元件的第一端、所述RS触发器的R端分别连接，所述第四分压元件的第二端连接所述低电位供应端。

3.如权利要求1所述的高压驱动装置，其特征在于，

所述第一上拉元件为第三PMOS管，所述第一分压元件为第一高压NMOS管，所述第一开关为第一电流源，

所述第三PMOS管的栅极连接漏极，所述第三PMOS管的源极连接高电位供应端，所述第三PMOS管的漏极连接所述第一高压NMOS管的漏极，所述第一高压NMOS管的源极连接所述第一电流源的第一端，所述第一电流源的第二端连接地端，所述第一电流源的控制端连接所述窄脉冲产生电路的第一输出端，所述第一窄脉冲信号控制所述第一电流源是否输出电流；

所述第二上拉元件为第四PMOS管，所述第二分压元件为第二高压NMOS管，所述第二开关为第二电流源，

所述第四PMOS管的栅极连接漏极，所述第四PMOS管的源极连接高电位供应端，所述第四PMOS管的漏极连接所述第二高压NMOS管的漏极，所述第二高压NMOS管的源极连接所述第二电流源的第一端，所述第二电流源的第二端连接地端，所述第二电流源的控制端连接所述窄脉冲产生电路的第二输出端，所述第二窄脉冲信号控制所述第二电流源是否输出电流。

4.如权利要求3所述的高压驱动装置，其特征在于，还包括用于去除共模噪声的共模噪声滤除单元，所述共模噪声是由所述第一高压NMOS管和所述第二高压NMOS管的寄生电容导致的，所述共模噪声滤除单元连接在所述电平移位电路和所述RS触发器之间，所述共模噪声滤除单元为电流滤波电路或数字滤波电路。

5.如权利要求4所述的高压驱动装置，其特征在于，还包括在所述共模噪声滤除单元和所述RS触发器之间连接的差模噪声滤除单元。

6.如权利要求5所述的高压驱动装置，其特征在于，所述共模噪声滤除单元具体为电流滤波电路，所述电流滤波电路包括：

第五PMOS管、第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管和第六PMOS管，

所述第五PMOS管的栅极连接所述第一PMOS管的栅极，所述第五PMOS管的源极连接所述高电位供应端，所述第五PMOS管的漏极连接所述第一NMOS管的漏极，所述第一NMOS管的源极连接所述低电位供应端，所述第一NMOS管的漏极和栅极共同连接至所述第二NMOS管的栅极，所述第二NMOS管的源极连接所述低电位供应端，所述第二NMOS管的漏极连接所述第四分压元件的第一端；

所述第六PMOS管的栅极连接所述第二PMOS管的栅极，所述第六PMOS管的源极连接所述高电位供应端，所述第六PMOS管的漏极连接所述第四NMOS管的漏极，所述第四NMOS管的源极连接所述低电位供应端，所述第四NMOS管的漏极和栅极共同连接至所述第三NMOS管的栅极，所述第三NMOS管的源极连接所述低电位供应端，所述第三NMOS管的漏极连接所述第三分压元件的第一端。

7.如权利要求6所述的高压驱动装置，其特征在于，所述差模噪声滤除单元包括：第一RC延时电路和第二RC延时电路，

所述第一RC延时电路包括：第一反相器、第七PMOS管、第五NMOS管、第一电阻，第一电容、第二反相器和第三反相器；

所述第一反相器的输入端连接所述第三分压元件的第一端，所述第一反相器的输出端与所述第七PMOS管的栅极、所述第五NMOS管的栅极分别连接，所述第七PMOS管的源极连接所述高电位供应端，所述第七PMOS管的漏极连接第一电阻的第一端，所述第一电阻的第二端、所述第五NMOS管的漏极与所述第一电容的第一端共同连接至所述第二反相器的输入端，所述第五NMOS管的源极与所述第一电容的第二端共同连接所述低电位供应端，所述第二反相器的输出端连接所述第三反相器的输入端，所述第三反相器的输出端连接所述RS触发器的S端；

所述第二RC延时电路包括：第四反相器、第八PMOS管、第六NMOS管、第二电阻，第二电容、第五反相器和第六反相器；

所述第四反相器的输入端连接所述第四分压元件的第一端，所述第四反相器的输出端与所述第八PMOS管的栅极、所述第六NMOS管的栅极分别连接，所述第八PMOS管的源极连接所述高电位供应端，所述第八PMOS管的漏极连接第二电阻的第一端，所述第二电阻的第二端、所述第六NMOS管的漏极与所述第二电容的第一端共同连接至所述第五反相器的输入端，所述第六NMOS管的源极与所述第二电容的第二端共同连接至所述低电位供应端，所述第五反相器的输出端连接所述第六反相器的输入端，所述第六反相器的输出端连接所述RS触发器的R端。

8.如权利要求5所述的高压驱动装置，其特征在于，所述共模噪声滤除单元具体为数字滤波电路，所述数字滤波电路包括：第七反相器、第八反相器、第一或非门和第二或非门；

所述第三分压元件的第一端与所述第七反相器的输入端、所述第二或非门的第一输入端分别连接，所述第七反相器的输出端连接所述第一或非门的第一输入端，所述第一或非门的第二输入端与所述第四分压元件的第一端、所述第八反相器的输入端分别连接，所述第八反相器的输出端与所述第二或非门的第二输入端连接，所述第一或非门的输出端连接所述RS触发器的S端，所述第二或非门的输出端连接所述RS触发器的R端。

9.如权利要求8所述的高压驱动装置，其特征在于，所述差模噪声滤除单元包括：第三RC延时电路和第四RC延时电路；

所述第三RC延时电路包括：第九反相器、第九PMOS管、第七NMOS管、第三电阻，第三电容、第十反相器和第十一反相器；

所述第九反相器的输入端连接所述第一或非门的输出端，所述第九反相器的输出端与所述第九PMOS管的栅极、所述第七NMOS管的栅极分别连接，所述第九PMOS管的源极连接所述高电位供应端，所述第九PMOS管的漏极连接第三电阻的第一端，所述第三电阻的第二端、所述第七NMOS管的漏极与所述第三电容的第一端共同连接至所述第十反相器的输入端，所述第七NMOS管的源极与所述第三电容的第二端共同连接所述低电位供应端，所述第十反相器的输出端连接所述第十一反相器的输入端，所述第十一反相器的输出端连接所述RS触发器的S端；

所述第四RC延时电路包括：第十二反相器、第十PMOS管、第八NMOS管、第四电阻，第四电容、第十三反相器和第十四反相器；

所述第十二反相器的输入端连接所述第二或非门的输出端，所述第十二反相器的输出端与所述第十PMOS管的栅极、所述第八NMOS管的栅极分别连接，所述第十PMOS管的源极连接所述高电位供应端，所述第十PMOS管的漏极连接第四电阻的第一端，所述第四电阻的第二端、所述第八NMOS管的漏极与所述第四电容的第一端共同连接至所述第十三反相器的输入端，所述第八NMOS管的源极与所述第四电容的第二端共同连接至所述低电位供应端，所述第十三反相器的输出端连接所述第十四反相器的输入端，所述第十四反相器的输出端连接所述RS触发器的R端。

10.如权利要求1-3任一项所述的高压驱动装置，其特征在于，还包括：在所述电平移位电路和所述RS触发器之间连接的RC延时单元，所述RC延时单元包括：第五RC延时电路和第六RC延时电路，

所述第五RC延时电路包括：第十五反相器、第十一PMOS管、第九NMOS管、第五电阻，第五电容、第十六反相器和第十七反相器；

所述第十五反相器的输入端连接所述第三分压元件的第一端，所述第十五反相器的输出端与所述第十一PMOS管的栅极、所述第九NMOS管的栅极分别连接，所述第十一PMOS管的源极连接所述高电位供应端，所述第十一PMOS管的漏极连接第五电阻的第一端，所述第五电阻的第二端、所述第九NMOS管的漏极与所述第五电容的第一端共同连接至所述第十六反相器的输入端，所述第九NMOS管的源极与所述第五电容的第二端共同连接所述低电位供应端，所述第十六反相器的输出端连接所述第十七反相器的输入端，所述第十七反相器的输出端连接所述RS触发器的S端；

所述第六RC延时电路包括：第十八反相器、第十二PMOS管、第十NMOS管、第六电阻，第六电容、第十九反相器和第二十反相器；

所述第十八反相器的输入端连接所述第四分压元件的第一端，所述第十八反相器的输出端与所述第十二PMOS管的栅极、所述第十NMOS管的栅极分别连接，所述第十二PMOS管的源极连接所述高电位供应端，所述第十二PMOS管的漏极连接第六电阻的第一端，所述第六电阻的第二端、所述第十NMOS管的漏极与所述第六电容的第一端共同连接至所述第十九反相器的输入端，所述第十NMOS管的源极与所述第六电容的第二端共同连接至所述低电位供应端，所述第十九反相器的输出端连接所述第二十反相器的输入端，所述第二十反相器的输出端连接所述RS触发器的R端。

Images