CN105846813B - 高压驱动电路的滤波电路和高压驱动电路 - Google Patents

高压驱动电路的滤波电路和高压驱动电路 Download PDF

Info

Publication number
CN105846813B
CN105846813B CN201610347671.4A CN201610347671A CN105846813B CN 105846813 B CN105846813 B CN 105846813B CN 201610347671 A CN201610347671 A CN 201610347671A CN 105846813 B CN105846813 B CN 105846813B
Authority
CN
China
Prior art keywords
signal
delay
circuit
nmos tube
phase
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610347671.4A
Other languages
English (en)
Other versions
CN105846813A (zh
Inventor
刘圭
高存旗
刘杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Xiner Semiconductor Technology Co Ltd
Original Assignee
Shenzhen Xiner Semiconductor Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Xiner Semiconductor Technology Co Ltd filed Critical Shenzhen Xiner Semiconductor Technology Co Ltd
Priority to CN201610347671.4A priority Critical patent/CN105846813B/zh
Publication of CN105846813A publication Critical patent/CN105846813A/zh
Application granted granted Critical
Publication of CN105846813B publication Critical patent/CN105846813B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
    • H03K19/0944—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/013—Modifications of generator to prevent operation by noise or interference
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/125—Discriminating pulses
    • H03K5/1252—Suppression or limitation of noise or interference

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Nonlinear Science (AREA)
  • Logic Circuits (AREA)

Abstract

本发明公开一种高压驱动电路的滤波电路和高压驱动电路。该滤波电路包括：第一反相器，接收第一电平移位信号并输出第一反相信号；第二反相器，接收第二电平移位信号并输出第二反相信号；第一延时滤波电路，分别接收第一反相信号和第二反相信号，输出第一短延时信号和第二短延时信号；第二延时滤波电路，分别接收第二反相信号和第一反相信号，输出第一长延时信号和第二长延时信号；第一或非门接收第一短延时信号和第一长延时信号，输出第一或非信号；第二或非门接收第二短延时信号和第二长延时信号，输出第二或非信号。该滤波电路可在滤除共模噪声的同时改善差模噪声的滤除能力，提高噪声滤除效率。

Description

高压驱动电路的滤波电路和高压驱动电路
技术领域
本发明涉及高压集成电路领域，尤其涉及高压集成电路中的数字模拟混合滤波技术，具体涉及一种高压驱动电路的滤波电路和高压驱动电路。
背景技术
高压集成电路(HVIC)是一种带各种保护电路、低压控制电路、高压功率器件等功能的栅极驱动电路，它将电力电子与半导体技术结合，显著提高了整机的集成度和稳定性，具有集成密度高、体积小、速度快、功耗低等优点，逐渐取代传统的分立器件，越来越多的被应用在MOSFET(Metal-Oxide-Semiconductor or Field-Effect Transistor，金属-氧化层-半导体-场效应晶体管)、IGBT(Insulated Gate Bipolar Transistor，绝缘栅双极型晶体管)的驱动领域。其中，高压集成电路可分为低压区和高压区，低压区电源采用外部供电，高压区电源采用自举供电。
如图1所示，现有的高压驱动电路包括顺序相连的窄脉冲信号产生电路、电平移位电路、电平移位电路、滤波电路和RS触发器。0-15V的原始脉冲信号X输入至窄脉冲信号产生电路，窄脉冲信号产生电路分别在原始脉冲信号X的上升沿、下降沿分别产生0-15V的上升沿窄脉冲信号ON和下降沿窄脉冲信号OFF。电平移位电路0-15V的对上升沿窄脉冲信号ON和下降沿窄脉冲信号OFF进行电平移位处理，产生600V-615V的电平移位信号C和电平移位信号D，传送到高压集成电路的高压区；由RS触发器将600V-615V的电平移位信号C和电平移位信号D进行处理，还原成与原始脉冲信号X相位和波形一致但电压范围不一致的还原脉冲信号Q1，以实现对高压区MOSFET或IGBT的驱动。
可以理解地，电平移位电路用于将同一个芯片上将对地0-15V的窄脉冲信号ON和OFF转换成对地600V-615V的电平移位信号C和D，以实现对高压区MOSFET或IGBT的驱动。可以理解地，窄脉冲信号ON和OFF经过电平移位电路时，由于环境影响和工艺生产差异可能产生共模噪声干扰和差模噪声干扰，噪声干扰在电平移位信号C和D经RS触发器复合成还原信号Q1输出时，会引起芯片系统的信号混乱，对应用该高压驱动电路的芯片系统造成损坏。因此，为确保信号传递的准确性，需在电位移位电路和RS触发器之间设置滤波电路，用于将电平移位电路中产生的共模噪声和差模噪声滤除。
如图1所示，现有滤波电路包括两个一级反相器电路、两个二极反相器电路和两个或非门电路；其中，二极反相器电路由两个一级反相器电路串联而成。电平移位信号C经一级反相器电路处理得到反相信号J，经二级反相器电路处理得到反相信号F。电平移位信号D经一级反相器电路处理得到反相信号E，经二级反相器电路处理得到反相信号F。反相信号E和F经或非门电路进行或非处理后形成或非信号S1并输出至RS触发器的S端。反相信号G和J经或非门电路进行或非处理后形成或非信号R1并输出至RS触发器的R端。RS触发器对或非信号S1和R1进行还原，从RS触发器的Q端输出还原信号Q1。
现有滤波电路由不同阈值的反相器电路和或非门电路组成，在电平移位电路的NMOS管N1和NMOS管N2导通或关断时，由于电平移位电路的MOS管关断速度通常比较慢，但是开启速度却很快的开关特性，造成上升沿窄脉冲信号ON和下降沿窄脉冲信号OFF在传递时，翻转时间较长，上升沿窄脉冲信号ON和下降沿窄脉冲信号OFF的波形斜率较小，此时利用反相器电路不同的翻转阈值，使反相器电路的输出波形有一个小的时间差，这个时间差是该滤波电路的差模滤除能力。图2为现有滤波电路的信号逻辑图，该滤波电路的差模滤除能力受限于电平转换电路的翻转波形斜率影响，MOS管翻转斜率大，该滤波电路差模滤除能力弱，反之则强。
现有滤波电路主要由反相器电路和或非门电路组成，通过或非门电路可以很好的滤除共模噪声；对于差模噪声，电平移位电路输出的电平移位信号C和电平移位信号D有较小斜率的上升沿和下降沿，不同反相器电路的翻转阈值的响应时间不同，这个时间差就是其滤除差模的能力大小。电平移位电路中NMOS管N1和NMOS管N2的关断速度较慢，而开启速度较快，使得不同的翻转阈值反相器电路之间响应时间差较小，从而只能产生很小甚至不能产生差模滤除时间。可以理解地，NMOS管N1和NMOS管N2在快速开启时如果不能滤除差模噪声，从而对高压驱动电路对MOSFET或IGBT的驱动造成影响。
发明内容
本发明要解决的技术问题在于，针对现有高压驱动电路的滤波电路的差模滤波能力受限于电平移位电路的MOS管的开关速度，提供一种高压驱动电路的滤波电路和高压驱动电路。
本发明解决其技术问题所采用的技术方案是：一种高压驱动电路的滤波电路，包括第一反相器、第二反相器、第一延时滤波电路、第二延时滤波电路、第一或非门和第二或非门；
所述第一反相器用于对接收到的第一电平移位信号进行反相处理，并输出第一反相信号；
所述第二反相器用于对接收到的第二电平移位信号进行反相处理，并输出第二反相信号；
所述第一延时滤波电路用于对接收到所述第一反相信号进行处理以输出第一短延时信号；并对接收到的所述第二反相信号进行处理以输出第二短延时信号；
所述第二延时滤波电路用于对接收到所述第二反相信号进行处理以输出第一长延时信号；并对接收到的所述第一反相信号进行处理以输出第二长延时信号；
所述第一或非门用于对接收到的所述第一短延时信号和所述第一长延时信号进行或非处理，以输出第一或非信号；
所述第二或非门用于对接收到的所述第二短延时信号和所述第二长延时信号进行或非处理，以输出第二或非信号。
优选地，所述第一延时滤波电路包括第一RC延时支路和第一反相支路；
所述第二延时滤波电路包括第二RC延时支路和第二反相支路；
所述第一反相支路与所述第二反相支路配合，以使第一反相信号处理后的第一短延时信号和第一长延时信号反相，并使第二反相信号处理后的第二短延时信号和第二长延时信号反相。
优选地，所述第一RC延时支路包括第一延时PMOS管、第一延时NMOS管、第一延时电阻和第一延时电容；所述第一延时PMOS管和所述第一延时NMOS管的栅极分别接信号输入端，漏极分别连接在所述第一延时电阻的两端；第一延时PMOS管的漏极与所述第一延时电阻之间接信号输出端；所述第一延时电容一端连接在所述第一延时PMOS管的漏极与所述第一延时电阻之间，另一端接地。
优选地，所述第二RC延时支路包括第二延时PMOS管、第二延时NMOS管、第二延时电阻和第二延时电容；所述第二延时PMOS管和所述第二延时NMOS管的栅极分别接信号输入端，漏极分别连接在所述第二延时电阻的两端；第二延时NMOS管的漏极与所述第二延时电阻之间接信号输出端；所述第二延时电容一端连接在所述第二延时NMOS管与所述第二延时电阻之间，另一端接地。
优选地，所述第一反相支路包括一级反相器，所述第二反相支路包括二级反相器；
或者，所述第一反相支路包括二级反相器，所述第二反相支路包括一级反相器；
其中，所述二级反相器包括串联的两个所述一级反相器，每一所述一级反相器包括一反相PMOS管和一反相NMOS管，所述反相PMOS管和所述反相NMOS管的栅极分别接信号输入端，漏极分别接信号输出端。
本发明还提供一种高压驱动电路，包括窄脉冲信号产生电路、电平移位电路、所述滤波电路和RS触发器；
所述窄脉冲信号产生电路用于接收原始脉冲信号，并输出上升沿窄脉冲信号和下降沿窄脉冲信号；
所述电平移位电路用于对所述上升沿窄脉冲信号进行电平移位处理，以形成所述第一电平移位信号；并用于对所述下降沿窄脉冲信号进行电平移位处理，以形成所述第二电平移位信号；
所述RS触发器包括S端、R端和Q端；所述S端用于接收所述第一或非信号，所述R端用于接收所述第二或非信号，所述Q端用于输出所述原始脉冲信号对应的还原脉冲信号。
优选地，所述电平移位电路包括第一移位支路和第二移位支路；
所述第一移位支路包括第一移位NMOS管、第一移位电阻和第一钳位二极管；所述第一移位NMOS管的栅极与所述窄脉冲信号产生电路相连，漏极与所述第一移位电阻相连，源极接公共端；所述第一钳位二极管与所述第一移位电阻并联；
所述第二移位支路包括第二移位NMOS管、第二移位电阻和第二钳位二极管；所述第二移位NMOS管的栅极与所述窄脉冲信号产生电路相连，漏极与所述第二移位电阻相连，源极接公共端；所述第二钳位二极管与所述第二移位电阻并联。
优选地，所述高压驱动电路还包括与所述RS触发器相连的电流放大电路。
优选地，所述电流放大电路包括第三反相器、第一放大NMOS管和第二放大NMOS管；所述第三反相器的输入端与所述RS触发器的Q端相连，输出端与所述第二放大NMOS管的栅极相连；所述第二放大NMOS管的源极接低电位供应端VS，漏极与所述第一放大NMOS管的源极相连；所述第一放大NMOS管的栅极与所述RS触发器的Q端相连，漏极接高电位供应端VB。
本发明与现有技术相比具有如下优点：本发明所提供的滤波电路可产生一确定的差模噪声滤除时间，不受电平移位电路中MOS管开关速度的影响，有准确的差模噪声滤除能力，在滤除共模噪声的同时可滤除共模噪声前沿的差模噪声和共模噪声后沿的差模噪声，大大改善差模噪声的滤除能力，提高噪声滤除效率，防止噪声干扰而导致电路逻辑不能正常工作。
附图说明
下面将结合附图及实施例对本发明作进一步说明，附图中：
图1是现有高压驱动电路的电路原理图。
图2是现有高压驱动电路的信号逻辑图。
图3是本发明一实施例中的高压驱动电路的电路原理图。
图4是本发明一实施例中的高压驱动电路的信号逻辑图。
图5是本发明一实施例中的第一延时滤波电路的电路原理图。
图6是本发明一实施例中的第二延时滤波电路的电路原理图。
图中：10、窄脉冲信号产生电路；20、电平移位电路；30、滤波电路；31、第一反相器；32、第二反相器；33、第一延时滤波电路；331、第一RC延时支路；332、第一反相支路；34、第二延时滤波电路；341、第二RC延时支路；342、第二反相支路；35、第一或非门；36、第二或非门；40、RS触发器；50、电流放大电路；51、第三反相器。
具体实施方式
为了对本发明的技术特征、目的和效果有更加清楚的理解，现对照附图详细说明本发明的具体实施方式。
图3和图4分别示出本实施例中的高压驱动电路电路原理图和信号逻辑图。该高压驱动电路包括窄脉冲信号产生电路10、电平移位电路20、滤波电路30和RS触发器40和电流放大电路50。
窄脉冲信号产生电路10的输入端用于接收0-15V的原始脉冲信号X，在0-15V的原始脉冲信号X的上升沿和下降沿分别产生上升沿窄脉冲信号ON和下降沿窄脉冲信号OFF，并通过与电平移位电路20相连的输出端输出上升沿窄脉冲信号ON和下降沿窄脉冲信号OFF。
电平移位电路20用于对上升沿窄脉冲信号ON进行电平移位处理，以形成第一电平移位信号C；并用于对下降沿窄脉冲信号OFF进行电平移位处理，以形成第二电平移位信号D。可以理解地，电平移位电路20用于将0-15V的上升沿窄脉冲信号ON和下降沿窄脉冲信号OFF分别转换成600-615V的第一电平移位信号C和第二电平移位信号D。可以理解地，在电平移位电路20对上升沿窄脉冲信号ON和下降沿窄脉冲信号OFF进行电平移位处理过程中，由于环境影响和工艺生产差异可能产生共模噪声干扰和差模噪声干扰。
如图1所示，电平移位电路20包括用于对上升沿窄脉冲信号ON进行电平移位处理以形成第一电平移位信号C的第一移位支路和用于对下降沿窄脉冲信号OFF进行电平移位处理以形成第二电平移位信号D的第二移位支路。
第一移位支路包括第一移位NMOS管N21、第一移位电阻R21和第一钳位二极管D21。第一移位NMOS管N21的栅极与窄脉冲信号产生电路10的一输出端相连，用于接收上升沿窄脉冲信号ON；第一移位NMOS管N21的漏极与第一移位电阻R21相连，第一移位NMOS管N21的源极接公共端COM。其中，第一移位电阻R21的另一端与高电位供应端VB相连。可以理解地，当上升沿窄脉冲信号ON控制第一移位NMOS管N21导通时，第一移位电阻R21与第一移位NMOS管N21相连的一端的电压值由VB端的电压值被拉低至公共端COM的电压值，并输出第一电平移位信号C，以实现0-15V的上升沿窄脉冲信号ON到600V-615V的第一电平移位信号C的转换。由于第一移位NMOS管N21的的开关特性，使得第一电平移位信号C相对于上升沿窄脉冲信号ON翻转，且具有一定斜率的上升沿和下降沿。此时，第一电平移位信号C与上升沿窄脉冲信号ON的相位相反、波形不一致且其电压范围不一致。其中，第一钳位二极管D21与第一移位电阻R21并联，以保证第一电平移位信号C的电压值在预设范围内，如600V-615V。
第二移位支路包括第二移位NMOS管N22、第二移位电阻R22和第二钳位二极管D22。第二移位NMOS管N22的栅极与窄脉冲信号产生电路10的另一输出端相连，用于接收下降沿窄脉冲信号OFF；第二移位NMOS管N22的漏极与第二移位电阻R22相连；第二移位NMOS管N22的源极接公共端COM。其中，第二移位电阻R22的另一端与高电位供应端VB相连。可以理解地，当下降沿窄脉冲信号OFF控制第二移位NMOS管N22导通时，第二移位电阻R22与第二移位NMOS管N22相连的一端的电压值由公共端COM的电压值被拉升至VB端的电压值，并输出第二电平移位信号D，以实现0-15V的下降沿窄脉冲信号OFF到600V-615V的第二电平移位信号D的转换。由于第二移位NMOS管N22的开关特性，使得第二电平移位信号D相对于下降沿窄脉冲信号OFF翻转，且具有一定斜率的上升沿和下降沿。此时，第二电平移位信号D与下降沿窄脉冲信号OFF相位相反、波形不一致且其电压范围不一致。其中，第二钳位二极管D22与第二移位电阻R22并联，以保证第二电平移位信号D的电压值在预设范围内，如600V-615V。
如图3所示，滤波电路30包括第一反相器31、第二反相器32、第一延时滤波电路33、第二延时滤波电路34、第一或非门35和第二或非门36。可以理解地，滤波电路30用于滤除上升沿窄脉冲信号ON电平移位至第一电平移位信号C或下降沿窄脉冲信号OFF电平移位至第二电平移位信号D过程中产生的共模噪声和差模噪声。该共模噪声和差模噪声由于第一移位NMOS管N21或第二移位NMOS管N22关断速度慢而开启速度快，在上升沿窄脉冲信号ON或下降沿窄脉冲信号OFF传递过程中，翻转时间较长，第一电平移位信号C和第二电平移位信号D的上升沿和下降沿的波形斜率较小，差模滤除能力较差而产生的。
第一反相器31用于对接收到的第一电平移位信号C进行反相处理(即翻转处理)，得到与第一电平移位信号C相位相反且电压范围一致的第一反相信号K并输出。具体地，第一反相器31分别与一第一延时滤波电路33和一第二延时滤波电路34相连，以将第一电平移位信号C对应的第一反相信号K分别输入至第一延时滤波电路33和第二延时滤波电路34进行延时滤波处理，以得到第一短延时信号N和第二长延时信号M。
第二反相器32用于对接收到的第二电平移位信号D进行反相处理(即翻转处理)，得到与第二电平移位信号D相位相反且电压范围一致的第二反相信号L并输出。具体地，第二反相器32分别与一第一延时滤波电路33和一第二延时滤波电路34相连，以将第二电平移位信号D对应的第二反相信号L分别输入至第一延时滤波电路33和第二延时滤波电路34进行延时滤波处理，以得到第二短延时信号I和第一长延时信号H。
第一延时滤波电路33的一输入端与第一反相器31相连，用于对接收到的第一反相信号K进行处理以输出第一短延时信号N。本实施例中，第一反相信号K与第一短延时信号N相位相反、电压范围一致，且第一短延时信号N的下降沿滞后于第一反相信号K的上升沿。
第一延时滤波电路33的另一输入端与第二反相器32相连，用于对接收到的第二反相信号L进行处理以输出第二短延时信号I。本实施例中，第二反相信号L与第二短延时信号I的相位相反、电压范围一致，且第二短延时信号I的下降沿滞后于第二反相信号L的上升沿。
第二延时滤波电路34的一输入端与第一反相器31相连，用于对接收到的第一反相信号K进行处理以输出第二长延时信号M。本实施例中，第二反相信号L与第二长延时信号M相位相同、电压范围一致，且第二长延时信号M的下降沿滞后于第一反相信号K的下降沿。
第二延时滤波电路34的另一输入端与第二反相器32相连，用于对接到的第二反相信号L进行处理以输出第一长延时信号H。本实施例中，第二反相信号L与第一长延时信号H相位相同、电压范围一致，且第一长延时信号H的下降沿滞后于第二反相信号L的下降沿。
第一或非门35用于对接收到的第一短延时信号N和第一长延时信号H进行或非处理，以输出第一或非信号S2。可以理解地，第一反相信号K经过第一延时滤波电路33处理得到第一短延时信号N，第二反相信号L经过第二延时滤波电路34处理处理得到第一长延时信号H。其中，第一短延时信号N和第一长延时信号H相位相反、电压范围一致，且第一短延时信号N的下降沿滞后于第一长延时信号H的上升沿，第一长延时信号H的下降沿滞后于第一短延时信号N的上升沿。如图4所示，第一短延时信号N与第一长延时信号H的信号逻辑图中重叠的部分为共模噪声；当共模噪声产生时，第一长延时信号H的上升沿与第一短延时信号N的下降沿之间(即共模噪声的前沿)、第一短延时信号N的上升沿与第一长延时信号H的下降沿之间(即共模噪声的后沿)存在的时间差，即为差模噪声。第一或非门35对第一短延时信号N和第一长延时信号H进行或非处理，以将电平移位电路20对上升沿窄脉冲信号ON进行电平移位处理过程中形成的共模噪声和差模噪声滤除，以得到第一或非信号S2。
第二或非门36用于对接收到的第二短延时信号I和第二长延时信号M进行或非处理，以输出第二或非信号R2。可以理解地，第一反相信号K经过第一延时滤波电路33处理得到第二短延时信号I，第二反相信号L经过第二延时滤波电路34处理得到第二长延时信号M。其中，第二短延时信号I与第二长延时信号M相位相反、电压范围一致，且第二短延时信号I的下降沿滞后于第二长延时信号M的上升沿，第二长延时信号M的下降沿滞后于第二短延时信号I的上升沿。如图4所示，第二短延时信号I与第二长延时信号M的信号逻辑图中重叠的部分为共模噪声；当共模噪声产生时，第二长延时信号M的上升沿与第二短延时信号I的下降沿之间(即共模噪声的前沿)、第二短延时信号的上升沿与第二长延时信号的下降沿之间(即共模噪声的后沿)存在的时间差，即为差模噪声。第二或非门36对第二短延时信号I和第二长延时信号M进行或非处理，以将电平移位电路20对下降沿窄脉冲信号OFF进行电平移位过程中形成的共模噪声和差模噪声滤除，以得到第二或非信号R2。
如图5所示，第一延时滤波电路33包括串联的第一RC延时支路331和第一反相支路332。其中，第一RC延时支路331包括第一延时PMOS管P31、第一延时NMOS管N31、第一延时电阻R31和第一延时电容C31。第一延时PMOS管P31和第一延时NMOS管N31的栅极分别接信号输入端IN，分别用于接第一反相信号K或第二反相信号L。第一延时PMOS管P31和第一延时NMOS管N31的漏极分别连接在第一延时电阻R31的两端。第一延时PMOS管P31的漏极与第一延时电阻R31之间接信号输出端，即与第一反相支路332的输入端相连。第一延时电容C31一端连接在第一延时PMOS管P31的漏极与第一延时电阻R31之间，另一端接地。
如图5所示，当信号输入端IN输入高电平信号时，第一延时PMOS管P31关断而第一延时NMOS管N31导通；第一延时电容C31通过第一延时电阻R31和第一延时NMOS管N31放电，信号流经第一延时NMOS管N31、第一延时电阻R31和第一反相支路332至信号输出端OUT。当信号输入端IN输入低电平信号时，第一延时PMOS管P31导通而第一延时NMOS管N31关断，第一延时PMOS管P31向第一延时电容C31充电，信号流经第一延时PMOS管P31和第一反相支路332至信号输出端OUT。可以理解地，第一延时电阻R31起限流作用，在第一延时电容C31放电时起减缓信号下降速度的作用，即使信号输入端IN输入的信号从低电平-高电平跳变时，使输出上升沿延时；并保持从高电平-低电平跳变时下降沿与从信号输入端IN输入的信号的下降沿一致。
如图6所示，第二延时滤波电路34包括串联的第二RC延时支路341和第二反相支路342。其中，第二RC延时支路341包括第二延时PMOS管P32、第二延时NMOS管N32、第二延时电阻R32和第二延时电容C32。第二延时PMOS管P32和第二延时NMOS管N32的栅极分别接信号输入端IN，用于接收第一反相信号K和第二反相信号L；第二延时PMOS管P32和第二延时NMOS管N32的漏极分别连接在第二延时电阻R32的两端；第二延时NMOS管N32的漏极与第二延时电阻R32之间接信号输出端，即与第二反相支路342的输入端相连。第二延时电容C32一端连接在第二延时NMOS管N32与第二延时电阻R32之间，另一端接地。
如图6所示，当信号输入端IN输入高电平信号时，第二延时PMOS管P32关断而第二延时NMOS管N32导通；第二延时电容C32通过第二延时NMOS管N32放电，信号流经第二延时NMOS管N32和第二反相支路342至信号输出端OUT。当信号输入端IN输入低电平信号时，第二延时PMOS管P32导通而第二延时NMOS管N32关断；第二延时电容C32通过第二延时电阻R32和第二延时PMOS管P32充电，信号流经第二延时PMOS管P32、第二延时电阻R32和第二反相支路342至信号输出端OUT。可以理解地，第二延时电阻R32起限流作用，在第二延时电容C32充电时起减缓信号上升速度的作用；即使信号输入端IN输入的信号从高电平-低电平跳变时，使输出下降沿延时；并保持从低电平-高电平跳变时上升沿与从信号输入端IN输入的信号的上升沿一致。
可以理解地，在第一延时滤波电路33中设有第一反相支路332，以使从第一RC延时支路331中输出的信号在传输过程保持陡直，在整个系统中保证信号传递时效的一致性。在第二延时滤波电路34中设有第二反相支路342，以使从第二RC延时支路341中输出的信号在传输过程中保持陡直，在整个系统中保证信号传递时效的一致性。其中，第一反相支路332与第二反相支路342配合，可使第一反相信号K处理后的第一短延时信号N和第一长延时信号H反相，从而使得第一短延时信号N和第一长延时信号H通过第一或非门35进行或非处理后可滤除其中的共模噪声和差模噪声。第一反相支路332和第二反相支路342的配合，可使第二反相信号L处理后的第二短延时信号I和第二长延时信号M反相，从而使得第二短延时信号I和第二长延时信号M通过第二或非门36进行或非处理后可滤除其中的共模噪声和差模噪声。
本实施例中，第一反相支路332包括一级反相器，第二反相支路342包括二级反相器，其中，二级反相器包括串联的两个一级反相器。可以理解地，第一反相支路332设有一级反相器，而第二反相支路342设有串联的两个一级反相器，使得经第一反相支路332和第二反相支路342处理后的两个信号相位相反。本实施例中，第一反相信号K经第一延时滤波电路33处理后的第一短延时信号N与经第二延时滤波电路34处理后的第二长延时信号M的相位相反。相应地，第二反相信号L经第一延时滤波电路33处理后的第二短延时信号I与经第二延时滤波电路34处理后的第一长延时信号H的相位相反。可以理解地，也可以使第一反相支路332包括二级反相器，相应地，第二反相支路342包括一级反相器。
具体地，每一个一级反相器包括一反相PMOS管P01和一反相NMOS管N01，反相PMOS管P01和反相NMOS管N01的栅极分别接信号输入端，漏极分别接信号输出端。当信号输入端输入高电平信号时，反相PMOS管P01关断而反相NMOS管N01导通；当信号输入端输入低电平信号时，反相PMOS管P01导通而反相NMOS管N01关断；从而实现对信号输入端输入的信号反相处理。
滤波电路30可产生一确定的差模噪声滤除时间，不受电平移位电路20中第一移位NMOS管N21和第二移位NMOS管N22开关速度的影响，有准确的差模噪声滤除能力，在滤除共模噪声的同时可滤除共模噪声前沿的差模噪声和共模噪声后沿的差模噪声，大大改善差模噪声的滤除能力，提高噪声滤除效率，防止噪声干扰而导致电路逻辑不能正常工作。
RS触发器40包括S端、R端和Q端；其中，S端与第一或非门35相连，用于接收所述第一或非信号S2；R端与第二或非门36相连，用于接收第二或非信号R2，Q端为输出端，用于输出原始脉冲信号X对应的还原脉冲信号Q2。可以理解地，RS触发器40用于接收第一或非信号S2和第二或非信号R2，以将原始脉冲信号X还原，得到与原始脉冲信号X对应的对地的600V-615V干净的还原脉冲信号Q2。其中，还原脉冲信号Q2与原始脉冲信号X相位一致，波形一致，但电压范围不一致；原始脉冲信号X的电压范围为0-15V，而还原脉冲信号Q2为600V-615V，以驱动MOSFET或IGBT。
电流放大电路50与RS触发器40相连，用于对RS触发器40输出的还原脉冲信号Q2进行信号放大处理，以输出驱动MOSFET或IGBT。具体地，电流放大电路50包括第三反相器51、第一放大NMOS管N51和第二放大NMOS管N52。其中，第三反相器51的输入端与RS触发器40的Q端相连，输出端与第二放大NMOS管N52的栅极相连。第二放大NMOS管N52的源极接低电位供应端VS，漏极与第一放大NMOS管N51的源极相连。第一放大NMOS管N51的栅极与RS触发器40的Q端相连，漏极接高电位供应端VB。可以理解地，第三反相器51的电路结构与一级反相器的电路结构相同，包括一反相PMOS管P01和一反相NMOS管N01，反相PMOS管P01和反相NMOS管N01的栅极分别接信号输入端，漏极分别接信号输出端。
电流放大电路50的工作原理如下：当还原脉冲信号Q2为高电平时，第一放大NMOS管N51导通，并对还原脉冲信号Q2进行电流放大处理；此时第三反相器51对高电平的还原脉冲信号Q2进行反相处理以输出低电平，使得第二放大NMOS管N52关断。当还原脉冲信号Q2为低电平时，第一放大NMOS管N51关断；此时第三反相器51对低电平的还原脉冲信号Q2进行反相处理以输出高电平，使得第二放大NMOS管N52导通，并对还原脉冲信号Q2进行电流放大处理。
本发明是通过上述具体实施例进行说明的，本领域技术人员应当明白，在不脱离本发明范围的情况下，还可以对本发明进行各种变换和等同替代。另外，针对特定情形或具体情况，可以对本发明做各种修改，而不脱离本发明的范围。因此，本发明不局限于所公开的具体实施例，而应当包括落入本发明权利要求范围内的全部实施方式。

Claims (9)

1.一种高压驱动电路的滤波电路，其特征在于，包括第一反相器、第二反相器、第一延时滤波电路、第二延时滤波电路、第一或非门和第二或非门；
所述第一反相器用于对接收到的第一电平移位信号进行反相处理，并输出第一反相信号；
所述第二反相器用于对接收到的第二电平移位信号进行反相处理，并输出第二反相信号；
所述第一延时滤波电路用于对接收到所述第一反相信号进行处理以输出第一短延时信号；并对接收到的所述第二反相信号进行处理以输出第二短延时信号；其中，所述第一反相信号与所述第一短延时信号相位相反、电压范围一致，且所述第一短延时信号的下降沿滞后于所述第一反相信号的上升沿，所述第二反相信号与所述第二短延时信号的相位相反、电压范围一致，且所述第二短延时信号的下降沿滞后于所述第二反相信号的上升沿；
所述第二延时滤波电路用于对接收到所述第二反相信号进行处理以输出第一长延时信号；并对接收到的所述第一反相信号进行处理以输出第二长延时信号；其中，所述第一反相信号与所述第二长延时信号相位相同、电压范围一致，且所述第二长延时信号的下降沿滞后于所述第一反相信号的下降沿，所述第二反相信号与所述第一长延时信号相位相同、电压范围一致，且所述第一长延时信号的下降沿滞后于所述第二反相信号的下降沿；
所述第一或非门用于对接收到的所述第一短延时信号和所述第一长延时信号进行或非处理，以输出第一或非信号；
所述第二或非门用于对接收到的所述第二短延时信号和所述第二长延时信号进行或非处理，以输出第二或非信号。
2.根据权利要求1所述的高压驱动电路的滤波电路，其特征在于，所述第一延时滤波电路包括第一RC延时支路和第一反相支路；
所述第二延时滤波电路包括第二RC延时支路和第二反相支路；
所述第一反相支路与所述第二反相支路配合，以使第一反相信号处理后的第一短延时信号和第一长延时信号反相，并使第二反相信号处理后的第二短延时信号和第二长延时信号反相。
3.根据权利要求2所述的高压驱动电路的滤波电路，其特征在于，所述第一RC延时支路包括第一延时PMOS管、第一延时NMOS管、第一延时电阻和第一延时电容；所述第一延时PMOS管和所述第一延时NMOS管的栅极分别接信号输入端，漏极分别连接在所述第一延时电阻的两端；第一延时PMOS管的漏极与所述第一延时电阻之间接信号输出端；所述第一延时电容一端连接在所述第一延时PMOS管的漏极与所述第一延时电阻之间，另一端接地。
4.根据权利要求2所述的高压驱动电路的滤波电路，其特征在于，所述第二RC延时支路包括第二延时PMOS管、第二延时NMOS管、第二延时电阻和第二延时电容；所述第二延时PMOS管和所述第二延时NMOS管的栅极分别接信号输入端，漏极分别连接在所述第二延时电阻的两端；第二延时NMOS管的漏极与所述第二延时电阻之间接信号输出端；所述第二延时电容一端连接在所述第二延时NMOS管与所述第二延时电阻之间，另一端接地。
5.根据权利要求2所述的高压驱动电路的滤波电路，其特征在于，所述第一反相支路包括一级反相器，所述第二反相支路包括二级反相器；
或者，所述第一反相支路包括二级反相器，所述第二反相支路包括一级反相器；
其中，所述二级反相器包括串联的两个所述一级反相器，每一所述一级反相器包括一反相PMOS管和一反相NMOS管，所述反相PMOS管和所述反相NMOS管的栅极分别接信号输入端，漏极分别接信号输出端。
6.一种高压驱动电路，其特征在于，包括窄脉冲信号产生电路、电平移位电路、权利要求1-5任一项所述滤波电路和RS触发器；
所述窄脉冲信号产生电路用于接收原始脉冲信号，并输出上升沿窄脉冲信号和下降沿窄脉冲信号；
所述电平移位电路用于对所述上升沿窄脉冲信号进行电平移位处理，以形成所述第一电平移位信号；并用于对所述下降沿窄脉冲信号进行电平移位处理，以形成所述第二电平移位信号；
所述RS触发器包括S端、R端和Q端；所述S端用于接收所述第一或非信号，所述R端用于接收所述第二或非信号，所述Q端用于输出所述原始脉冲信号对应的还原脉冲信号。
7.根据权利要求6所述的高压驱动电路，其特征在于，所述电平移位电路包括第一移位支路和第二移位支路；
所述第一移位支路包括第一移位NMOS管、第一移位电阻和第一钳位二极管；所述第一移位NMOS管的栅极与所述窄脉冲信号产生电路相连，漏极与所述第一移位电阻相连，源极接公共端；所述第一钳位二极管与所述第一移位电阻并联；
所述第二移位支路包括第二移位NMOS管、第二移位电阻和第二钳位二极管；所述第二移位NMOS管的栅极与所述窄脉冲信号产生电路相连，漏极与所述第二移位电阻相连，源极接公共端；所述第二钳位二极管与所述第二移位电阻并联。
8.根据权利要求6所述的高压驱动电路，其特征在于，所述高压驱动电路还包括与所述RS触发器相连的电流放大电路。
9.根据权利要求8所述的高压驱动电路，其特征在于，所述电流放大电路包括第三反相器、第一放大NMOS管和第二放大NMOS管；所述第三反相器的输入端与所述RS触发器的Q端相连，输出端与所述第二放大NMOS管的栅极相连；所述第二放大NMOS管的源极接低电位供应端VS，漏极与所述第一放大NMOS管的源极相连；所述第一放大NMOS管的栅极与所述RS触发器的Q端相连，漏极接高电位供应端VB。
CN201610347671.4A 2016-05-24 2016-05-24 高压驱动电路的滤波电路和高压驱动电路 Active CN105846813B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610347671.4A CN105846813B (zh) 2016-05-24 2016-05-24 高压驱动电路的滤波电路和高压驱动电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610347671.4A CN105846813B (zh) 2016-05-24 2016-05-24 高压驱动电路的滤波电路和高压驱动电路

Publications (2)

Publication Number Publication Date
CN105846813A CN105846813A (zh) 2016-08-10
CN105846813B true CN105846813B (zh) 2018-11-13

Family

ID=56593345

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610347671.4A Active CN105846813B (zh) 2016-05-24 2016-05-24 高压驱动电路的滤波电路和高压驱动电路

Country Status (1)

Country Link
CN (1) CN105846813B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107508590A (zh) * 2017-06-28 2017-12-22 西安电子科技大学 电平移位电路
CN107579728B (zh) * 2017-08-14 2020-02-14 西安电子科技大学 采用电荷泵的功率场效应管的驱动电路
CN108155892A (zh) * 2017-12-26 2018-06-12 电子科技大学 一种消除不确定状态的rs触发结构
CN112054791B (zh) * 2019-06-06 2023-11-21 台达电子工业股份有限公司 混合驱动电路
CN111124032B (zh) * 2019-12-20 2021-11-05 睿兴科技(南京)有限公司 抑制噪声干扰的滤波电路及微控制系统
CN112260664B (zh) * 2020-11-03 2023-06-02 电子科技大学 一种数字滤波器和应用数字滤波器的高压驱动电路
CN116054356B (zh) * 2023-03-30 2023-06-20 苏州贝克微电子股份有限公司 一种高压差下的快速响应电路

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7872491B2 (en) * 2007-12-14 2011-01-18 Seiko Epson Corporation Noise filter circuit, dead time circuit, delay circuit, noise filter method, dead time method, delay method, thermal head driver, and electronic instrument
CN103326708A (zh) * 2013-05-24 2013-09-25 上海奔赛电子科技发展有限公司 高压驱动装置
CN103762969A (zh) * 2014-01-17 2014-04-30 东南大学 一种抗噪声干扰的高压侧栅驱动电路
CN205912035U (zh) * 2016-05-24 2017-01-25 深圳芯能半导体技术有限公司 高压驱动电路的滤波电路和高压驱动电路

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7872491B2 (en) * 2007-12-14 2011-01-18 Seiko Epson Corporation Noise filter circuit, dead time circuit, delay circuit, noise filter method, dead time method, delay method, thermal head driver, and electronic instrument
CN103326708A (zh) * 2013-05-24 2013-09-25 上海奔赛电子科技发展有限公司 高压驱动装置
CN103762969A (zh) * 2014-01-17 2014-04-30 东南大学 一种抗噪声干扰的高压侧栅驱动电路
CN205912035U (zh) * 2016-05-24 2017-01-25 深圳芯能半导体技术有限公司 高压驱动电路的滤波电路和高压驱动电路

Also Published As

Publication number Publication date
CN105846813A (zh) 2016-08-10

Similar Documents

Publication Publication Date Title
CN105846813B (zh) 高压驱动电路的滤波电路和高压驱动电路
CN105958822B (zh) 电压转换电路
CN205912035U (zh) 高压驱动电路的滤波电路和高压驱动电路
US20170257098A1 (en) Differential driver with pull up and pull down boosters
CN107947774B (zh) 用于IGBT栅极驱动芯片的LDMOS电平移位dv/dt噪声抑制电路
CN112165319A (zh) 一种上桥臂驱动电路、高压集成电路以及功率模块
US10158350B1 (en) Level shifter circuit for gate driving of gate control device
CN109412579B (zh) 电流模式逻辑驱动电路
CN104716936A (zh) 一种抗esd的信号解调集成电路
CN102035511B (zh) 一种用于高压集成电路的延时电路
CN105991125B (zh) 反相器电路、输出稳定的动态比较器及比较方法
CN105429627B (zh) 高速反相器及其方法
US3249772A (en) Pulse generator
CN106849922A (zh) 一种可调延时电路
CN106341119A (zh) 电平移位电路
KR101646226B1 (ko) 초광대역 임펄스 발생기
CN113114194A (zh) 氮化镓功率器件栅驱动电路
CN111682873A (zh) 一种低功耗输出缓冲器电路
JP2016040896A (ja) プリエンファシス回路、及び出力バッファ回路
CN103543781A (zh) 一种低压差线性稳压器
CN203851111U (zh) 驱鸟电路
CA2399744A1 (en) A high speed current mode logic gate circuit architecture
CN105337593A (zh) 实现增强抗干扰能力的迟滞电路结构
Caputa et al. Low-power, low-latency global interconnect
CN107807707B (zh) 一种多路径高压摆率环路运放电路及其实现方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant