CN112165319A - 一种上桥臂驱动电路、高压集成电路以及功率模块 - Google Patents

Abstract

本发明提供一种上桥臂驱动电路、高压集成电路以及功率模块，所述上桥臂驱动电路包括边沿窄脉冲产生电路、第一信号转换电路以及第二信号转换电路；所述边沿窄脉冲产生电路接收第一方波信号，并基于所述第一方波信号生成上升沿窄脉宽信号以及下降沿窄脉宽信号；第一信号转换电路接收所述上升沿窄脉宽信号，对所述上升沿窄脉宽信号进行转换产生第一转换信号；第二信号转换电路接收所述下降沿窄脉宽信号，对所述下降沿窄脉宽信号进行转换产生第二转换信号并输出；当所述上桥臂驱动电路的浮地端为负压时，所述第一转换信号的电压值和所述第二转换信号的电压值不同。本发明提供的上桥臂驱动电路的耐负压能力强，可靠性高。

Description

一种上桥臂驱动电路、高压集成电路以及功率模块

技术领域

本发明涉及半导体技术领域，特别涉及一种上桥臂驱动电路、高压集成电路以及功率模块。

背景技术

功率模块中通常包括有高压集成电路以及功率器件，所述功率器件包括有上桥臂器件和下桥臂器件(例如可以为IGBT或MOSFET)。其中，所述高压集成电路主要用于驱动所述上桥臂器件和所述下桥臂器件导通或关断，以进一步驱动与所述上桥臂器件、下桥臂器件连接的负载(例如电机)运作。其中以高压集成电路驱动上桥臂器件为例进行具体介绍，所述高压集成电路中包括有上桥臂驱动电路，所述上桥臂驱动电路包括有第一供电端和浮地端。所述上桥臂驱动电路与所述上桥臂器件的栅极连接，所述上桥臂器件的漏极连接至一电压源，所述上桥臂器件的源极连接至所述浮地端。其中，所述上桥臂驱动电路可以基于其接收到的输入信号输出控制信号至所述上桥臂器件的栅极，以控制所述上桥臂器件的导通或截至，由此控制浮地端的电压信号，进而控制与该浮地端连接的负载运作。

但是，相关技术中的上桥臂驱动电路的耐负电压能力较弱。具体而言，在实施过程中，所述浮地端的电压通常会突变为负电压，此时，会导致所述上桥臂驱动电路失效而产生异常的控制信号从而导致上桥臂器件异常导通，则易引发高压集成电路和功率模块损坏。

发明内容

本发明的目的在于提供一种上桥臂驱动电路、高压集成电路以及功率模块，以解决相关技术的上桥臂驱动电路易导致上桥臂器件异常导通的技术问题。

第一方面，本发明提供一种上桥臂驱动电路，所述上桥臂驱动电路包括：

边沿窄脉冲产生电路，接收第一方波信号，根据所述第一方波信号的上升沿和下降沿产生上升沿窄脉宽信号和下降沿窄脉宽信号，并分别通过所述边沿窄脉冲产生电路的第一输出端和第二输出端输出；

第一信号转换电路，与所述边沿窄脉冲产生电路的第一输出端连接，接收所述上升沿窄脉宽信号，对所述上升沿窄脉宽信号进行转换产生第一转换信号并输出；

第二信号转换电路，与所述边沿窄脉冲产生电路的第二输出端连接，接收所述下降沿窄脉宽信号，对所述下降沿窄脉宽信号进行转换产生第二转换信号并输出；

其中，在所述上桥臂驱动电路的浮地端为负电压时，所述第一转换信号的电压和所述第二转换信号的电压不同。

可选的，在所述上桥臂驱动电路的浮地端为负电压时，所述第一转换信号的电压的绝对值小于所述第二转换信号的电压的绝对值。

可选的，在所述上桥臂驱动电路的浮地端为负电压时，所述第一转换信号的脉宽小于所述第二转换信号的脉宽。

可选的，在所述上桥臂驱动电路的浮地端为负电压时，所述第一转换信号的电压的恢复速度大于所述第二转换信号的电压的恢复速度。

可选的，所述第一信号转换电路包括第一晶体管、第一电阻、第三电阻以及第一钳位二极管；

所述第一晶体管的栅极与边沿窄脉冲产生电路的第一输出端连接，第一晶体管的源极接地，第一晶体管的漏极与第三电阻的一端连接，第三电阻的另一端与第一节点连接；所述第一电阻的一端与所述第一节点连接，所述第一电阻的另一端连接至一第一供电端，接收第一供电电压；所述第一钳位二极管的阳极与所述第一节点连接，所述第一钳位二极管的阴极连接至所述第一供电端。

可选的，所述第三电阻为多晶电阻。

可选的，所述第二信号转换电路包括第二晶体管、第二电阻以及第二钳位二极管；

所述第二晶体管的栅极与边沿窄脉冲产生电路的第二输出端连接，第二晶体管的源极接地，第二晶体管的漏极与第二节点连接；所述第二电阻的一端与所述第二节点连接，所述第二电阻的另一端连接至所述第一供电端；所述第二钳位二极管的阳极与所述第二节点连接，所述第二钳位二极管的阴极连接至所述第一供电端。

可选的，所述第一晶体管和第二晶体管为N型LDMOS管。

可选的，所述上桥臂驱动电路还包括分别与所述第一信号转换电路和所述第二信号转换电路连接的第一信号检测及互锁电路，用于接收第一转换信号和第二转换信号，并消除第一转换信号中相对于第二转换信号的共模脉冲信号以形成第一消除信号，以及消除第二转换信号中相对于第一转换信号的共模脉冲信号以形成第二消除信号，再分别通过所述第一信号检测及互锁电路的第一输出端和第二输出端输出所述第一消除信号和所述第二消除信号。

可选的，所述第一信号检测及互锁电路包括信号检测模块和互锁模块；

所述信号检测模块包括第一反相器、第二反相器、第三反相器以及第四反相器；所述互锁模块包括第五反相器、第六反相器、第一与非门以及第二与非门；

其中，所述第一反相器的输入端接收所述第一转换信号，第一反相器的输出端与所述第三反相器的输入端连接，所述第三反相器的输出端与所述第五反相器的输入端以及所述第二与非门的第一输入端连接，所述第五反相器的输出端与所述第一与非门的第一输入端连接；

所述第二反相器的输入端接收所述第二转换信号，第二反相器的输出端与所述第四反相器的输入端连接，所述第四反相器的输出端与所述第六反相器的输入端以及所述第一与非门的第二输入端连接，所述第六反相器的输出端与所述第二与非门的第二输入端连接；

以及，所述第一与非门的输出端用于作为所述第一信号检测及互锁电路的第一输出端以输出第一消除信号，所述第二与非门的输出端用于作为所述第一信号检测及互锁电路的第二输出端以输出第二消除信号。

可选的，所述第一反相器的阈值电压和所述第二反相器的阈值电压相同。

可选的，所述上桥臂驱动电路还包括与所述第一信号检测及互锁电路的第一输出端和第二输出端连接的滤波电路，用于接收第一消除信号和第二消除信号，并对所述第一消除信号和所述第二消除信号进行滤波，以及分别对所述第一消除信号和所述第二消除信号进行转换以得到第一处理信号和第二处理信号并输出。

可选的，所述滤波电路包括：第一滤波子电路和第二滤波子电路，所述第一滤波子电路对所述第一消除信号进行转换以得到第一处理信号，所述第二滤波子电路对所述第二消除信号进行转换以得到第二处理信号；

所述第一滤波子电路和第二滤波子电路均分别包括第三晶体管、第四晶体管、第四电阻、第五电阻、第一电容以及斯密特触发器电路；所述第三晶体管的栅极与所述第一信号检测及互锁电路输出端连接，所述第三晶体管的源极与所述第一供电端连接，所述第三晶体管的漏极与所述第四电阻的一端连接，所述第四电阻的另一端与第三节点连接；所述第四晶体管的栅极与所述第一信号检测及互锁电路输出端连接，所述第四晶体管的源极与所述浮地端连接，所述第四晶体管的漏极与所述第五电阻的一端连接，所述第五电阻的另一端与所述第三节点连接，所述第一电容的一端与所述第三节点连接，所述第一电容的另一端与所述浮地端连接；所述斯密特触发器电路与所述第三节点连接。

可选的，

所述斯密特触发器电路包括第七晶体管、第八晶体管、第九晶体管、第十晶体管、第十一晶体管以及第十二晶体管；

其中，所述第七晶体管栅极接所述第三节点，所述第七晶体管的源极接所述第一供电端，所述第七晶体管的漏极与所述第八晶体管的源极、所述第九晶体管的源极相连；所述第八晶体管的漏极接所述第一滤波子电路的输出端，同时接所述第九晶体管的栅极，所述第八晶体管的栅极接所述第三节点；所述第九晶体管的漏极接浮地端；所述第七晶体管、所述第八晶体管、所述第九晶体管的衬底均接所述第一供电端；所述第十晶体管与所述第十一晶体管的栅极同时接所述第三节点，所述第十晶体管的源极接浮地端，所述第十晶体管的漏极与所述第十一晶体管的源极、所述第十二晶体管的源极相连，所述第十一晶体管的漏极接所述第一滤波子电路的输出端，同时接所述第十二晶体管的栅极；所述第十二晶体管的漏极接所述第一供电端，所述第十晶体管、所述第十一晶体管、所述第十二晶体管的衬底均接浮地端。

可选的，所述第四电阻的阻值与所述第五电阻的阻值相同，所述斯密特触发器电路的上阈值与下阈值之和等于所述第一供电端处的电压与所述浮地端的电压之差。

可选的，所述第七晶体管、第八晶体管、第九晶体管为PMOS管；所述第十晶体管、第十一晶体管以及第十二晶体管为NMOS管。

可选的，所述上桥臂驱动电路还包括锁存器；所述锁存器与所述滤波电路连接，用于接收所述第一处理信号和所述第二处理信号，基于所述第一处理信号和所述第二处理信号生成第二方波信号，并输出所述第二方波信号。

可选的，所述上桥臂驱动电路还包括第十三晶体管和第十四晶体管；

所述第十三晶体管的栅极和所述第十四晶体管的栅极均连接至所述锁存器的输出端，所述第十三晶体管的源极与所述第一供电端连接，所述第十三晶体管的漏极与所述第十四晶体管的漏极连接，并共同作为所述上桥臂驱动电路的输出端，输出第一驱动信号，所述第十四晶体管的源极与所述浮地端连接。

可选的，所述第一方波信号与所述第二方波信号的脉宽长度一致。

可选的，所述上桥臂驱动电路中包括有高压岛，所述第一信号转换电路、第二信号转换电路、第一信号检测及互锁电路、滤波电路以及锁存器均位于所述高压岛内。

第二方面，本发明还提供一种高压集成电路，包括上桥臂驱动电路和下桥臂驱动电路，所述下桥臂驱动电路接收第三方波信号，根据所述第三方波信号产生第二驱动信号；

所述上桥臂驱动电路包括：

边沿窄脉冲产生电路，接收第一方波信号，根据所述第一方波信号的上升沿和下降沿产生上升沿窄脉宽信号和下降沿窄脉宽信号，并分别通过所述边沿窄脉冲产生电路的第一输出端和第二输出端输出；

第一信号转换电路，与所述边沿窄脉冲产生电路的第一输出端连接，接收所述上升沿窄脉宽信号，对所述上升沿窄脉宽信号进行转换产生第一转换信号并输出；

第二信号转换电路，与所述边沿窄脉冲产生电路的第二输出端连接，接收所述下降沿窄脉宽信号，对所述下降沿窄脉宽信号进行转换产生第二转换信号并输出；

其中，在所述上桥臂驱动电路的浮地端为负电压时，所述第一转换信号的电压和所述第二转换信号的电压不同。

可选的，在所述上桥臂驱动电路的浮地端为负电压时，所述第一转换信号的电压的绝对值小于所述第二转换信号的电压的绝对值。

可选的，在所述上桥臂驱动电路的浮地端为负电压时，所述第一转换信号的脉宽小于所述第二转换信号的脉宽。

可选的，在所述上桥臂驱动电路的浮地端为负电压时，所述第一转换信号的电压的恢复速度大于所述第二转换信号的电压的恢复速度。

可选的，所述第一信号转换电路包括第一晶体管、第一电阻、第三电阻以及第一钳位二极管；

所述第一晶体管的栅极与边沿窄脉冲产生电路的第一输出端连接，第一晶体管的源极接地，第一晶体管的漏极与第三电阻的一端连接，第三电阻的另一端与第一节点连接；所述第一电阻的一端与所述第一节点连接，所述第一电阻的另一端连接至一第一供电端，接收第一供电电压；所述第一钳位二极管的阳极与所述第一节点连接，所述第一钳位二极管的阴极连接至所述第一供电端。

可选的，所述第三电阻为多晶电阻。

可选的，所述第二信号转换电路包括第二晶体管、第二电阻以及第二钳位二极管；

所述第二晶体管的栅极与边沿窄脉冲产生电路的第二输出端连接，第二晶体管的源极接地，第二晶体管的漏极与第二节点连接；所述第二电阻的一端与所述第二节点连接，所述第二电阻的另一端连接至所述第一供电端；所述第二钳位二极管的阳极与所述第二节点连接，所述第二钳位二极管的阴极连接至所述第一供电端。

可选的，所述第一晶体管和第二晶体管为N型LDMOS管。

可选的，所述上桥臂驱动电路还包括分别与所述第一信号转换电路和所述第二信号转换电路连接的第一信号检测及互锁电路，用于接收第一转换信号和第二转换信号，并消除第一转换信号中相对于第二转换信号的共模脉冲信号以形成第一消除信号，以及消除第二转换信号中相对于第一转换信号的共模脉冲信号以形成第二消除信号，再分别通过所述第一信号检测及互锁电路的第一输出端和第二输出端输出所述第一消除信号和所述第二消除信号。

可选的，所述第一信号检测及互锁电路包括信号检测模块和互锁模块；

所述信号检测模块包括第一反相器、第二反相器、第三反相器以及第四反相器；所述互锁模块包括第五反相器、第六反相器、第一与非门以及第二与非门；

其中，所述第一反相器的输入端接收所述第一转换信号，第一反相器的输出端与所述第三反相器的输入端连接，所述第三反相器的输出端与所述第五反相器的输入端以及所述第二与非门的第一输入端连接，所述第五反相器的输出端与所述第一与非门的第一输入端连接；

所述第二反相器的输入端接收所述第二转换信号，第二反相器的输出端与所述第四反相器的输入端连接，所述第四反相器的输出端与所述第六反相器的输入端以及所述第一与非门的第二输入端连接，所述第六反相器的输出端与所述第二与非门的第二输入端连接；

以及，所述第一与非门的输出端作为所述第一信号检测及互锁电路的第一输出端以输出第一消除信号，所述第二与非门的输出端作为所述第一信号检测及互锁电路的第二输出端以输出第二消除信号。

可选的，所述第一反相器的阈值电压和所述第二反相器的阈值电压相同。

可选的，所述上桥臂驱动电路还包括与所述第一信号检测及互锁电路的第一输出端和第二输出端连接的滤波电路，用于接收第一消除信号和第二消除信号，并对所述第一消除信号和所述第二消除信号进行滤波，以及分别对所述第一消除信号和所述第二消除信号进行转换以得到第一处理信号和第二处理信号并输出。

可选的，所述滤波电路包括：第一滤波子电路和第二滤波子电路，所述第一滤波子电路对所述第一消除信号进行转换以得到第一处理信号，所述第二滤波子电路对所述第二消除信号进行转换以得到第二处理信号；

所述第一滤波子电路和第二滤波子电路均分别包括第三晶体管、第四晶体管、第四电阻、第五电阻、第一电容以及斯密特触发器电路；所述第三晶体管的栅极与所述第一信号检测及互锁电路输出端连接，所述第三晶体管的源极与所述第一供电端连接，所述第三晶体管的漏极与所述第四电阻的一端连接，所述第四电阻的另一端与第三节点连接；所述第四晶体管的栅极与所述第一信号检测及互锁电路输出端连接，所述第四晶体管的源极与所述浮地端连接，所述第四晶体管的漏极与所述第五电阻的一端连接，所述第五电阻的另一端与所述第三节点连接，所述第一电容的一端与所述第三节点连接，所述第一电容的另一端与所述浮地端连接；所述斯密特触发器电路与所述第三节点连接。

可选的，

所述斯密特触发器电路包括第七晶体管、第八晶体管、第九晶体管、第十晶体管、第十一晶体管以及第十二晶体管；

其中，所述第七晶体管栅极接所述第三节点，所述第七晶体管的源极接所述第一供电端，所述第七晶体管的漏极与所述第八晶体管的源极、所述第九晶体管的源极相连；所述第八晶体管的漏极接所述第一滤波子电路的输出端，同时接所述第九晶体管的栅极，所述第八晶体管的栅极接所述第三节点；所述第九晶体管的漏极接浮地端；所述第七晶体管、所述第八晶体管、所述第九晶体管的衬底均接所述第一供电端；所述第十晶体管与所述第十一晶体管的栅极同时接所述第三节点，所述第十晶体管的源极接浮地端，所述第十晶体管的漏极与所述第十一晶体管的源极、所述第十二晶体管的源极相连，所述第十一晶体管的漏极接所述第一滤波子电路的输出端，同时接所述第十二晶体管的栅极；所述第十二晶体管的漏极接所述第一供电端，所述第十晶体管、所述第十一晶体管、所述第十二晶体管的衬底均接浮地端。

可选的，所述第四电阻的阻值与所述第五电阻的阻值相同，所述斯密特触发器电路的上阈值与下阈值之和等于所述第一供电端处的电压与所述浮地端的电压之差。

可选的，所述第七晶体管、第八晶体管、第九晶体管为PMOS管；所述第十晶体管、第十一晶体管以及第十二晶体管为NMOS管。

可选的，所述上桥臂驱动电路还包括锁存器；所述锁存器与所述滤波电路连接，用于接收所述第一处理信号和所述第二处理信号，基于所述第一处理信号和所述第二处理信号生成第二方波信号，并输出所述第二方波信号。

可选的，所述上桥臂驱动电路还包括第十三晶体管和第十四晶体管；

所述第十三晶体管的栅极和所述第十四晶体管的栅极均连接至所述锁存器的输出端，所述第十三晶体管的源极与所述第一供电端连接，所述第十三晶体管的漏极与所述第十四晶体管的漏极连接，并共同作为所述上桥臂驱动电路的输出端，输出第一驱动信号，所述第十四晶体管的源极与所述浮地端连接。

可选的，所述第一方波信号与所述第二方波信号的脉宽长度一致。

可选的，所述上桥臂驱动电路中包括有高压岛，所述第一信号转换电路、第二信号转换电路、第一信号检测及互锁电路、滤波电路以及锁存器均位于所述高压岛内。

可选的，所述高压集成电路还包括第一输入级电路、第二输入级电路、第一电平转换电路、第二电平转换电路、第一滤波器、第二滤波器以及第二信号检测及互锁电路；

其中，所述第一输入级电路、第一电平转换电路、第一滤波器以及第二信号检测及互锁电路依次连接，所述第二输入级电路、第二电平转换电路、第二滤波器以及第二信号检测及互锁电路依次连接；所述第一输入级电路和第二输入级电路分别接收第一输入信号和第二输入信号，所述第一输入信号和所述第二输入信号互补，所述第二信号检测及互锁电路产生与所述第一输入信号相应的所述第一方波信号和与所述第二输入信号相应的第三方波信号；所述上桥臂驱动电路和下桥臂驱动电路均与所述第二信号检测及互锁电路连接，分别接收所述第一方波信号和第三方波信号并产生与所述第一方波信号相应的第一驱动信号和与所述第三方波信号相应的第二驱动信号。

第三方面，本发明还提供一种功率模块，包括U相高压集成电路、与U相高压集成电路连接的U相上桥臂器件和U相下桥臂器件、V相高压集成电路、与V相高压集成电路连接的V相上桥臂器件和V相下桥臂器件、W相高压集成电路、与W相高压集成电路连接的W相上桥臂器件和W相下桥臂器件；

其中，所述U相高压集成电路用于控制U相上桥臂器件和U相下桥臂器件的导通或关断；所述V相高压集成电路用于控制V相上桥臂器件和V相下桥臂器件导通或关断；所述W相高压集成电路用于控制W相上桥臂器件和W相下桥臂器件导通或关断；

以及，所述U相高压集成电路、V相高压集成电路、W相高压集成电路均包括高压集成电路；所述高压集成电路包括上桥臂驱动电路和下桥臂驱动电路，所述下桥臂驱动电路接收第三方波信号，根据所述第三方波信号产生第二驱动信号；

所述上桥臂驱动电路包括：

边沿窄脉冲产生电路，接收第一方波信号，根据所述第一方波信号的上升沿和下降沿产生上升沿窄脉宽信号和下降沿窄脉宽信号，并分别通过所述边沿窄脉冲产生电路的第一输出端和第二输出端输出；

第一信号转换电路，与所述边沿窄脉冲产生电路的第一输出端连接，接收所述上升沿窄脉宽信号，对所述上升沿窄脉宽信号进行转换产生第一转换信号并输出；

第二信号转换电路，与所述边沿窄脉冲产生电路的第二输出端连接，接收所述下降沿窄脉宽信号，对所述下降沿窄脉宽信号进行转换产生第二转换信号并输出；

其中，在所述上桥臂驱动电路的浮地端为负电压时，所述第一转换信号的电压和所述第二转换信号的电压不同。

可选的，在所述上桥臂驱动电路的浮地端为负电压时，所述第一转换信号的电压的绝对值小于所述第二转换信号的电压的绝对值。

可选的，在所述上桥臂驱动电路的浮地端为负电压时，所述第一转换信号的脉宽小于所述第二转换信号的脉宽。

可选的，在所述上桥臂驱动电路的浮地端为负电压时，所述第一转换信号的电压的恢复速度大于所述第二转换信号的电压的恢复速度。

可选的，所述第一信号转换电路包括第一晶体管、第一电阻、第三电阻以及第一钳位二极管；

所述第一晶体管的栅极与边沿窄脉冲产生电路的第一输出端连接，第一晶体管的源极接地，第一晶体管的漏极与第三电阻的一端连接，第三电阻的另一端与第一节点连接；所述第一电阻的一端与所述第一节点连接，所述第一电阻的另一端连接至一第一供电端，接收第一供电电压；所述第一钳位二极管的阳极与所述第一节点连接，所述第一钳位二极管的阴极连接至所述第一供电端。

可选的，所述第三电阻为多晶电阻。

可选的，所述第二信号转换电路包括第二晶体管、第二电阻以及第二钳位二极管；

所述第二晶体管的栅极与边沿窄脉冲产生电路的第二输出端连接，第二晶体管的源极接地，第二晶体管的漏极与第二节点连接；所述第二电阻的一端与所述第二节点连接，所述第二电阻的另一端连接至所述第一供电端；所述第二钳位二极管的阳极与所述第二节点连接，所述第二钳位二极管的阴极连接至所述第一供电端。

可选的，所述第一晶体管和第二晶体管为N型LDMOS管。

可选的，所述上桥臂驱动电路还包括分别与所述第一信号转换电路和所述第二信号转换电路连接的第一信号检测及互锁电路，用于接收第一转换信号和第二转换信号，并消除第一转换信号中相对于第二转换信号的共模脉冲信号以形成第一消除信号，以及消除第二转换信号中相对于第一转换信号的共模脉冲信号以形成第二消除信号，再分别通过所述第一信号检测及互锁电路的第一输出端和第二输出端输出所述第一消除信号和所述第二消除信号。

可选的，所述第一信号检测及互锁电路包括信号检测模块和互锁模块；

所述信号检测模块包括第一反相器、第二反相器、第三反相器以及第四反相器；所述互锁模块包括第五反相器、第六反相器、第一与非门以及第二与非门；

其中，所述第一反相器的输入端接收所述第一转换信号，第一反相器的输出端与所述第三反相器的输入端连接，所述第三反相器的输出端与所述第五反相器的输入端以及所述第二与非门的第一输入端连接，所述第五反相器的输出端与所述第一与非门的第一输入端连接；

所述第二反相器的输入端接收所述第二转换信号，第二反相器的输出端与所述第四反相器的输入端连接，所述第四反相器的输出端与所述第六反相器的输入端以及所述第一与非门的第二输入端连接，所述第六反相器的输出端与所述第二与非门的第二输入端连接；

以及，所述第一与非门的输出端作为所述第一信号检测及互锁电路的第一输出端以输出第一消除信号，所述第二与非门的输出端作为所述第一信号检测及互锁电路的第二输出端以输出第二消除信号。

可选的，所述第一反相器的阈值电压和所述第二反相器的阈值电压相同。

可选的，所述上桥臂驱动电路还包括与所述第一信号检测及互锁电路的第一输出端和第二输出端连接的滤波电路，用于接收第一消除信号和第二消除信号，并对所述第一消除信号和所述第二消除信号进行滤波，以及分别对所述第一消除信号和所述第二消除信号进行转换以得到第一处理信号和第二处理信号并输出。

可选的，所述滤波电路包括：第一滤波子电路和第二滤波子电路，所述第一滤波子电路对所述第一消除信号进行转换以得到第一处理信号，所述第二滤波子电路对所述第二消除信号进行转换以得到第二处理信号；

所述第一滤波子电路和第二滤波子电路均分别包括第三晶体管、第四晶体管、第四电阻、第五电阻、第一电容以及斯密特触发器电路；所述第三晶体管的栅极与所述第一信号检测及互锁电路输出端连接，所述第三晶体管的源极与所述第一供电端连接，所述第三晶体管的漏极与所述第四电阻的一端连接，所述第四电阻的另一端与第三节点连接；所述第四晶体管的栅极与所述第一信号检测及互锁电路输出端连接，所述第四晶体管的源极与所述浮地端连接，所述第四晶体管的漏极与所述第五电阻的一端连接，所述第五电阻的另一端与所述第三节点连接，所述第一电容的一端与所述第三节点连接，所述第一电容的另一端与所述浮地端连接；所述斯密特触发器电路与所述第三节点连接。

可选的，

所述斯密特触发器电路包括第七晶体管、第八晶体管、第九晶体管、第十晶体管、第十一晶体管以及第十二晶体管；

其中，所述第七晶体管栅极接所述第三节点，所述第七晶体管的源极接所述第一供电端，所述第七晶体管的漏极与所述第八晶体管的源极、所述第九晶体管的源极相连；所述第八晶体管的漏极接所述第一滤波子电路的输出端，同时接所述第九晶体管的栅极，所述第八晶体管的栅极接所述第三节点；所述第九晶体管的漏极接浮地端；所述第七晶体管、所述第八晶体管、所述第九晶体管的衬底均接所述第一供电端；所述第十晶体管与所述第十一晶体管的栅极同时接所述第三节点，所述第十晶体管的源极接浮地端，所述第十晶体管的漏极与所述第十一晶体管的源极、所述第十二晶体管的源极相连，所述第十一晶体管的漏极接所述第一滤波子电路的输出端，同时接所述第十二晶体管的栅极；所述第十二晶体管的漏极接所述第一供电端，所述第十晶体管、所述第十一晶体管、所述第十二晶体管的衬底均接浮地端。

可选的，所述第四电阻的阻值与所述第五电阻的阻值相同，所述斯密特触发器电路的上阈值与下阈值之和等于所述第一供电端处的电压与所述浮地端的电压之差。

可选的，所述第七晶体管、第八晶体管、第九晶体管为PMOS管；所述第十晶体管、第十一晶体管以及第十二晶体管为NMOS管。

可选的，所述上桥臂驱动电路还包括锁存器；所述锁存器与所述滤波电路连接，用于接收所述第一处理信号和所述第二处理信号，基于所述第一处理信号和所述第二处理信号生成第二方波信号，并输出所述第二方波信号。

可选的，所述上桥臂驱动电路还包括第十三晶体管和第十四晶体管；

所述第十三晶体管的栅极和所述第十四晶体管的栅极均连接至所述锁存器的输出端，所述第十三晶体管的源极与所述第一供电端连接，所述第十三晶体管的漏极与所述第十四晶体管的漏极连接，并共同作为所述上桥臂驱动电路的输出端，输出第一驱动信号，控制相应相的上桥臂器件导通或关断，所述第十四晶体管的源极与所述浮地端连接。

可选的，所述第一方波信号与所述第二方波信号的脉宽长度一致。

可选的，所述上桥臂驱动电路中包括有高压岛，所述第一信号转换电路、第二信号转换电路、第一信号检测及互锁电路、滤波电路以及锁存器均位于所述高压岛内。

可选的，所述高压集成电路还包括第一输入级电路、第二输入级电路、第一电平转换电路、第二电平转换电路、第一滤波器、第二滤波器、第二信号检测及互锁电路；

其中，所述第一输入级电路、第一电平转换电路、第一滤波器以及第二信号检测及互锁电路依次连接，所述第二输入级电路、第二电平转换电路、第二滤波器以及第二信号检测及互锁电路依次连接；所述第一输入级电路和第二输入级电路分别接收第一输入信号和第二输入信号，所述第一输入信号和所述第二输入信号互补；所述第二信号检测及互锁电路产生与所述第一输入信号相应的所述第一方波信号和与所述第二输入信号相应的第三方波信号；所述上桥臂驱动电路和下桥臂驱动电路均与所述第二信号检测及互锁电路连接，分别接收所述第一方波信号和第三方波信号并产生与所述第一方波信号相应的且控制相应相的上桥臂器件导通或关断的第一驱动信号和与所述第三方波信号相应的且控制相应相的下桥臂器件导通或关断的第二驱动信号。

综上所述，本发明提供的上桥臂驱动电路、高压集成电路以及功率模块中，所述上桥臂驱动电路包括有边沿窄脉冲产生电路、第一信号转换电路以及第二信号转换电路。其中，当所述上桥臂驱动电路的浮地端为负电压时，会使得：所述第一转换信号电压的绝对值小于所述第二转换信号的电压的绝对值、所述第一转换信号的脉宽小于所述第二转换信号的脉宽、所述第一转换信号的电压的恢复速度大于所述第二转换信号的电压的恢复速度。从而可以防止上桥臂器件在关断之后发生异常导通现象，避免了“由于上桥臂器件异常导通而使得高压集成电路和功率器件损坏”的现象发生，确保了所述高压集成电路与功率器件能够正常运作，提高了上桥臂驱动电路耐负电压能力、安全裕量、可靠性以及普适性。

此外，本发明实施例中还包括有第一信号检测及互锁电路和滤波电路。其中，所述第一信号检测及互锁电路可以滤除第一转换信号和第二转换信号中的共模噪声信号得到第一消除信号和第二消除信号，本实施例中的第一信号检测及互锁电路复用正常信号检测部分，整体电路结构简单，且均为逻辑电路，电路不额外消耗静态电流；所用器件数量少，匹配性更优。所述滤波电路可以滤除第一消除信号和所述第二消除信号中剩余的差模噪声，则可以降低上桥臂驱动电路的信号失真度。

附图说明

图1为相关技术中的一种上桥臂驱动电路的结构示意图；

图2为相关技术中浮地端的电压信号VS未突变为负电压时，图1所示的上桥臂驱动电路中相关信号的波形图；

图3为相关技术中浮地端的电压信号VS突变为负电压时，图1所示的上桥臂驱动电路中相关信号的波形图；

图4为本发明实施例提供的一种上桥臂驱动电路的结构示意图；

图5为本发明实施例提供的一种第一信号检测及互锁电路的结构示意图；

图6为本发明实施例中第一信号检测及互锁电路的输入信号与输出信号的波形示意图；

图7为本发明实施例提供的一种第一滤波子电路的结构示意图；

图8为本发明实施例提供的一种高压集成电路的结构示意图；

图9为本发明实施例提供的一种功率模块的结构示意图；

图10a为本发明实施例提供的一种功率模块的浮地端的电压信号VS突变过程的曲线示意图；

图10b为本发明实施例提供的一种功率模块的浮地端的电压信号VS对应的正常工作区域和异常工作区域的示意图；

图11本发明实施例提供的一种浮地端的电压信号VS突变为负电压时，上桥臂驱动电路中相关信号的波形图。

具体实施方式

承如背景技术所述，经发明人研究发现，相关技术中的上桥臂驱动电路在浮地端有负电压时，会使得上桥臂器件异常导通，进而导致高压集成电路和功率模块的损坏。具体而言，图1为相关技术中的一种上桥臂驱动电路的结构示意图，如图1所示，所述上桥臂驱动电路包括有脉冲产生电路、信号转换电路、信号检测及互锁电路、滤波电路、锁存器、第十三晶体管Q13(例如可以为P型MOS管)以及第十四晶体管Q14(例如可以为N型MOS管)。以及，所述上桥臂驱动电路包括第一供电端，以接收所述第一供电端所提供的第一供电电压VB，所述上桥臂驱动电路还包括浮地端，所述浮地端与负载连接，所述上桥臂驱动电路用于通过控制浮地端的电压信号VS，以控制负载的运作。以及，图2为相关技术中浮地端的电压信号VS未突变为负电压时，上桥臂驱动电路中相关信号的波形图。图3为相关技术中浮地端的电压信号VS突变为负电压时，相关技术的上桥臂驱动电路中相关信号的波形图。

具体的，所述脉冲产生电路用于接收PWM信号，并基于PWM信号的上升沿和下降沿分别生成上升沿窄脉宽信号O1和下降沿窄脉宽信号O2，再通过脉冲产生电路的第一输出端输出上升沿窄脉宽信号O1以及通过脉冲产生电路的第二输出端输出下降沿窄脉宽信号O2。其中，所述PWM信号、上升沿窄脉宽信号O1、下降沿窄脉宽信号O2的波形图分别如图2所示。

以及，参考图1，所述信号转换电路中包括有第一晶体管Q1(例如可以为N型LDMOS管)，第二晶体管Q2(例如可以为N型LDMOS管)、电阻R1、电阻R2、钳位二极管D1、钳位二极管D2。其中，通过向第一晶体管Q1的控制端输入上升沿窄脉宽信号O1来控制第一晶体管Q1的导通和关断以转换节点a处的电压而输出转换信号一，通过向第二晶体管Q2的控制端输入下降沿窄脉宽信号O2来控制第二晶体管N2的导通和关断以转换节点b处的电压而输出转换信号二。所述转换信号一和转换信号二的波形图如图2所示。

所述信号检测及互锁电路用于消除浮地端的电压信号VS的动态负电压对转换信号一和转换信号二的影响，即消除浮地端的电压信号VS的动态负电压在转换信号一和转换信号二上产生的共模脉冲以分别输出消除信号一和消除信号二。其中，基于图2中的转换信号一和转换信号二两者不存在共模脉冲信号，则消除信号一的波形应与转换信号一的波形相同，消除信号二的波形应与转换信号二的波形相同，因此图2中将转换信号一和消除信号一采用同一波形表示，将转换信号二和消除信号二采用同一波形表示。

所述滤波电路用于对消除信号一和消除信号二进行滤波处理以及脉冲极性转换处理以得到处理信号一和处理信号二，其中，滤波电路所能过滤的最大脉宽值小于上升沿窄脉宽信号的脉宽以及小于下降沿窄脉宽信号的脉宽。以及，所述处理信号一和所述处理信号二的波形图如图2所示。

所述锁存器用于接收处理信号一和处理信号二，并当锁存器每次采集到处理信号一中脉冲的上升沿时，锁存器的输出端所输出的第二方波信号为低电平，使得上桥臂驱动电路的输出端所输出的第一驱动信号HO为高电平，以驱动与上桥臂驱动电路的输出端连接的上桥臂器件(图1中未示出)导通，当锁存器每次采集到处理信号二中脉冲的上升沿时，锁存器的输出端所输出的第二方波信号翻转为高电平，使得上桥臂驱动电路的输出端所输出的第一驱动信号HO翻转为低电平，以使得上桥臂器件关断。其中，第二方波信号的波形图以及第一驱动信号HO的波形图如图2所示。

则由上可知，所述处理信号一的脉冲用于控制上桥臂器件导通，并且，所述处理信号一的脉冲与转换信号一的脉冲(也即是节点a的电位)相关。

以及，需要说明的是，在功率模块中，当上桥臂器件关断且下桥臂器件还未导通时，由于流过负载的电感的电流不能突变，会使得所述浮地端的电压信号VS突变为相较于高压集成电路的地的负电压并经过一段时间后会恢复至正常值，由于第一供电端和浮地端之间外部连接有电容，则会引起第一供电电压VB也突变为负电压并经过一段时间后恢复至正常值，例如可以参考图3所示的T1时间段内VB/VS电压信号。基于此，参考图1，当第一供电电压VB从突变为负电压至恢复至正常值的这段时间内，节点a和节点b的电压也会发生突变为负电压，之后，会再恢复至正常值，此时会使得转换信号一和转换信号二中出现噪声脉冲，如图3所示，所述转换信号一会产生噪声脉冲c，所述转换信号二会产生噪声脉冲d。

并且，由于R1和R2的阻值不同、第一晶体管Q1和第二晶体管Q2电特性(例如静态导通能力和动态寄生特性)不同，节点a和b处电压的突变幅度和恢复速度也不相同。其中，当节点a处电压的突变幅度大于节点b处电压的突变幅度，而节点a处电压的恢复速度小于节点b处电压的恢复速度时，节点a处电压恢复至正常值所需的时间会大于节点b处电压恢复至正常值所需的时间，则会使得转换信号一处所产生的噪声脉冲的宽度大于转换信号二处所产生的噪声脉冲的宽度。如图3所示，所述转换信号一所产生噪声脉冲c的宽度大于转换信号二所产生的噪声脉冲d的宽度。

此时，当对转换信号一和转换信号二进行了共模脉冲消除处理后，所述消除信号一中会存在有噪声脉冲e，以及，当所述噪声脉冲e的宽度大于所述滤波电路所能过滤的最大脉宽值时，会使得所述处理信号一中存在有噪声脉冲f。以及，进一步参考图3所知，当所述锁存器在采集噪声脉冲f之前，所述第一驱动信号HO应当为低电平。当所述锁存器采集到噪声脉冲f的上升沿时，由于噪声脉冲f是形成于处理信号一中，则会使得所述第一驱动信号HO翻转为高电平，直至当下一次采集到处理信号二中脉冲的上升沿时，第一驱动信号HO才会翻转为低电平。

由此，对比图2和图3可知，当浮地端的电压信号VS突变为负电压时，相关技术中的上桥臂驱动电路输出端会异常输出高电平，其中，异常输出高电平的时间段为图3中的T0时间段，则会使得所述上桥臂器件在关断之后又会异常导通，且异常导通的时间段持续较长，进而导致功率器件烧毁损坏。

为此，本发明提供了一种上桥臂驱动电路、高压集成电路以及功率模块，以解决相关技术中的上桥臂驱动电路易使得上桥臂器件异常导通的技术问题。

以下结合附图和具体实施例对本发明提出的上桥臂驱动电路、高压集成电路以及功率模块作进一步详细说明。根据下面说明书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。

图4为本发明实施例提供的一种上桥臂驱动电路的结构示意图，如图4所示，所述上桥臂驱动电路包括有边沿窄脉冲产生电路、第一信号转换电路和第二信号转换电路。

所述边沿窄脉冲产生电路用于接收第一方波信号，并基于所述第一方波信号的上升沿和下降沿将所述第一方波信号转换为上升沿窄脉宽信号以及下降沿窄脉宽信号，并分别通过所述边沿窄脉冲产生电路的第一输出端和第二输出端输出。

具体而言，当所述边沿窄脉冲产生电路每次采集到所述第一方波信号的上升沿时，都会产生上升沿窄脉冲，之后，基于所生成的至少一个上升沿窄脉冲组成上升沿窄脉冲信号O1。同理的，当所述边沿窄脉冲产生电路每次采集到所述第一方波信号的下降沿时，都会产生下降沿窄脉冲，之后，基于所生成的至少一个下降沿窄脉冲组成下降沿窄脉冲信号O2。其中，所述第一方波信号的波形图例如可以与图2中的PWM信号的波形图一致，所述上升沿窄脉冲信号O1和下降沿窄脉冲信号O2的波形图也可以如图2所示。

以及在所述边沿窄脉冲产生电路生成上升沿窄脉宽信号O1和下降沿窄脉宽信号O2之后，可以分别通过边沿窄脉冲产生电路第一输出端和第二输出端输出所述上升沿窄脉宽信号O1和所述下降沿窄脉宽信号O2至所述第一信号转换电路和所述第二信号转换电路。

进一步地，所述第一信号转换电路与所述边沿窄脉冲产生电路的第一输出端连接，用于接收所述上升沿窄脉宽信号O1，并对所述上升沿窄脉宽信号进行转换产生第一转换信号后输出。所述第二信号转换电路与所述边沿窄脉冲产生电路的第二输出端连接，用于接收所述下降沿窄脉宽信号O2，并对所述下降沿窄脉宽信号进行转换产生第二转换信号后输出。

其中，如图4所示，所述第一信号转换电路具体包括第一晶体管Q1、第一电阻R1、第三电阻R3以及第一钳位二极管D1，所述第一晶体管Q1例如可以为N型LDMOS管。所述第一晶体管Q1的栅极与边沿窄脉冲产生电路的第一输出端连接，第一晶体管Q1的源极接地，第一晶体管Q1的漏极与第三电阻R3的一端连接，第三电阻R3的另一端与第一节点A连接；所述第一电阻R1的一端与所述第一节点A连接，所述第一电阻R1的另一端连接至所述第一供电端，以接收所述第一供电电压VB。所述第一钳位二极管D1的阳极与所述第一节点A连接，所述第一钳位二极管D1的阴极连接至所述第一供电端。

所述第二信号转换电路包括有第二晶体管Q2、第二电阻R2以及第二钳位二极管D2，所述第二晶体管Q2例如可以为N型LDMOS管。所述第二晶体管Q2的栅极与边沿窄脉冲产生电路的第二输出端连接，第二晶体管Q2的源极接地，第二晶体管Q2的漏极与第二节点B连接；所述第二电阻R2的一端与所述第二节点B连接，所述第二电阻R2的另一端连接至所述第一供电端；所述第二钳位二极管D2的阳极与所述第二节点B连接，所述第二钳位二极管D2的阴极连接至所述第一供电端。

其中，所述第一信号转换电路主要用于基于所述上升沿窄脉宽信号O1来调节所述第一节点A的电压信号以输出第一转换信号。所述第二信号转换电路主要用于基于所述下降沿窄脉宽信号O2来调节所述第二节点B的电压信号以输出第二转换信号。

具体而言，在图4所示的第一信号转换电路中，当所述上升沿窄脉宽信号O1为高电平时，所述第一晶体管Q1导通，从而拉低所述第一节点A的电压使得第一节点A的电压变为低电平，当所述上升沿窄脉宽信号O1为低电平时，所述第一晶体管Q1关断，所述第一节点A的电压为高电平。同理的，当所述下降沿窄脉宽信号O2为高电平时，所述第二晶体管Q2导通，从而拉低所述第二节点B的电压使得第二节点B的电压变为低电平，当所述下降沿窄脉宽信号O2为低电平时，所述第二晶体管Q2关断，所述第二节点B的电压为高电平。

以及，本实施例中，所述第一转换信号的波形图即为所述第一节点A的电位变换波形图，所述第二转换信号的波形图即为所述第二节点B的电位变换波形图。基于此，当所述上升沿窄脉宽信号和下降沿窄脉宽信号的波形图如图2所示时，所述第一转换信号的波形图应与图2所示的转换信号一的波形图一致，所述第二转换信号的波形图应与图2所示的转换信号二的波形图一致。

并且，需要说明的是，在将第一方波信号输入至第一信号转换电路和第二信号转换电路之前，先采用边沿窄脉宽产生器基于所述第一方波信号生成上升沿窄脉宽信号和下降沿窄脉来降低脉冲的宽度，则可以大大降低所述第一信号转换电路中第一晶体管Q1以及第二信号转换电路中的第二晶体管Q2的导通时间，从而可以有效降低信号转换电路的导通功耗。

以及，所述第一钳位二极管D1设置主要用于限定所述第一节点A处电压的最大值，以防止由于所述第一节点A处的电压过大，而导致与第一节点A连接且位于所述第一信号检测及互锁电路中的器件发生栅氧击穿现象而损坏。

进一步地，在本实施例中，所述第三电阻R3可以为多晶电阻，且其阻值较小，例如可以小于10欧。以及，通过设置所述第三电阻R3，则当所述浮地端的电压信号VS突变为负电压而使得第一供电电压VB突变为负电压时，会使得所述第一节点A的电压的绝对值小于第二节点B的电压的绝对值，并且使得流经所述第一晶体管Q1的支路的电流小于流经所述第二晶体管Q2的电流，则会使得第一节点A的电压恢复至正常电压值(也即是0V)所需的时间小于第二节点B的电压恢复至正常电压值所需的时间。

具体而言，针对图4所示的结构而言，由于寄生电感、寄生二极管等存在，第一节点A所在电路通路的电阻大于第二节点B所在电路通路的电阻，因此第一节点A所在电路通路的瞬态电流小于第二节点B所在电路通路的瞬态电流，从而使得第三电阻R3靠近第一晶体管Q1的漏极一端的电压会比第二节点B的电压更接近GND的电压，也即是，使得第三电阻R3靠近第一晶体管Q1漏极一端的电压的绝对值小于第二节点B的电压的绝对值。以及，由于所述第三电阻R3的阻值较小，从而其压降较小，则会使得所述第一节点A的电压的绝对值也小于第二节点B的电压的绝对值。同时，由于第一节点A所在电路通路的正向电流较小，从而第一节点A的电压的反向恢复时间(也即是第一节点A的电压由负电压恢复至0V所需的时间)较短，小于第二节点B的电压的反向恢复时间。

则由此可知，针对图4所示的结构而言，在所述上桥臂驱动电路的浮地端的电压信号VS为负电压时，所述第一转换信号的电压的绝对值小于所述第二转换信号的电压的绝对值、所述第一转换信号的脉宽小于所述第二转换信号的脉宽、所述第一转换信号的电压的恢复速度大于所述第二转换信号的电压的恢复速度。

进一步参考图4，所述上桥臂驱动电路还包括第一信号检测及互锁电路。其中，图5为本发明实施例提供的一种第一信号检测及互锁电路的结构示意图，如图5所示，所述第一信号检测及互锁电路包括有信号检测模块和互锁模块，所述信号检测模块包括第一反相器INV1、第二反相器INV2、第三反相器INV3、第四反相器INV4。所述互锁模块包括第五反相器INV5、第六反相器INV6、第一与非门NA1以及第二与非门NA2。

其中，所述第一反相器INV1的输入端与所述第一节点A连接，用于接收以及检测第一转换信号，第一反相器INV1的输出端与所述第三反相器INV3的输入端连接，所述第三反相器INV3的输出端与所述第五反相器INV5的输入端以及所述第二与非门NA2的第一输入端连接，所述第五反相器INV5的输出端与所述第一与非门NA1的第一输入端连接。

所述第二反相器INV2的输入端与所述第二节点B连接，用于接收以及检测第二转换信号，第二反相器INV2的输出端与所述第四反相器INV4的输入端连接，所述第四反相器INV4的输出端与所述第六反相器INV6的输入端以及所述第一与非门NA1的第二输入端连接，所述第六反相器INV6的输出端与所述第二与非门NA2的第二输入端连接。

所述第一与非门的输出端作为所述第一信号检测及互锁电路的第一输出端用于输出第一消除信号，所述第二与非门的输出端作为所述第一信号检测及互锁电路的第二输出端用于输出第二消除信号。以及，第一反相器INV1的阈值电压和所述第二反相器INV2的阈值电压选取需要基于第一信号检测及互锁电路的响应速度、抗噪特性进行折中优化，并且，还需考虑第一反相器INV1的阈值电压和所述第二反相器INV2的阈值电压的匹配，也即是，应当使得所述第一反相器INV1的阈值电压和所述第二反相器INV2的阈值电压应当一致。

以及，本实施例中，所述第一信号检测及互锁电路主要用于消除第一转换信号中相对于第二转换信号的共模脉冲信号以形成第一消除信号，以及消除第二转换信号中相对于第一转换信号的共模脉冲信号以形成第二消除信号，之后，通过第一信号检测及互锁电路的第一输出端和第二输出端分别输出所述第一消除信号和第二消除信号。

其中，所述第一信号检测及互锁电路消除共模脉冲信号的原理具体如下：

参考图5可知，所述第一消除信号应为第一转换信号进行了三次取反之后所得的信号与第二转换信号进行了二次取反之后所得的信号的与非值，所述第二消除信号应为第一转换信号进行了两次取反之后所得的信号与第二转换信号进行了三次取反之后所得的信号的与非值。其中，以ON_IN表示第一转换信号，以OFF_IN表示第二转换信号，以ON_OUT表示第一消除信号，以OFF_OUT表示第二消除信号，则

由上述表达式可知，当第一转换信号和第二转换信号均为低电平时，第一消除信号和第二消除信号为高电平，由此即可对第一转换信号和第二转换信号中的共模脉冲进行消除。示例的，图6为本发明实施例中第一信号检测及互锁电路的输入信号与输出信号的波形示意图。如图6所示，所述锁存器的输入信号ON_IN和OFF_IN两者中存在有共模脉冲部分m和n，以及锁存器对输入信号ON_IN和OFF_IN的共模脉冲信号消除之后，所输出的输出信号ON_OUT和OFF_OUT中均不存在共模脉冲部分m和n。

由此，本实施例中通过设置第一信号检测及互锁电路可以对第一转换信号和第二转换信号中的共模脉冲进行消除。并且，本实施例中的第一信号检测及互锁电路复用正常信号检测部分，整体电路结构简单，且均为逻辑电路，电路不额外消耗静态电流；所用器件数量少，匹配性更优。

进一步地，所述上桥臂驱动电路还包括与所述第一信号检测及互锁电路的第一输出端和第二输出端连接的滤波电路，滤波电路接收第一消除信号和第二消除信号，并对所述第一消除信号和所述第二消除信号进行滤波，以滤除所述第一消除信号和所述第二消除信号中剩余的差模噪声，进一步降低上桥臂驱动电路的信号失真度，以及所述滤波电路还分别对所述第一消除信号和所述第二消除信号进行转换以得到第一处理信号和第二处理信号并输出。

其中，所述滤波电路可以包括有结构相同的第一滤波子电路和第二滤波子电路，以分别对所述第一消除信号和所述第二消除信号进行滤波。其中，主要以第一滤波子电路为例进行详细介绍。图7为本发明实施例提供的一种第一滤波子电路的结构示意图，如图7所示，所述第一滤波子电路可以包括第三晶体管Q3、第四晶体管Q4、第四电阻R4、第五电阻R5、电容C0和斯密特触发器电路。

其中，所述第三晶体管Q3和第四晶体管Q4的栅极用于作为所述第一滤波子电路的输入端与所述第一信号检测及互锁电路的第一输出端连接，接收所述第一消除信号，所述第三晶体管Q3的源极与所述第一供电端连接，所述第三晶体管Q3的漏极与所述第四电阻R4的一端连接，所述第四电阻R4的另一端与第三节点C连接；所述第四晶体管Q4的源极与浮地端连接，所述第四晶体管Q4的漏极与所述第五电阻R5的一端连接，所述第五电阻R5的另一端与所述第三节点C连接，所述电容C0的一端与所述第三节点C连接，所述电容C0的另一端与所述浮地端连接，所述斯密特触发器电路与所述第三节点C连接。

可选的，本实施例中，所述第三晶体管Q3可以为P型MOS管，所述第四晶体管Q4可以为N型MOS管，第四电阻R4和第五电阻R5采用多晶高阻和注入型电阻串联方式组成，以补偿滤波温度系数。

进一步地，所述斯密特触发器电路包括第七晶体管Q7、第八晶体管Q8、第九晶体管Q9、第十晶体管Q10、第十一晶体管Q11以及第十二晶体管Q12。其中，所述第七晶体管Q7栅极接第三节点C，所述第七晶体管Q7的源极接所述第一供电端，所述第七晶体管Q7的漏极与所述第八晶体管Q8的源极、所述第九晶体管Q9的源极相连，所述第八晶体管Q8的漏极接第一滤波子电路的输出端(同时接第九晶体管Q9的栅极)，第八晶体管Q8的栅极接第三节点C，所述第九晶体管Q9的漏极接浮地端，第七晶体管Q7、第八晶体管Q8、第九晶体管Q9的衬底均接第一供电端。所述第十晶体管Q10与所述第十一晶体管Q11的栅极同时接所述第三节点C，所述第十晶体管Q10的源极接浮地端，所述第十晶体管Q10的漏极与所述第十一晶体管Q11的源极、第十二晶体管Q12的源极相连，第十一晶体管Q11的漏极接第一滤波子电路的输出端(同时接第十二晶体管Q12的栅极)，第十二晶体管Q12的漏极接第一供电端，第十晶体管Q10、第十一晶体管Q11、第十二晶体管Q12的衬底均接浮地端。

其中，所述第七晶体管Q7、第八晶体管Q8、第九晶体管Q9可以为P型MOS管、第十晶体管Q10、第十一晶体管Q11以及第十二晶体管Q12可以为N型MOS管。

以及，所述第二滤波子电路的结构与所述第一滤波子电路的结构类同，本发明实施例在此不做赘述。

进一步地，所述第一滤波子电路用于接收第一消除信号，并对第一消除信号进行滤波处理和脉冲极性转换处理以得到第一处理信号，第二滤波子电路用于接收第二消除信号，对第二消除信号进行滤波处理和脉冲极性转换处理以得到第二处理信号。所述第一处理信号的波形图例如可以与图2中的处理信号一的波形图一致，第二处理信号的波形图例如可以与图2中的处理信号二的波形图一致。以及，本实施例中，所述滤波电路所能过滤的最大脉宽值应小于上升沿窄脉宽信号的脉宽和下降沿窄脉宽信号的脉宽。

其中，需要说明的是，信号在经过滤波电路之后会发生延迟。其中，以第一消除信号经过图7所示第一滤波子电路得到第一处理信号为例进行说明，第一处理信号中的上升沿相对于第一消除信号中的上升沿的延迟时间t_rd＝R×C₀×ln(V_BS÷V_SPL)，第一处理信号中的下降沿相对于第一消除信号中的下降沿延迟时间t_fd＝r×C₀×ln(V_BS÷(V_BS-V_SPH))，其中，r为第四电阻R4的阻值，R为第五电阻R5的阻值，C₀为电容C0的电容值，V_BS为第一供电电压VB的电压与浮地端的电压的差值，V_SPH、V_SPL分别是斯密特触发器电路的上阈值和下阈值。

以及，基于第一处理信号相对于所述第一消除信号的上升沿和下降沿均会产生延迟，则会使得第一滤波子电路所输出的第一处理信号与第一消除信号的脉冲宽度也定然会存在差异。其中，第一处理信号的脉宽＝第一消除信号的脉宽-t_rd+t_fd。基于此，本实施例中，应使得所述第一滤波子电路中的第四电阻R4的阻值r与所述第五电阻R5的阻值R相同，以及使得所述斯密特触发器电路的上阈值V_SPH与下阈值V_SPL之和等于所述第一供电电压VB与所述浮地端的电压信号VS之差，也即是，V_SPH+V_SPL＝V_BS。由此即可使得t_rd＝t_fd，则进一步使得第一处理信号与第一消除信号的脉冲宽度一致，从而可以确保信号不失真而提高信号的准确性。

以及，关于第二消除信号经过第二滤波子电路发生延迟的情形与上述信号经过第一滤波子电路发生延迟的情形类同，本发明实施例在此不做赘述。

进一步地，如图4所示，所述上桥臂驱动电路中还包括锁存器，所述锁存器主要用于基于第一处理信号和第二处理信号生成第二方波信号，并从所述锁存器的输出端输出所述第二方波信号。其中，当所述锁存器每次检测到第一处理信号的上升沿时，第二方波信号为低电平，当每次检测到第二处理信号的上升沿时，第二方波信号翻转为高电平，所述第二方波信号的波形图可以与图2所示的锁存器输出信号的波形图一致。

进一步地，参考图4所示，所述上桥臂驱动电路还包括有第十三晶体管Q13(例如可以为PMOS管)和第十四晶体管Q14(例如可以为NMOS管)，所述第十四晶体管Q14和第十三晶体管Q13的栅极均与所述锁存器的输出端连接，所述第十四晶体管Q14源极与浮地端连接、漏极与上桥臂驱动电路的输出端连接，以输出第一驱动信号HO，所述第十三晶体管Q13漏极与上桥臂驱动电路的输出端连接、源极与第一供电端连接。

其中，当第二方波信号为低电平时，第十三晶体管Q13导通，第十四晶体管Q14截至，输出端产生的第一驱动信号HO为高电平，以控制与所述输出端连接的上桥臂器件导通。当第二方波信号为高电平时，第十三晶体管Q13截至，第十四晶体管Q14导通，输出端产生的第一驱动信号HO为低电平，以控制与所述上桥臂驱动电路的输出端连接的上桥臂器件关断。其中，第一驱动信号HO的波形图可以如图2所示。

此外，所述上桥臂驱动电路中还包括有高压岛(如图4所示M区域)；所述第一信号转换电路、第二信号转换电路、第一信号检测及互锁电路、滤波电路、锁存器、第十三晶体管Q13、第十四晶体管Q14均位于所述高压岛内，以实现高压耐压。

但是，需要说明的是，在本实施例中，所述第一信号转换电路中的第一晶体管Q1及其栅极和源级、所述第二信号转换电路中的第二晶体管Q2及其栅极和源级均不位于所述高压岛中。

则由上述内容可知，在向上桥臂驱动电路输入第一方波信号之后，所述上桥臂驱动电路会基于所述第一方波信号使得上桥臂驱动电路的输出端的输出第一驱动信号HO，以驱动与上桥臂驱动电路的输出端连接的上桥臂器件导通或关断。其中，该第一驱动信号HO的脉宽与所述第一方波信号的脉宽一致，但所述第一驱动信号HO的高电平大于所述第一方波信号的高电平。

以及，本发明的上桥臂驱动电路在浮地端的电压信号VS突变负电压时可以避免上桥臂器件误导通，防止高压集成电路和功率模块损坏。以下对浮地端的电压信号VS发生突变的具体原因以及本发明的上桥臂驱动电路可以避免上桥臂器件误导通的具体原理进行介绍：

其中，上桥臂驱动电路通常被配置于高压集成电路中，而所述高压集成电路通常被配置于功率模块中。图8为本发明实施例提供的一种高压集成电路的结构示意图，图9为本发明实施例提供的一种功率模块的结构示意图。

如图8所示，所述高压集成电路包括有第一初始化电阻R6和第二初始化电阻R7、第一输入级电路、第二输入级电路、第一电平转换电路、第二电平转换电路、第一滤波器、第二滤波器、第二信号检测及互锁电路、欠压检测模块(图中未示出)、上桥臂驱动电路以及下桥臂驱动电路。

其中，所述高压集成电路具备第一输入端和第二输入端，所述第一初始化电阻R6的一端和所述第二初始化电阻R7的一端分别与所述高压集成电路的第一输入端和第二输入端连接、第一初始化电阻R6和第二初始化电阻R7的另一端接地。所述第一初始化电阻R6和第二初始化电阻R7用于当高压集成电路的第一输入端和第二输入端无外部输入信号时，将高压集成电路的第一输入端和第二输入端置为低电平。以及所述欠压检测模块用于对所述上桥臂驱动电路的第一供电电压VB和下桥臂驱动电路的第二供电电压进行欠压检测。

进一步地，高压集成电路的第一输入端用于获取的第一输入信号HIN，所述高压集成电路的第二输入端用于获取第二输入信号LIN，之后，所述第一输入信号HIN依次经过第一输入极电路进行整形和识别、再通过第一电平转换电路进行电压调整，再经过第一滤波器进行滤波，以此提高信号的抗噪特性；所述第二输入信号LIN依次经过第二输入极电路进行整形和识别、再通过第二电平转换电路进行电压调整，再经过第二滤波器进行滤波，以提高信号的抗噪特性。以及，上桥臂驱动电路根据第一输入信号HIN产生第一驱动信号HO以驱动相应相的上桥臂器件导通和关断，下桥臂驱动电路根据第二输入信号LIN产生第二驱动信号LO，以驱动相应相的下桥臂器件导通和关断，下桥臂驱动电路包括第二供电端和接地端，第二供电端接收第二供电电压VCC，第二供电电压VCC向所述下桥臂驱动电路供电，所述接地端接GND。

其中，需要说明的是，所述第一输入信号HIN和所述第二输入信号LIN在分别经过第一滤波器和第二滤波器之后会输入至所述第二信号检测及互锁电路中，以对第一输入信号HIN和第二输入信号LIN进行互锁，从而防止上桥臂器件和下桥臂器件同时导通，第一输入信号HIN和第二输入信号LIN例如可以为方波信号。

以及，参考图9所示，所述功率模块包括有U相高压集成电路、V相高压集成电路、W相高压集成电路；U相上桥臂器件Q15、U相下桥臂器件Q16；V相上桥臂器件Q17、V相下桥臂器件Q18；W相上桥臂器件Q19、W相下桥臂器件Q20。

所述U相上桥臂器件Q15、U相下桥臂器件Q16、V相上桥臂器件Q17、V相下桥臂器件Q18、W相上桥臂器件Q19以及W相下桥臂器件Q20均分别包括功率开关管(IGBT或者MOS管)及与其反并联的快恢复二极管。

所述U相高压集成电路用于控制U相上桥臂器件和U相下桥臂器件的导通和关断；所述V相高压集成电路用于控制V相上桥臂器件和V相下桥臂器件的导通和关断；所述W相高压集成电路用于控制W相上桥臂器件和W相下桥臂器件的导通和关断。

具体的，所述U相高压集成电路中的上桥臂驱动电路用于控制U相上桥臂器件的导通和关断、下桥臂驱动电路用于控制U相下桥臂器件的导通和关断；所述V相高压集成电路中的上桥臂驱动电路用于控制V相上桥臂器件的导通和关断、下桥臂驱动电路用于控制V相下桥臂器件的导通和关断；所述W相高压集成电路中的上桥臂驱动电路用于控制W相上桥臂器件的导通和关断、下桥臂驱动电路用于控制W相下桥臂器件的导通和关断。

其中，所述U相高压集成电路、V相高压集成电路、W相高压集成电路中均包括有如图8所示的高压集成电路，同时，三者的设置方式类似。由此本实施例仅以U相高压集成电路的设置方式为例进行说明。

结合图8和图9，所述U相高压集成电路的第一输入端与功率模块的P4引脚连接，以接收第一输入信号HIN，所述U相高压集成电路中上桥臂驱动电路的输出端与上桥臂器件Q15的栅极连接，以向所述上桥臂器件Q15输出第一驱动信号HO，所述上桥臂器件Q15的漏极连接功率模块的P17引脚，所述P17引脚用于向上桥臂器件Q15提供母线电压VP，所述上桥臂器件Q15的源极连接浮地端。所述U相高压集成电路的第二输入端与功率模块的P5引脚连接，以接收第二输入信号LIN，所述U相高压集成电路中下桥臂驱动电路还通过功率模块的P3引脚接收第二供电电压VCC(例如可以为低电压信号)，所述U相高压集成电路中下桥臂驱动电路的输出端与下桥臂器件Q16的栅极连接，以向所述下桥臂器件Q16输出第二驱动信号LO，所述下桥臂器件Q16的漏极连接浮地端，所述下桥臂器件Q16的源极通过功率模块的P19引脚接GND。以及所述U相高压集成电路还与功率模块的P11引脚连接，所述P11引脚用于对所述U相高压集成电路的温度进行监控并输出温度监测信号VTH。

并且，所述上桥臂驱动电路的第一供电端与所述功率模块的P2引脚连接，所述P2引脚处的电压即为所述第一供电电压VB(所述VB例如可以为高电压信号)。所述上桥臂驱动电路的浮地端与所述功率模块的P18引脚，所述P18引脚处的电压即为浮地端的电压信号VS，所述浮地端通过所述P18引脚输出所述浮地端的电压信号VS至负载(例如电机)，以驱动负载运作。

以及，通过所述U相高压集成电路中上桥臂驱动电路的输出端以及下桥臂驱动电路的输出端可以分别控制上桥臂器件Q15的导通和关断以及下桥臂器件Q16的导通和关断，以此来控制浮地端的电压信号VS，以驱动负载运作。

但是，需要强调的是，在功率模块中，当所述U相高压集成电路中上桥臂器件关断而下桥臂器件还未导通时，引脚P19处的电压会通过下桥臂器件Q16中的快恢复二极管续流至引脚P18，使得P18引脚处的电压突变为负电压，则会使得浮地端的电压信号VS突变为负电压，以及，经过一段时间之后P18引脚处的电压会恢复正常。其中，图10a为本发明实施例提供的一种功率模块的浮地端的电压信号VS突变过程的曲线示意图，如图10a所示，t1时间段为P18引脚处的电压因为上桥臂器件关断时、下桥臂器件还未导通而突变的曲线示意图，其中，浮地端的电压信号VS的负电压的值与t1、下桥臂器件Q16中的快恢复二极管以及负载的参数(例如电机负载的寄生参数)相关。

其中，当功率模块中的快恢复二极管、所述P18引脚连接的负载、打线寄生电感等系统参数不同时，所述P18引脚处的电压突变为负电压时所对应的幅值和持续脉宽也不相同。以及还需说明的是，图10b为本发明实施例提供的一种功率模块的浮地端的电压信号VS出现瞬态负压时对应的正常工作区域和异常工作区域的示意图，如图10b所示，当所述P18引脚处的电压突变为负电压时所对应的幅值和持续脉宽位于图10b所示的正常工作区域时，P18引脚处的电压的变换不会影响到后续对于上桥臂器件的控制；当所述P18引脚处的电压突变为负电压时所对应的幅值和持续脉宽位于图10b所示的异常工作区域时，P18引脚电压的变换会影响到后续U相高压集成电路中上桥臂驱动电路对于上桥臂器件的控制，易对功率模块造成不可逆的损坏。

以及，进一步地，需要说明的是，P2引脚处的电压(也即是第一供电电压VB)与P18引脚处的电压(也即是浮地端的电压信号VS)之间存在一定联系，具体而言，P2引脚和P18引脚之间连接有电容(图中未示出)，其中，基于电容两端电压不能突变，则P2引脚处的电压会随着P18引脚处的电压的变化而变化。基于此，当P18引脚的电压突变为负电压后再恢复为正常值时，P2引脚处的电压也相应的突变为负电压，之后再恢复至正常值，也即是，第一供电电压VB会突变为负压，之后再恢复至正常值。此时，参考图4可知，第一供电电压VB的突变也会引起第一信号转换电路的第一节点A以及第二信号转换电路的第二节点B处的电压突变，之后再恢复至正常值，如此会使得第一转换信号和第二转换信号产生噪声脉冲。

但是需要说明的是，从前述内容可知，在本实施例中，当第一供电电压VB由于浮地端电压的影响而突变为负电压时，所述第一节点A处的电压的绝对值小于和第二节点B处的电压的绝对值，并且，流经第一节点A出的电流也小于流经第二节点B处的电流，从而会使得所述第一节点A恢复至正常电压(也即是0V)所需的时间也短于第二节点B恢复至正常电压所需的时间，则相应的，与第一节点A处的电位对应的第一转换信号所产生的噪声脉冲的宽度也小于与第二节点B处的电位对应的第二转换信号所产生的噪声脉冲的宽度，并且，当P2引脚处的电压突变为负电压时，第一转换信号的电压的绝对值也会小于第二转换信号的绝对值。

基于此，图11本发明实施例提供的一种浮地端的电压信号VS突变为负电压时，上桥臂驱动电路中相关信号的波形图。其中，第一方波信号、上升沿窄脉宽信号、下降沿窄脉宽信号的波形图如图11所示，当浮地端的电压信号VS突变为负电压时，第一转换信号的电压的绝对值小于第二转换信号的电压的绝对值，并且，第一转换信号中产生的噪声脉冲f的脉宽会小于第二转换信号中产生的噪声脉冲g的脉宽。从而当利用第一信号检测及互锁电路对第一转换信号和第二转换信号进行共模脉冲消除处理得到第一消除信号和第二消除信号之后，所述第一消除信号中不存在噪声脉冲，第二消除信号中存在噪声脉冲h。此时，即使噪声脉冲h的脉宽大于滤波电路所能过滤的最大脉宽，则利用滤波电路对第一消除信号和第二消除信号执行完滤波处理以及脉冲极性转换处理而得到第一处理信号和第二处理信号之后，第一处理信号中不存在噪声脉冲，仅第二处理信号中存在噪声脉冲k。

则，当锁存器基于第一处理信号和第二处理信号生成第二方波信号时，所述噪声脉冲k并不会使得上桥臂器件在关断之后又异常导通。具体而言，针对锁存器而言，当每次采集到第一处理信号的上升沿时，锁存器的输出端所输出的第二方波信号为低电平信号，则上桥臂驱动电路输出端所输出的第一驱动信号HO为高电平信号，以使得上桥臂器件导通，当每次采集到第二处理信号的上升沿时，锁存器的输出端所输出第二方波信号翻转为高电平信号，则上桥臂驱动电路输出端所输出的第一驱动信号HO为低电平信号，以使得上桥臂器件关断。

基于此，参考图11所示的第一处理信号和第二处理信号而言，所述锁存器在采集所述第二处理信号的噪声脉冲k之前，其所采集的脉冲为第二处理信号的第一个脉冲，则锁存器在采集所述第二处理信号的噪声脉冲k之前，所述锁存器输出端所输出的第二方波信号应当为高电平信号，所述上桥臂驱动电路输出端所输出的第一驱动信号HO为低电平信号，也即所述上桥臂器件处于关断状态。以及接着，当所述锁存器采集到噪声脉冲k时，由于所述噪声脉冲k位于第二处理信号中，则所述噪声脉冲k用于指示所述第二方波信号为高电平信号，与采集噪声脉冲k之前所述锁存器端所输出的第二方波信号一致，则所述第一驱动信号HO仍会为低电平信号，以及所述上桥臂器件仍然处于关断状态，而并不会异常导通。

由此可以确定，即使本实施例的上桥臂驱动电路在浮地端的电压发生突变时，其仍然可以确保所述上桥臂驱动电路输出端所输出的第一驱动信号HO为正确的信号，进而防止上桥臂器件异常导通，避免了功率模块发生损坏。

综上所述，本发明提供的上桥臂驱动电路、高压集成电路以及功率模块中，所述上桥臂驱动电路包括有边沿窄脉冲产生电路、第一信号转换电路以及第二信号转换电路。其中，当所述上桥臂驱动电路的浮地端为负电压时，会使得：所述第一转换信号的电压的绝对值小于所述第二转换信号的电压的绝对值、所述第一转换信号的脉宽小于所述第二转换信号的脉宽、所述第一转换信号的电压的恢复速度大于所述第二转换信号的电压的恢复速度。从而可以防止上桥臂器件在关断之后发生异常导通现象，避免了“由于上桥臂器件异常导通而使得高压集成电路和功率器件损坏”的现象发生，确保了所述高压集成电路与功率器件能够正常运作，提高了上桥臂驱动电路耐负电压能力、安全裕量、可靠性以及普适性。

此外，本发明还提供了一种高压集成电路，其结构示意图可以如图8所示，包括如图4所示的上桥臂驱动电路。其中，关于图8中结构的介绍具体可以参见前述内容，本发明实施例在此不作赘述。

以及，本发明还提供了一种功率模块，其结构示意图可以如图9所示，包括U相高压集成电路、与U相高压集成电路连接的U相上桥臂器件和U相下桥臂器件、V相高压集成电路、与V相高压集成电路连接的V相上桥臂器件和V相下桥臂器件、W相高压集成电路、与W相高压集成电路连接的W相上桥臂器件和W相下桥臂器件；

其中，所述U相高压集成电路用于控制U相上桥臂器件和U相下桥臂器件的导通或关断；所述V相高压集成电路用于控制V相上桥臂器件和V相下桥臂器件导通或关断；所述W相高压集成电路用于控制W相上桥臂器件和W相下桥臂器件导通或关断。

其中，所述U相高压集成电路、V相高压集成电路、W相高压集成电路可以均如图8所示，本实施例在此不作赘述。

本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的系统而言，由于与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。

上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (62)

1.一种上桥臂驱动电路，其特征在于，所述上桥臂驱动电路包括：

边沿窄脉冲产生电路，接收第一方波信号，根据所述第一方波信号的上升沿和下降沿产生上升沿窄脉宽信号和下降沿窄脉宽信号，并分别通过所述边沿窄脉冲产生电路的第一输出端和第二输出端输出；

第一信号转换电路，与所述边沿窄脉冲产生电路的第一输出端连接，接收所述上升沿窄脉宽信号，对所述上升沿窄脉宽信号进行转换产生第一转换信号并输出；

第二信号转换电路，与所述边沿窄脉冲产生电路的第二输出端连接，接收所述下降沿窄脉宽信号，对所述下降沿窄脉宽信号进行转换产生第二转换信号并输出；

其中，在所述上桥臂驱动电路的浮地端为负电压时，所述第一转换信号的电压和所述第二转换信号的电压不同。

2.如权利要求1所述的上桥臂驱动电路，其特征在于，在所述上桥臂驱动电路的浮地端为负电压时，所述第一转换信号的电压的绝对值小于所述第二转换信号的电压的绝对值。

3.如权利要求1所述的上桥臂驱动电路，其特征在于，在所述上桥臂驱动电路的浮地端为负电压时，所述第一转换信号的脉宽小于所述第二转换信号的脉宽。

4.如权利要求1所述的上桥臂驱动电路，其特征在于，在所述上桥臂驱动电路的浮地端为负电压时，所述第一转换信号的电压的恢复速度大于所述第二转换信号的电压的恢复速度。

5.如权利要求1所述的上桥臂驱动电路，其特征在于，所述第一信号转换电路包括第一晶体管、第一电阻、第三电阻以及第一钳位二极管；

所述第一晶体管的栅极与边沿窄脉冲产生电路的第一输出端连接，第一晶体管的源极接地，第一晶体管的漏极与第三电阻的一端连接，第三电阻的另一端与第一节点连接；所述第一电阻的一端与所述第一节点连接，所述第一电阻的另一端连接至一第一供电端，接收第一供电电压；所述第一钳位二极管的阳极与所述第一节点连接，所述第一钳位二极管的阴极连接至所述第一供电端。

6.如权利要求5所述的上桥臂驱动电路，其特征在于，所述第三电阻为多晶电阻。

7.如权利要求5所述的上桥臂驱动电路，其特征在于，所述第二信号转换电路包括第二晶体管、第二电阻以及第二钳位二极管；

所述第二晶体管的栅极与边沿窄脉冲产生电路的第二输出端连接，第二晶体管的源极接地，第二晶体管的漏极与第二节点连接；所述第二电阻的一端与所述第二节点连接，所述第二电阻的另一端连接至所述第一供电端；所述第二钳位二极管的阳极与所述第二节点连接，所述第二钳位二极管的阴极连接至所述第一供电端。

8.如权利要求7所述的上桥臂驱动电路，其特征在于，所述第一晶体管和第二晶体管为N型LDMOS管。

9.如权利要求1-8任一项所述的上桥臂驱动电路，其特征在于，所述上桥臂驱动电路还包括分别与所述第一信号转换电路和所述第二信号转换电路连接的第一信号检测及互锁电路，用于接收第一转换信号和第二转换信号，并消除第一转换信号中相对于第二转换信号的共模脉冲信号以形成第一消除信号，以及消除第二转换信号中相对于第一转换信号的共模脉冲信号以形成第二消除信号，再分别通过所述第一信号检测及互锁电路的第一输出端和第二输出端输出所述第一消除信号和所述第二消除信号。

10.如权利要求9所述的上桥臂驱动电路，其特征在于，所述第一信号检测及互锁电路包括信号检测模块和互锁模块；

所述信号检测模块包括第一反相器、第二反相器、第三反相器以及第四反相器；所述互锁模块包括第五反相器、第六反相器、第一与非门以及第二与非门；

其中，所述第一反相器的输入端接收所述第一转换信号，第一反相器的输出端与所述第三反相器的输入端连接，所述第三反相器的输出端与所述第五反相器的输入端以及所述第二与非门的第一输入端连接，所述第五反相器的输出端与所述第一与非门的第一输入端连接；

所述第二反相器的输入端接收所述第二转换信号，第二反相器的输出端与所述第四反相器的输入端连接，所述第四反相器的输出端与所述第六反相器的输入端以及所述第一与非门的第二输入端连接，所述第六反相器的输出端与所述第二与非门的第二输入端连接；

以及，所述第一与非门的输出端用于作为所述第一信号检测及互锁电路的第一输出端以输出第一消除信号，所述第二与非门的输出端用于作为所述第一信号检测及互锁电路的第二输出端以输出第二消除信号。

11.如权利要求10所述的上桥臂驱动电路，其特征在于，所述第一反相器的阈值电压和所述第二反相器的阈值电压相同。

12.如权利要求9所述的上桥臂驱动电路，其特征在于，所述上桥臂驱动电路还包括与所述第一信号检测及互锁电路的第一输出端和第二输出端连接的滤波电路，用于接收第一消除信号和第二消除信号，并对所述第一消除信号和所述第二消除信号进行滤波，以及分别对所述第一消除信号和所述第二消除信号进行转换以得到第一处理信号和第二处理信号并输出。

13.如权利要求12所述的上桥臂驱动电路，其特征在于，所述滤波电路包括：第一滤波子电路和第二滤波子电路，所述第一滤波子电路对所述第一消除信号进行转换以得到第一处理信号，所述第二滤波子电路对所述第二消除信号进行转换以得到第二处理信号；

所述第一滤波子电路和第二滤波子电路均分别包括第三晶体管、第四晶体管、第四电阻、第五电阻、第一电容以及斯密特触发器电路；所述第三晶体管的栅极与所述第一信号检测及互锁电路输出端连接，所述第三晶体管的源极与所述第一供电端连接，所述第三晶体管的漏极与所述第四电阻的一端连接，所述第四电阻的另一端与第三节点连接；所述第四晶体管的栅极与所述第一信号检测及互锁电路输出端连接，所述第四晶体管的源极与所述浮地端连接，所述第四晶体管的漏极与所述第五电阻的一端连接，所述第五电阻的另一端与所述第三节点连接，所述第一电容的一端与所述第三节点连接，所述第一电容的另一端与所述浮地端连接；所述斯密特触发器电路与所述第三节点连接。

14.如权利要求13所述的上桥臂驱动电路，其特征在于，

所述斯密特触发器电路包括第七晶体管、第八晶体管、第九晶体管、第十晶体管、第十一晶体管以及第十二晶体管；

其中，所述第七晶体管栅极接所述第三节点，所述第七晶体管的源极接所述第一供电端，所述第七晶体管的漏极与所述第八晶体管的源极、所述第九晶体管的源极相连；所述第八晶体管的漏极接所述第一滤波子电路的输出端，同时接所述第九晶体管的栅极，所述第八晶体管的栅极接所述第三节点；所述第九晶体管的漏极接浮地端；所述第七晶体管、所述第八晶体管、所述第九晶体管的衬底均接所述第一供电端；所述第十晶体管与所述第十一晶体管的栅极同时接所述第三节点，所述第十晶体管的源极接浮地端，所述第十晶体管的漏极与所述第十一晶体管的源极、所述第十二晶体管的源极相连，所述第十一晶体管的漏极接所述第一滤波子电路的输出端，同时接所述第十二晶体管的栅极；所述第十二晶体管的漏极接所述第一供电端，所述第十晶体管、所述第十一晶体管、所述第十二晶体管的衬底均接浮地端。

15.如权利要求13所述的上桥臂驱动电路，其特征在于，所述第四电阻的阻值与所述第五电阻的阻值相同，所述斯密特触发器电路的上阈值与下阈值之和等于所述第一供电端处的电压与所述浮地端的电压之差。

16.如权利要求14所述的上桥臂驱动电路，其特征在于，所述第七晶体管、第八晶体管、第九晶体管为PMOS管；所述第十晶体管、第十一晶体管以及第十二晶体管为NMOS管。

17.如权利要求12所述的上桥臂驱动电路，其特征在于，所述上桥臂驱动电路还包括锁存器；所述锁存器与所述滤波电路连接，用于接收所述第一处理信号和所述第二处理信号，基于所述第一处理信号和所述第二处理信号生成第二方波信号，并输出所述第二方波信号。

18.如权利要求17所述的上桥臂驱动电路，其特征在于，所述上桥臂驱动电路还包括第十三晶体管和第十四晶体管；

所述第十三晶体管的栅极和所述第十四晶体管的栅极均连接至所述锁存器的输出端，所述第十三晶体管的源极与所述第一供电端连接，所述第十三晶体管的漏极与所述第十四晶体管的漏极连接，并共同作为所述上桥臂驱动电路的输出端，输出第一驱动信号，所述第十四晶体管的源极与所述浮地端连接。

19.如权利要求17所述的上桥臂驱动电路，其特征在于，所述第一方波信号与所述第二方波信号的脉宽长度一致。

20.如权利要求17所述的上桥臂驱动电路，其特征在于，所述上桥臂驱动电路中包括有高压岛，所述第一信号转换电路、第二信号转换电路、第一信号检测及互锁电路、滤波电路以及锁存器均位于所述高压岛内。

21.一种高压集成电路，其特征在于，包括上桥臂驱动电路和下桥臂驱动电路，所述下桥臂驱动电路接收第三方波信号，根据所述第三方波信号产生第二驱动信号；

所述上桥臂驱动电路包括：

边沿窄脉冲产生电路，接收第一方波信号，根据所述第一方波信号的上升沿和下降沿产生上升沿窄脉宽信号和下降沿窄脉宽信号，并分别通过所述边沿窄脉冲产生电路的第一输出端和第二输出端输出；

第一信号转换电路，与所述边沿窄脉冲产生电路的第一输出端连接，接收所述上升沿窄脉宽信号，对所述上升沿窄脉宽信号进行转换产生第一转换信号并输出；

第二信号转换电路，与所述边沿窄脉冲产生电路的第二输出端连接，接收所述下降沿窄脉宽信号，对所述下降沿窄脉宽信号进行转换产生第二转换信号并输出；

其中，在所述上桥臂驱动电路的浮地端为负电压时，所述第一转换信号的电压和所述第二转换信号的电压不同。

22.如权利要求21所述的高压集成电路，其特征在于，在所述上桥臂驱动电路的浮地端为负电压时，所述第一转换信号的电压的绝对值小于所述第二转换信号的电压的绝对值。

23.如权利要求21所述的高压集成电路，其特征在于，在所述上桥臂驱动电路的浮地端为负电压时，所述第一转换信号的脉宽小于所述第二转换信号的脉宽。

24.如权利要求21所述的高压集成电路，其特征在于，在所述上桥臂驱动电路的浮地端为负电压时，所述第一转换信号的电压的恢复速度大于所述第二转换信号的电压的恢复速度。

25.如权利要求21所述的高压集成电路，其特征在于，所述第一信号转换电路包括第一晶体管、第一电阻、第三电阻以及第一钳位二极管；

所述第一晶体管的栅极与边沿窄脉冲产生电路的第一输出端连接，第一晶体管的源极接地，第一晶体管的漏极与第三电阻的一端连接，第三电阻的另一端与第一节点连接；所述第一电阻的一端与所述第一节点连接，所述第一电阻的另一端连接至一第一供电端，接收第一供电电压；所述第一钳位二极管的阳极与所述第一节点连接，所述第一钳位二极管的阴极连接至所述第一供电端。

26.如权利要求25所述的高压集成电路，其特征在于，所述第三电阻为多晶电阻。

27.如权利要求25所述的高压集成电路，其特征在于，所述第二信号转换电路包括第二晶体管、第二电阻以及第二钳位二极管；

所述第二晶体管的栅极与边沿窄脉冲产生电路的第二输出端连接，第二晶体管的源极接地，第二晶体管的漏极与第二节点连接；所述第二电阻的一端与所述第二节点连接，所述第二电阻的另一端连接至所述第一供电端；所述第二钳位二极管的阳极与所述第二节点连接，所述第二钳位二极管的阴极连接至所述第一供电端。

28.如权利要求27所述的高压集成电路，其特征在于，所述第一晶体管和第二晶体管为N型LDMOS管。

29.如权利要求21-28任一项所述的高压集成电路，其特征在于，所述上桥臂驱动电路还包括分别与所述第一信号转换电路和所述第二信号转换电路连接的第一信号检测及互锁电路，用于接收第一转换信号和第二转换信号，并消除第一转换信号中相对于第二转换信号的共模脉冲信号以形成第一消除信号，以及消除第二转换信号中相对于第一转换信号的共模脉冲信号以形成第二消除信号，再分别通过所述第一信号检测及互锁电路的第一输出端和第二输出端输出所述第一消除信号和所述第二消除信号。

30.如权利要求29所述的高压集成电路，其特征在于，所述第一信号检测及互锁电路包括信号检测模块和互锁模块；

所述信号检测模块包括第一反相器、第二反相器、第三反相器以及第四反相器；所述互锁模块包括第五反相器、第六反相器、第一与非门以及第二与非门；

其中，所述第一反相器的输入端接收所述第一转换信号，第一反相器的输出端与所述第三反相器的输入端连接，所述第三反相器的输出端与所述第五反相器的输入端以及所述第二与非门的第一输入端连接，所述第五反相器的输出端与所述第一与非门的第一输入端连接；

所述第二反相器的输入端接收所述第二转换信号，第二反相器的输出端与所述第四反相器的输入端连接，所述第四反相器的输出端与所述第六反相器的输入端以及所述第一与非门的第二输入端连接，所述第六反相器的输出端与所述第二与非门的第二输入端连接；

以及，所述第一与非门的输出端作为所述第一信号检测及互锁电路的第一输出端以输出第一消除信号，所述第二与非门的输出端作为所述第一信号检测及互锁电路的第二输出端以输出第二消除信号。

31.如权利要求30所述的高压集成电路，其特征在于，所述第一反相器的阈值电压和所述第二反相器的阈值电压相同。

32.如权利要求29所述的高压集成电路，其特征在于，所述上桥臂驱动电路还包括与所述第一信号检测及互锁电路的第一输出端和第二输出端连接的滤波电路，用于接收第一消除信号和第二消除信号，并对所述第一消除信号和所述第二消除信号进行滤波，以及分别对所述第一消除信号和所述第二消除信号进行转换以得到第一处理信号和第二处理信号并输出。

33.如权利要求32所述的高压集成电路，其特征在于，所述滤波电路包括：第一滤波子电路和第二滤波子电路，所述第一滤波子电路对所述第一消除信号进行转换以得到第一处理信号，所述第二滤波子电路对所述第二消除信号进行转换以得到第二处理信号；

所述第一滤波子电路和第二滤波子电路均分别包括第三晶体管、第四晶体管、第四电阻、第五电阻、第一电容以及斯密特触发器电路；所述第三晶体管的栅极与所述第一信号检测及互锁电路输出端连接，所述第三晶体管的源极与所述第一供电端连接，所述第三晶体管的漏极与所述第四电阻的一端连接，所述第四电阻的另一端与第三节点连接；所述第四晶体管的栅极与所述第一信号检测及互锁电路输出端连接，所述第四晶体管的源极与所述浮地端连接，所述第四晶体管的漏极与所述第五电阻的一端连接，所述第五电阻的另一端与所述第三节点连接，所述第一电容的一端与所述第三节点连接，所述第一电容的另一端与所述浮地端连接；所述斯密特触发器电路与所述第三节点连接。

34.如权利要求33所述的高压集成电路，其特征在于，

所述斯密特触发器电路包括第七晶体管、第八晶体管、第九晶体管、第十晶体管、第十一晶体管以及第十二晶体管；

其中，所述第七晶体管栅极接所述第三节点，所述第七晶体管的源极接所述第一供电端，所述第七晶体管的漏极与所述第八晶体管的源极、所述第九晶体管的源极相连；所述第八晶体管的漏极接所述第一滤波子电路的输出端，同时接所述第九晶体管的栅极，所述第八晶体管的栅极接所述第三节点；所述第九晶体管的漏极接浮地端；所述第七晶体管、所述第八晶体管、所述第九晶体管的衬底均接所述第一供电端；所述第十晶体管与所述第十一晶体管的栅极同时接所述第三节点，所述第十晶体管的源极接浮地端，所述第十晶体管的漏极与所述第十一晶体管的源极、所述第十二晶体管的源极相连，所述第十一晶体管的漏极接所述第一滤波子电路的输出端，同时接所述第十二晶体管的栅极；所述第十二晶体管的漏极接所述第一供电端，所述第十晶体管、所述第十一晶体管、所述第十二晶体管的衬底均接浮地端。

35.如权利要求33所述的高压集成电路，其特征在于，所述第四电阻的阻值与所述第五电阻的阻值相同，所述斯密特触发器电路的上阈值与下阈值之和等于所述第一供电端处的电压与所述浮地端的电压之差。

36.如权利要求34所述的高压集成电路，其特征在于，所述第七晶体管、第八晶体管、第九晶体管为PMOS管；所述第十晶体管、第十一晶体管以及第十二晶体管为NMOS管。

37.如权利要求32所述的高压集成电路，其特征在于，所述上桥臂驱动电路还包括锁存器；所述锁存器与所述滤波电路连接，用于接收所述第一处理信号和所述第二处理信号，基于所述第一处理信号和所述第二处理信号生成第二方波信号，并输出所述第二方波信号。

38.如权利要求37所述的高压集成电路，其特征在于，所述上桥臂驱动电路还包括第十三晶体管和第十四晶体管；

所述第十三晶体管的栅极和所述第十四晶体管的栅极均连接至所述锁存器的输出端，所述第十三晶体管的源极与所述第一供电端连接，所述第十三晶体管的漏极与所述第十四晶体管的漏极连接，并共同作为所述上桥臂驱动电路的输出端，输出第一驱动信号，所述第十四晶体管的源极与所述浮地端连接。

39.如权利要求37所述的高压集成电路，其特征在于，所述第一方波信号与所述第二方波信号的脉宽长度一致。

40.如权利要求37所述的高压集成电路，其特征在于，所述上桥臂驱动电路中包括有高压岛，所述第一信号转换电路、第二信号转换电路、第一信号检测及互锁电路、滤波电路以及锁存器均位于所述高压岛内。

41.如权利要求21所述的高压集成电路，其特征在于，所述高压集成电路还包括第一输入级电路、第二输入级电路、第一电平转换电路、第二电平转换电路、第一滤波器、第二滤波器以及第二信号检测及互锁电路；

其中，所述第一输入级电路、第一电平转换电路、第一滤波器以及第二信号检测及互锁电路依次连接，所述第二输入级电路、第二电平转换电路、第二滤波器以及第二信号检测及互锁电路依次连接；所述第一输入级电路和第二输入级电路分别接收第一输入信号和第二输入信号，所述第一输入信号和所述第二输入信号互补；所述第二信号检测及互锁电路产生与所述第一输入信号相应的所述第一方波信号和与所述第二输入信号相应的第三方波信号；所述上桥臂驱动电路和下桥臂驱动电路均与所述第二信号检测及互锁电路连接，分别接收所述第一方波信号和第三方波信号并产生与所述第一方波信号相应的第一驱动信号和与所述第三方波信号相应的第二驱动信号。

42.一种功率模块，其特征在于，包括U相高压集成电路、与U相高压集成电路连接的U相上桥臂器件和U相下桥臂器件、V相高压集成电路、与V相高压集成电路连接的V相上桥臂器件和V相下桥臂器件、W相高压集成电路、与W相高压集成电路连接的W相上桥臂器件和W相下桥臂器件；

其中，所述U相高压集成电路用于控制U相上桥臂器件和U相下桥臂器件的导通或关断；所述V相高压集成电路用于控制V相上桥臂器件和V相下桥臂器件导通或关断；所述W相高压集成电路用于控制W相上桥臂器件和W相下桥臂器件导通或关断；

以及，所述U相高压集成电路、V相高压集成电路、W相高压集成电路均包括高压集成电路；所述高压集成电路包括上桥臂驱动电路和下桥臂驱动电路，所述下桥臂驱动电路接收第三方波信号，根据所述第三方波信号产生第二驱动信号；

所述上桥臂驱动电路包括：

边沿窄脉冲产生电路，接收第一方波信号，根据所述第一方波信号的上升沿和下降沿产生上升沿窄脉宽信号和下降沿窄脉宽信号，并分别通过所述边沿窄脉冲产生电路的第一输出端和第二输出端输出；

第一信号转换电路，与所述边沿窄脉冲产生电路的第一输出端连接，接收所述上升沿窄脉宽信号，对所述上升沿窄脉宽信号进行转换产生第一转换信号并输出；

第二信号转换电路，与所述边沿窄脉冲产生电路的第二输出端连接，接收所述下降沿窄脉宽信号，对所述下降沿窄脉宽信号进行转换产生第二转换信号并输出；

其中，在所述上桥臂驱动电路的浮地端为负电压时，所述第一转换信号的电压和所述第二转换信号的电压不同。

43.如权利要求42所述的功率模块，其特征在于，在所述上桥臂驱动电路的浮地端为负电压时，所述第一转换信号的电压的绝对值小于所述第二转换信号的电压的绝对值。

44.如权利要求42所述的功率模块，其特征在于，在所述上桥臂驱动电路的浮地端为负电压时，所述第一转换信号的脉宽小于所述第二转换信号的脉宽。

45.如权利要求42所述的功率模块，其特征在于，在所述上桥臂驱动电路的浮地端为负电压时，所述第一转换信号的电压的恢复速度大于所述第二转换信号的电压的恢复速度。

46.如权利要求42所述的功率模块，其特征在于，所述第一信号转换电路包括第一晶体管、第一电阻、第三电阻以及第一钳位二极管；

所述第一晶体管的栅极与边沿窄脉冲产生电路的第一输出端连接，第一晶体管的源极接地，第一晶体管的漏极与第三电阻的一端连接，第三电阻的另一端与第一节点连接；所述第一电阻的一端与所述第一节点连接，所述第一电阻的另一端连接至一第一供电端，接收第一供电电压；所述第一钳位二极管的阳极与所述第一节点连接，所述第一钳位二极管的阴极连接至所述第一供电端。

47.如权利要求46所述的功率模块，其特征在于，所述第三电阻为多晶电阻。

48.如权利要求46所述的功率模块，其特征在于，所述第二信号转换电路包括第二晶体管、第二电阻以及第二钳位二极管；

所述第二晶体管的栅极与边沿窄脉冲产生电路的第二输出端连接，第二晶体管的源极接地，第二晶体管的漏极与第二节点连接；所述第二电阻的一端与所述第二节点连接，所述第二电阻的另一端连接至所述第一供电端；所述第二钳位二极管的阳极与所述第二节点连接，所述第二钳位二极管的阴极连接至所述第一供电端。

49.如权利要求48所述的功率模块，其特征在于，所述第一晶体管和第二晶体管为N型LDMOS管。

50.如权利要求42-49任一项所述的功率模块，其特征在于，所述上桥臂驱动电路还包括分别与所述第一信号转换电路和所述第二信号转换电路连接的第一信号检测及互锁电路，用于接收第一转换信号和第二转换信号，并消除第一转换信号中相对于第二转换信号的共模脉冲信号以形成第一消除信号，以及消除第二转换信号中相对于第一转换信号的共模脉冲信号以形成第二消除信号，再分别通过所述第一信号检测及互锁电路的第一输出端和第二输出端输出所述第一消除信号和所述第二消除信号。

51.如权利要求50所述的功率模块，其特征在于，所述第一信号检测及互锁电路包括信号检测模块和互锁模块；

所述信号检测模块包括第一反相器、第二反相器、第三反相器以及第四反相器；所述互锁模块包括第五反相器、第六反相器、第一与非门以及第二与非门；

其中，所述第一反相器的输入端接收所述第一转换信号，第一反相器的输出端与所述第三反相器的输入端连接，所述第三反相器的输出端与所述第五反相器的输入端以及所述第二与非门的第一输入端连接，所述第五反相器的输出端与所述第一与非门的第一输入端连接；

所述第二反相器的输入端接收所述第二转换信号，第二反相器的输出端与所述第四反相器的输入端连接，所述第四反相器的输出端与所述第六反相器的输入端以及所述第一与非门的第二输入端连接，所述第六反相器的输出端与所述第二与非门的第二输入端连接；

以及，所述第一与非门的输出端作为所述第一信号检测及互锁电路的第一输出端以输出第一消除信号，所述第二与非门的输出端作为所述第一信号检测及互锁电路的第二输出端以输出第二消除信号。

52.如权利要求51所述的功率模块，其特征在于，所述第一反相器的阈值电压和所述第二反相器的阈值电压相同。

53.如权利要求50所述的功率模块，其特征在于，所述上桥臂驱动电路还包括与所述第一信号检测及互锁电路的第一输出端和第二输出端连接的滤波电路，用于接收第一消除信号和第二消除信号，并对所述第一消除信号和所述第二消除信号进行滤波，以及分别对所述第一消除信号和所述第二消除信号进行转换以得到第一处理信号和第二处理信号并输出。

54.如权利要求53所述的功率模块，其特征在于，所述滤波电路包括：第一滤波子电路和第二滤波子电路，所述第一滤波子电路对所述第一消除信号进行转换以得到第一处理信号，所述第二滤波子电路对所述第二消除信号进行转换以得到第二处理信号；

所述第一滤波子电路和第二滤波子电路均分别包括第三晶体管、第四晶体管、第四电阻、第五电阻、第一电容以及斯密特触发器电路；所述第三晶体管的栅极与所述第一信号检测及互锁电路输出端连接，所述第三晶体管的源极与所述第一供电端连接，所述第三晶体管的漏极与所述第四电阻的一端连接，所述第四电阻的另一端与第三节点连接；所述第四晶体管的栅极与所述第一信号检测及互锁电路输出端连接，所述第四晶体管的源极与所述浮地端连接，所述第四晶体管的漏极与所述第五电阻的一端连接，所述第五电阻的另一端与所述第三节点连接，所述第一电容的一端与所述第三节点连接，所述第一电容的另一端与所述浮地端连接；所述斯密特触发器电路与所述第三节点连接。

55.如权利要求54所述的功率模块，其特征在于，

所述斯密特触发器电路包括第七晶体管、第八晶体管、第九晶体管、第十晶体管、第十一晶体管以及第十二晶体管；

其中，所述第七晶体管栅极接所述第三节点，所述第七晶体管的源极接所述第一供电端，所述第七晶体管的漏极与所述第八晶体管的源极、所述第九晶体管的源极相连；所述第八晶体管的漏极接所述第一滤波子电路的输出端，同时接所述第九晶体管的栅极，所述第八晶体管的栅极接所述第三节点；所述第九晶体管的漏极接浮地端；所述第七晶体管、所述第八晶体管、所述第九晶体管的衬底均接所述第一供电端；所述第十晶体管与所述第十一晶体管的栅极同时接所述第三节点，所述第十晶体管的源极接浮地端，所述第十晶体管的漏极与所述第十一晶体管的源极、所述第十二晶体管的源极相连，所述第十一晶体管的漏极接所述第一滤波子电路的输出端，同时接所述第十二晶体管的栅极；所述第十二晶体管的漏极接所述第一供电端，所述第十晶体管、所述第十一晶体管、所述第十二晶体管的衬底均接浮地端。

56.如权利要求54所述的功率模块，其特征在于，所述第四电阻的阻值与所述第五电阻的阻值相同，所述斯密特触发器电路的上阈值与下阈值之和等于所述第一供电端处的电压与所述浮地端的电压之差。

57.如权利要求55所述的功率模块，其特征在于，所述第七晶体管、第八晶体管、第九晶体管为PMOS管；所述第十晶体管、第十一晶体管以及第十二晶体管为NMOS管。

58.如权利要求53所述的功率模块，其特征在于，所述上桥臂驱动电路还包括锁存器；所述锁存器与所述滤波电路连接，用于接收所述第一处理信号和所述第二处理信号，基于所述第一处理信号和所述第二处理信号生成第二方波信号，并输出所述第二方波信号。

59.如权利要求58所述的功率模块，其特征在于，所述上桥臂驱动电路还包括第十三晶体管和第十四晶体管；

所述第十三晶体管的栅极和所述第十四晶体管的栅极均连接至所述锁存器的输出端，所述第十三晶体管的源极与所述第一供电端连接，所述第十三晶体管的漏极与所述第十四晶体管的漏极连接，并共同作为所述上桥臂驱动电路的输出端，输出第一驱动信号，控制相应相的上桥臂器件导通或关断，所述第十四晶体管的源极与所述浮地端连接。

60.如权利要求58所述的功率模块，其特征在于，所述第一方波信号与所述第二方波信号的脉宽长度一致。

61.如权利要求58所述的功率模块，其特征在于，所述上桥臂驱动电路中包括有高压岛，所述第一信号转换电路、第二信号转换电路、第一信号检测及互锁电路、滤波电路以及锁存器均位于所述高压岛内。

62.如权利要求42所述的功率模块，其特征在于，所述高压集成电路还包括第一输入级电路、第二输入级电路、第一电平转换电路、第二电平转换电路、第一滤波器、第二滤波器、第二信号检测及互锁电路；

其中，所述第一输入级电路、第一电平转换电路、第一滤波器以及第二信号检测及互锁电路依次连接，所述第二输入级电路、第二电平转换电路、第二滤波器以及第二信号检测及互锁电路依次连接；所述第一输入级电路和第二输入级电路分别接收第一输入信号和第二输入信号，所述第一输入信号和所述第二输入信号互补；所述第二信号检测及互锁电路产生与所述第一输入信号相应的所述第一方波信号和与所述第二输入信号相应的第三方波信号；所述上桥臂驱动电路和下桥臂驱动电路均与所述第二信号检测及互锁电路连接，分别接收所述第一方波信号和第三方波信号并产生与所述第一方波信号相应的且控制相应相的上桥臂器件导通或关断的第一驱动信号和与所述第三方波信号相应的且控制相应相的下桥臂器件导通或关断的第二驱动信号。

Images