CN113965194A - 一种具有噪声检测的低延时高压侧驱动电路 - Google Patents
一种具有噪声检测的低延时高压侧驱动电路 Download PDFInfo
- Publication number
- CN113965194A CN113965194A CN202111121116.7A CN202111121116A CN113965194A CN 113965194 A CN113965194 A CN 113965194A CN 202111121116 A CN202111121116 A CN 202111121116A CN 113965194 A CN113965194 A CN 113965194A
- Authority
- CN
- China
- Prior art keywords
- tube
- circuit
- nmos
- pmos
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/003—Modifications for increasing the reliability for protection
- H03K19/00346—Modifications for eliminating interference or parasitic voltages or currents
- H03K19/00361—Modifications for eliminating interference or parasitic voltages or currents in field effect transistor circuits
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
- H02M1/088—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters for the simultaneous control of series or parallel connected semiconductor devices
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/32—Means for protecting converters other than automatic disconnection
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
- H03K19/018507—Interface arrangements
Abstract
本发明公开了一种具有噪声检测的低延时高压侧驱动电路,在带有V‑I‑V转换电路的高压电平移位电路基础上增设噪声检测电路并对高压电平移位电路和V‑I‑V转换电路进行相应地改进,改进后的V‑I‑V转换电路定义为噪声滤除电路,噪声检测电路将dvs/dt噪声转化为电流,通过电流加法器补偿至噪声滤除电路,在电压瞬变噪声dVS/dt来临时消除电压瞬变导致的共模噪声信号,避免RS触发器输出不正确的电平,噪声滤除电路的驱动电路能够正确驱动后级的高压侧电路,既保证了低延时输出特性,又不降低芯片的可靠性性能,并且增加了高压侧电路抗VS负偏压的能力。
Description
技术领域
本发明涉及半桥式功率器件驱动技术,尤其涉及一种具有噪声检测的低延时高压侧驱动电路,属于电子电路及功率集成电路技术领域。
背景技术
高压驱动集成电路(HVIC)通常用于驱动半桥连接的半导体功率器件,常以此进行电机驱动,实现对汽车电子、电动马达等的控制。HVIC的输入端接收来自MCU等的控制信号,输出用于驱动半桥电路中的高侧功率器件和低侧功率器件的信号。电平移位电路是HVIC的关键部分,将控制信号从低电压区传递到高电压区,而HVIC的工作频率主要受限于电平移位电路。为了使得低电位系统的信号能够驱动高侧功率器件,高压电平移位电路被内置于HVIC中以实现低电压信号到高电压信号的转换,进而实现对驱动系统中的高侧功率器件的控制。
图1为传统半桥驱动芯片及其外部自举电路结构。半桥驱动电路100在半桥电路中驱动以图腾柱形式连接的高侧功率晶体管T1和低侧功率晶体管T2。MCU101向高侧输入端口HIN和低侧输入端口LIN分别发送数字信号,数字信号分别经过高侧输入逻辑102和低侧输入逻辑103处理后,成为可以被半桥驱动电路100内部识别的方波信号,低侧输入逻辑103将信号传输至低侧延时匹配电路105,信号经过延时后又传输至低侧输出驱动电路110,最后送至低侧输出端口LO,驱动低侧功率器件T2;高侧信号经过高侧输入逻辑102处理后传送至脉冲产生电路104,脉冲产生电路104产生两路窄脉冲传输至高压电平移位电路106,经过高压电平移位后,将信号送至脉冲滤波电路107,信号经过滤波,送至RS触发器108恢复为方波信号,然后送至高侧输出驱动电路109,最后送至高侧输出端口HO,驱动高侧功率器件T1。由于母线电压VBUS等级通常在几百伏,因此在半桥驱动芯片中有一个高压盆区,用于保护电路和耐受高压,该高压盆区由高侧浮动电源VB和高侧浮动地VS供电。其中,高压电平移位电路106的一部分、脉冲滤波电路107、RS触发器108以及高侧输出驱动电路109位于高压盆区,其他电路则位于低压区,高压电平移位电路106是将低压信号传输至高压侧的关键电路。需要注意的是,用于驱动高侧功率器件T1和低侧功率器件T2的栅极信号不能同时为高电平信号,否则将造成直通短路,过大的短路电流将损坏功率器件T1和T2。
图2是图1中高侧通道的一部分,为高压侧驱动电路的示意图,该图显示了利用电阻偏置的共源极LDMOS管M1和M2进行高压电平移位的现有技术解决方案。脉冲产生电路104收到高侧输入逻辑102传来的方波信号VIN,产生分别对应于方波信号VIN上升沿和下降沿的窄脉冲信号,其脉冲宽度取决于脉冲产生电路104的延时时长,两路窄脉冲信号的相位差取决于输入方波信号的有效宽度。两路窄脉冲信号分别连接到LDMOS管M1的栅极和LDMOS管M2的栅极,控制M1和M2的开启和关断。M1的源极接低侧地GND,漏极接节点VDS,M2源极接低侧地GND,漏极接节点VDR,电阻R1一端接节点VDS,另一端接高侧浮动电源VB,电阻R2一端接节点VDR,另一端接高侧浮动电源VB。节点VDS和节点VDR分别连接脉冲滤波电路107的两个输入端,脉冲滤波电路107的输出端连接至RS触发器108的输入端,RS触发器108将两路窄脉冲信号还原为方波信号后输出至高侧输出驱动电路109,高侧输出驱动电路109的输出端与高侧输出端口HO连接,高侧输出端口HO与高侧功率器件T1的栅极相连,负载电感L1连接高侧浮动地VS到负载的通路。
图2中脉冲滤波电路107的作用是,低侧晶体管T2关断速度较快,负载电感L1上的能量没有完全泄放,当低侧功率器件T2导通时,高侧浮动地VS的电位下降至约为0,当低侧功率器件T2关闭后,高侧功率器件T1不能立即打开,而电感L1上的电流不能突变,故通过高侧功率器件T1的寄生体二极管D1续流,在电感L1续流时高侧浮动地VS的电位将迅速抬升至VBUS,导致高侧浮动地VS上产生了很高的dvs/dt噪声,此噪声经过自举电容C3耦合到高侧浮动电源VB上。由于LDMOS管M1存在寄生电容C1,LDMOS管M2存在寄生电容C2,会通过LDMOS器件M1和M2的漏/源端寄生电容C1、C2产生位移电流,该电流会在电平移位电路106的负载电阻R1和R2上产生压降,dvs/dt噪声在电阻R1上产生R1·C1·dvs/dt的压降,在电阻R2上产生R2·C2·dvs/dt的压降。由于二极管D1导通速度非常快,因此这种情况下产生的dvs/dt噪声较大,如果dvs/dt噪声在R1和R2上压降大于后级逻辑的阈值电压,噪声信号会被传至RS触发器108的输入端,导致RS触发器电路108锁存错误状态,触发错误逻辑,影响芯片正常功能。因此,为了能够提升芯片的抗dvs/dt能力,需要在高压电平移位电路的输出VDS和VDR与RS触发器108之间添加脉冲滤波电路107。但是,脉冲滤波电路107将消耗大量的传输延时、降低半桥驱动电路开关速度。另外,为了保证正常窄脉冲信号的有效传递,脉冲滤波电路107的滤波宽度不能大于LDMOS器件M1栅极正常输入窄脉冲信号的宽度,因此,添加脉冲滤波电路107无法让芯片获得较大的抗dvs/dt噪声能力。
图3是现有技术采用带有V-I-V转换的高压电平移位技术进行消除dvs/dt噪声的另一种方案。当LDMO管M1导通时,在该支路上产生电流,电流经过电阻R1产生压降,从而使得PMOS管MP10导通,产生电流,即电阻R1和PMOS管MP10形成电压电流转换器,然后电流经过转换,转换成NMOS管MN10和NMOS管MN11的栅压,即PMOS管MP10和NMOS管MN10、MN11形成电流电压转换器。而此时由于PMOS管MP11未导通,从而使得NMOS管MN11的漏极下拉至高侧悬浮地VS,从而传送至RS触发器108,由于PMOS管MP13导通,NMOS管MN13未导通,从而使得PMOS管MP13的漏极上拉至高侧浮动电源VB;当LDMO管M2导通时,在该支路上产生电流,电流经过电阻R2产生压降,从而使得PMOS管MP12导通,产生电流,即电阻R2和PMOS管MP11形成电压电流转换器,然后电流经过转换,转换成NMOS管MN12和NMOS管MN13的栅压,即PMOS管MP12和NMOS管MN12、MN13形成电流电压转换器。而此时由于PMOS管MP13未导通,从而使得NMOS管MN13的漏极下拉至高侧浮动地VS,从而传送至RS触发器108,由于PMOS管MP11导通,NMOS管MN11未导通,从而使得PMOS管MP11的漏极上拉至高侧浮动电源VB。该结构不需要使得电阻上的压降小于后级逻辑模块的阈值电压,而只需要高侧浮动电源VB和高侧浮动地VS之间的电压差能够使得PMOS管MP10、MP11、MP12、MP13,NMOS管MN10、MN11、MN12、MN13能够正常工作,RS触发器108即可接收到正确的逻辑信号。
当dvs/dt噪声产生时,由于寄生电容C1和寄生电容C2的存在,产生位移电流,电流流过电阻R1和电阻R2产生压降。若该压降不足以使得PMOS管MP10、MP11、MP12、MP13导通,则dvs/dt噪声无法传递至RS触发器108,起到了一定的噪声滤除的作用;若压降足够大,则PMOS管MP10、MP11导通,经过电流镜NMOS管MN10和NMOS管MN11转化成电流,NMOS管MN10和MN11的宽长比之比为2:1,又由于PMOS管MP11导通,流经PMOS管MP11的电流大于流经NMOS管MN11的电流,因此,为保持电流的连续性,PMOS管MP11和NMOS管MN11漏极的电压上升接近于高侧浮动电源VB,从而避免RS触发器108误触发,起到了噪声滤除的作用;若压降足够大,则PMOS管MP12、MP13导通,经过电流镜NMOS管MN12和NMOS管MN13转化成电流,NMOS管MN12和MN13的宽长比之比为2:1,又由于PMOS管MP13导通,流经PMOS管MP13的电流大于流经NMOS管MN13的电流,因此,为保持电流的连续性,PMOS管MP13和NMOS管MN13漏极的电压上升接近于高侧浮动电源VB,从而避免RS触发器108误触发,起到了噪声滤除的作用。NMOS管MN10、MN11、MN12、MN13和PMOS管MP10、MP11、MP12、MP13共同作用下,起到了噪声滤除的作用。其中PMOS管MP10、MP11、MP12、MP13的宽长比之比为1:1:1:1,NMOS管MN10和MN11的宽长比之比为2:1,NMOS管MN12和MN13的宽长比之比为2:1。然而由于工艺的偏差,导致电平移位电路中的电阻的阻值不能完全匹配,从而不能通过交叉耦合电流镜完全抵消,故该方案还需要增加额外滤波电路来消除因电阻偏差产生的噪声,但是增加滤波电路,肯定会增加延时,故仅采用带有V-I-V转换的电平移位电路仍无法达到低延时的要求。
通过上述对现有技术的分析可知,采用图2中脉冲滤波电路107无法获得较大的抗dvs/dt噪声能力,而采用图3带有V-I-V转换的高压电平移位电路还需要增加额外的滤波电路以消除dvs/dt引起的噪声,而滤波电路的加入会增加高压侧驱动电路中的总体延时,进而限制电路工作频率。因此,现有技术中,低延时与抗dvs/dt能力难以同时解决。
发明内容
本发明的目的是针对上述现有技术的不足,提供一种具有噪声检测的低延时高压侧驱动电路,能够同时兼顾低延时和抗dvs/dt能力的高压侧驱动方案,实现了高压侧驱动电路低延时的同时提高了抗dvs/dt能力,解决了现有高压侧驱动方案不能同时兼顾低延时和抗高dvs/dt能力的技术问题。
为实现上述发明目的,本发明采用如下技术方案:一种具有噪声检测的低延时高压侧驱动电路,其特征在于:在带有V-I-V转换电路的高压电平移位电路基础上增设噪声检测电路并对高压电平移位电路和V-I-V转换电路进行相应地改进,改进后的V-I-V转换电路定义为噪声滤除电路;
噪声检测电路用于将电压瞬变时产生的dVS/dt噪声转换为位移电流补偿信号输出给噪声滤除电路;噪声检测电路包括NMOS管MN3、NMOS管MN6、NMOS管MN7、PMOS管MP5、PMOS管MP8、PMOS管MP9、LDMOS管M6以及电阻R8和R11;NMOS管MN3的栅极和源级并连接低侧地GND,NMOS管MN3的漏极连接PMOS管MP5的漏极和LDMOS管M6的源极,LDMOS管M6的栅极连接电源VCC和PMOS管MP5的源极和栅极,LDMOS管M6的漏极连接电阻R11的一端,电阻R11的另一端连接电阻R8的一端、NMOS管MN6的漏极以及PMOS管MP8的漏极和PMOS管MP9的栅极,电阻R8的另一端、PMOS管MP8的源极和栅极以及PMOS管MP9的源极均连接高侧浮动电源VB,PMOS管MP9的漏极连接NMOS管MN7的漏极和栅极并作为补偿信号的输出端BN,NMOS管MN7的源极以及NMOS管MN6的源极和栅极均连接高侧浮动地VS;
改进后的高压电平移位电路用于将前级脉冲产生电路输出的两路低压窄脉冲信号转化为高压侧窄脉冲后输出给后级噪声滤除电路;改进后的高压电平移位电路包括:NMOS管MN1、第二NMOS管MN2、NMOS管MN4、NMOS管MN5、PMOS管MP3、PMOS管MP4、PMOS管MP6、PMOS管MP7、LDMOS管M4、LDMOS管M5以及电阻R6、R7、R9和R10;NMOS管MN1的栅极连接前级脉冲产生电路输出的窄脉冲信号INPS,NMOS管MN2的栅极连接前级脉冲产生电路输出的窄脉冲信号INPR,NMOS管MN1的源极和NMOS管MN2的源极均连接低侧地GND,NMOS管MN1的漏极连接PMOS管MP3的漏极和LDMOS管M4的源极,NMOS管MN2的漏极连接PMOS管MP4的漏极和LDMOS管M5的源极,PMOS管MP3的栅极连接PMOS管MP4的栅极、LDMOS管M4的栅极、LDMOS管M5的栅极以及PMOS管MP3的源极和PMOS管MP4的源极并连接电源VCC,LDMOS管M4的漏极通过电阻R9连接NMOS管MN4的漏极、PMOS管MP6的漏极和电阻R6的一端并作为改进后的高压电平移位电路的一路输出端CMS,电阻R6的另一端和PMOS管MP6的源极均连接高侧浮动电源VB,LDMOS管M5的漏极通过电阻R10连接NMOS管MN5的漏极、PMOS管MP7的漏极和电阻R7的一端并作为改进后的高压电平移位电路的另一路输出端CMR,电阻R7的另一端和PMOS管MP7的源极均连接高侧浮动电源VB,PMOS管MP6的栅极与PMOS管MP7的栅极互连并连接高侧浮动电源VB,NMOS管MN4的栅极和源极以及NMOS管MN5的栅极和源极均连接高侧浮动地VS;
噪声滤除电路用于在电压瞬变噪声dVS/dt来临时消除电压瞬变导致的共模噪声信号,传输无共模噪声的窄脉冲信号至后级RS触发器,噪声滤除电路的输入信号包括高压电平移位电路的输出和噪声检测电路输出的位移电流补偿信号;噪声滤除电路包括在构成V-I-V转换电路的PMOS管MP10、PMOS管MP11、PMOS管MP12、PMOS管MP13、NMOS管MN10、NMOS管MN11、NMOS管MN12和NMOS管MN13的基础上增设NMOS管MN8和NMOS管MN9;PMOS管MP10的源极以及PMOS管MP11的源极、PMOS管MP12的源极和PMOS管MP13的源极均连接高侧浮动电源VB,PMOS管MP10的栅极连接PMOS管MP13的栅极并作为噪声滤除电路的一个输出端连接高压电平移位电路的输出端CMS,PMOS管MP11的栅极连接PMOS管MP12的栅极并作为噪声滤除电路的一个输出端连接高压电平移位电路的输出端CMR,PMOS管MP10的漏极连接NMOS管MN8的漏极、NMOS管MN10的漏极和栅极以及NMOS管MN11的栅极,NMOS管MN8的源极以及NMOS管MN10的源极、NMOS管MN11的源极、NMOS管MN9的源极、NMOS管MN12的源极和NMOS管MN13的源极均连接高侧浮动地VS,NMOS管MN8的栅极连接噪声检测电路中NMOS管MN7的栅极即补偿信号的输出端BN,PMOS管MP11的漏极连接NMOS管MN11的漏极并作为噪声滤除电路的一个输出端输出置位信号Set连接后级RS触发器的S端,PMOS管MP12的漏极连接NMOS管MN9的漏极、NMOS管MN12的漏极和栅极以及NMOS管MN13的栅极,NMOS管MN9的栅极连接噪声检测电路中NMOS管MN7的栅极即补偿信号的输出端BN,PMOS管MP13的漏极连接NMOS管MN13的漏极并作为噪声滤除电路的另一个输出端输出复位信号Reset连接后级RS触发器的R端。
所述噪声检测电路中NMOS管MN7与PMOS管MP9为一对桥式连接,噪声滤除电路中NMOS管MN8与PMOS管MP10为另一对桥式连接,这两对桥式连接的开关器件共同构成一个电流加法器。
所述噪声检测电路中NMOS管MN7与PMOS管MP9为一对桥式连接,噪声滤除电路中NMOS管MN9与PMOS管MP12为另一对桥式连接,这两对桥式连接的开关器件共同构成一个电流加法器。
所述噪声滤除电路中NMOS管MN10与PMOS管MP10为一对桥式连接,NMOS管MN11与PMOS管MP11为另一对桥式连接,这两对桥式连接的开关器件共同构成构成一个电流减法器。
所述噪声滤除电路中NMOS管MN12与PMOS管MP12为一对桥式连接,NMOS管MN13与PMOS管MP13为另一对桥式连接,这两对桥式连接的开关器件共同构成构成一个电流减法器。
所述噪声滤除电路中NMOS管MN7与噪声滤除电路中NMOS管MN8的宽长比为1:2;噪声滤除电路中NMOS管MN7与噪声滤除电路中NMOS管MN9的宽长比为1:2。
所述噪声滤除电路中NMOS管MN10与NMOS管MN11的宽长比为2:1;NMOS管MN12和NMOS管MN13的宽长比之比为2:1;PMOS管MP10、MP11、MP12、MP13之间的的宽长比为1:1:1:1。
所述改进后的高压电平移位电路中,电阻R6与电阻R7的阻值相同,电阻R9与电阻R10的阻值相同。
本发明的优点及显著效果:
(1)本发明增加了噪声检测电路以及在现有技术带有V-I-V转换电路的基础上增设了NMOS管MN8和NMOS管MN9构成噪声滤除电路,并且相应改进了高压电平移位电路结构,利用电流补偿有效地抑制了共模噪声传输,提高了电路的抗dvs/dt噪声能力。
(2)噪声检测电路将dvs/dt噪声转化为电流,通过电流加法器补偿至噪声滤除电路,滤除共模电流噪声,避免RS触发器输出不正确的电平,保证能够正确驱动后级的高压侧电路,既保证了低延时输出特性,又不降低芯片的可靠性性能,并且增加了高压侧电路抗VS负偏压的能力
(3)相比于传统dvs/dt噪声滤波电路会产生很大的传输延时,本发明提出的噪声检测电路和噪声滤除电路的电流补偿结构简单,可有效阻隔dvs/dt噪声向后级电路传输,且几乎不会产生额外的传输延时,极大地提升了高侧信号传输的效率。
(4)本发明电路结构简单,有效地减少了芯片版图面积,便于生产和制造。
附图说明
图1是传统半桥驱动芯片及其外部自举电路图;
图2是现有技术的高压侧驱动电路的示意图;
图3是基于现有技术的V-I-V高压电平移位技术的高压侧驱动电路图;
图4是本发明的一种具有噪声检测电路的低延时高压侧驱动电路的结构框图;
图5是本发明具有噪声检测电路的低延时高压侧驱动电路图;
图6是图5电路的关键节点波形图。
具体实施方式
以下结合附图对本发明的优选实施例进行说明,此处描述的优选实施例仅用于说明和解释本发明,并不用于限定本发明。实施例电路是应用于半桥式功率器件的驱动,芯片输入为方波信号;其次,在芯片内部为了降低功耗,将方波信号转为上升沿和下降沿两个窄脉冲分别传输到高压区,再经过RS触发器恢复为原来的方波信号,本实例中窄脉冲INPS和窄脉冲INPR分别为方波信号的上升沿和下降沿。
图4为本发明提出的一种具有噪声检测电路的低延时高压侧驱动电路的结构框图,包括脉冲产生电路104、噪声检测电路401、改进后的高压电平移位电路402、改进后的V-I-V转换电路即噪声滤除电路403和RS触发器108。脉冲产生电路104将输入的低压侧方波信号VIN转化为对应方波信号上升沿和下降沿的两路窄脉冲信号输出给改进后的高压电平移位电路402,通过高压电平移位电路402转化为高压侧窄脉冲后输出给噪声滤除电路403,噪声滤除电路403同时接收噪声检测电路401输出的电流补偿信号,噪声滤除电路403可在电压瞬变噪声来临时消除电压瞬变噪声中的共模信号并传输无共模噪声的触发信号至后级RS触发器108,RS触发器108传输去噪后的信号OUT至后级高压栅极驱动电路。
参看图5,噪声检测电路401工作原理如下:当无dvs/dt噪声时,噪声检测电路401对噪声滤除电路403不产生影响;当dvs/dt噪声来临时,PMOS管MP8起到钳位作用,使得电阻R8两端的电压稳定在一定范围;NMOS管MN6起到钳位作用,使得PMOS管MP9的栅极和高侧浮动地VS之间的压差稳定在一定范围;PMOS管MP5起到钳位作用,使得LDMOS管M6的栅源电压稳定在一定范围;NMOS管MN3起到钳位的作用,使得LDMOS管M6的源极和低侧地GND的压差稳定在一定范围。PMOS管MP5、PMOS管MP8、NMOS管MN3、NMOS管MN6共同作用,使得当dvs/dt噪声来临时产生的大部分电压落在LDMOS管M6的漏源端。dvs/dt噪声来临时,由于LDMOS管M6存在寄生电容,产生位移电流,经过电阻R8时,产生压降,导致PMOS管MP9开启,NMOS管MN7导通,形成偏置电压BN,且NMOS管MN7和NMOS管MN8的宽长比之比为1:2,NMOS管MN7和NMOS管MN9的宽长比之比为1:2,通过电流加法器补偿至噪声滤除电路403,即在NMOS管MN8和NMOS管MN9的栅极分别产生电压,从而补偿至NMOS管MN8和NMOS管MN9的漏极以及PMOS管MP10和PMOS管MP12的漏极,避免噪声滤除电路403输出不正确的电平而导致后级RS触发器108发生触发错误。
图5中改进后的高压电平移位电路402工作方式如下:高压电平移位电路402的输入为脉冲产生电路输出的两路窄脉冲信号,当窄脉冲信号INPS为有效高电平而窄脉冲信号INPR为低电平时,NMOS管MN1管导通,其所在支路产生电流,电流经过电阻R7产生压降,高压电平移位电路402的输出节点CMS电位被下拉,由于NMOS管MN2所在支路的关断,故节点CMR电位约等于高侧浮动电源VB;当窄脉冲信号INPR为有效高电平而窄脉冲信号INPS为低电平时,NMOS管MN2管导通,其所在支路产生电流,电流经过电阻R7产生压降,高压电平移位电路402的输出节点CMR电位被下拉,由于NMOS管MN1所在支路的关断,故节点CMS电位约等于高侧浮动电源VB。当窄脉冲信号INPS和窄脉冲信号INPR均为低电平时,高压电平移位电路402的输出节点电位约等于高侧浮动电源VB。PMOS管MP6和PMOS管MP7起到钳位的作用,使得电阻R6和电阻R7两端的电压稳定在一定范围;NMOS管MN4和NMOS管MN5起到钳位的作用,使得PMOS管MP6的漏极、PMOS管MP7的漏极和高侧浮动地VS之间的压差稳定在一定范围;PMOS管MP3和PMOS管MP4起到钳位的作用,使得LDMOS管M4和LDMOS管M5的栅源电压稳定在一定范围。PMOS管MP3、PMOS管MP4、PMOS管MP6、PMOS管MP7、NMOS管MN4、NMOS管MP5共同作用,使得当高压电平移位电路402的大部分电压落在LDMOS管M4和LDMOS管M5的漏源端。
图5中噪声滤除电路403连接在高侧浮动电源VB和高侧浮动地VS之间,工作原理如下:当没有dvs/dt共模噪声时,噪声滤除电路403正常传输信号。当高压电平移位电路402的输出节点CMS为低电平而节点CMR为高电平时,PMOS管MP10和PMOS管MP13导通,PMOS管MP13的漏端输出高电平。由于PMOS管MP10的漏极与NMOS管MN11的栅极相连接,故NMOS管MN11导通,NMOS管MN11的漏端电位约等于高侧浮动地VS;当高压电平移位电路402的输出节点CMS为高电平而节点CMR为低电平时,PMOS管MP11和PMOS管MP12导通,PMOS管MP11的漏端输出高电平。由于PMOS管MP12的漏极与NMOS管MN13的栅极相连接,故NMOS管MN13导通,MN13的漏端电位约等于高侧浮动地VS;当节点CMS和节点CMR均为高电平时,PMOS管MP10、PMOS管MP11、PMOS管MP12、PMOS管MP13均关闭,噪声滤除电路403的输出节点Set、节点Reset均保持原有的电平不变,节点Set为置位信号,节点Reset为复位信号。当dvs/dt噪声来临时,噪声滤除电路403和噪声检测电路401共同作用来滤除信号传输中产生的共模噪声,高压电平移位电路402的输出节点CMS和节点CMR均为低电平,PMOS管MP10、PMOS管MP11、PMOS管MP12、PMOS管MP13均导通,PMOS管MP11和PMOS管MP13的漏端均输出高电平,由于PMOS管MP10的漏端和NMOS管MN11的栅极相连接,故NMOS管MN11导通。由于NMOS管MN10和NMOS管MN11的宽长比之比为2:1,且NMOS管MN8在dv/dt噪声来临时导通,起到电流补偿的作用,故NMOS管MN11的电流远小于PMOS管MP11的电流,故噪声滤除电路403的输出节点Set输出高电平;由于PMOS管MP12的漏端和NMOS管MN13的栅极相连接,故NMOS管MN13导通。由于NMOS管MN12和NMOS管MN13的宽长比之比为2:1,且NMOS管MN9在dv/dt噪声来临时导通,起到电流补偿的作用,故NMOS管MN13的电流远小于PMOS管MP13的电流,故噪声滤除电路403的输出节点Reset输出高电平。
如图6所示,窄脉冲信号INPS和窄脉冲信号INPR分别由脉冲发生电路根据输入的一个方波信号VIN上升沿和下降沿产生的窄脉冲。当窄脉冲信号INPS和窄脉冲信号INPR依次为有效高电平时,高侧浮动地VS的电位分别快速上升和下降,从而产生较高的dvs/dt。当节点Set的电平为有效高电平且节点Reset的电平为有效高电平时,RS触发器108保持输出不变;当节点Set的电平为有效高电平且节点Reset的电平为低电平时,RS触发器108输出低电平;当节点Set的电平为低电平且节点Reset的电平为有效高电平时,RS触发器108输出高电平;当节点Set的电平为低电平且节点Reset的电平为低电平时,RS触发器输出异常。
当窄脉冲信号INPS为有效高电平时,NMOS管MN1开始导通,即NMOS管MN1所在支路导通,此时节点CMS的电位开始下降,PMOS管MP10和PMOS管MP13开始导通,PMOS管MP10和NMOS管MN11的栅极相连,NMOS管MN11导通,节点Set的电位下降至高侧浮动地VS,保持至dvs/dt噪声到来时。当dvs/dt噪声到来时,PMOS管MP11导通,且由于NMOS管MN10和NMOS管MN11的宽长比为2:1,NMOS管MN8导通,补偿支路电流,因此节点Set的电位上升至约等于高侧浮动电源VB,保持至dvs/dt结束。当dvs/dt噪声结束且窄脉冲未结束时,PMOS管MP11关断,此时NMOS管MN11导通,此时节点Set的电位下降至约等于高侧浮动地VS,保持至窄脉冲结束恢复为约等于高侧浮动电源VB。
当dvs/dt噪声到来时,NMOS管MN1所在的支路产生位移电流,电流流过电阻R6产生压降,使得节点CMS的电位下降至高侧浮动地VS以下,由于以体二极管形式连接的NMOS管MN4的存在,使得节点CMS的电位下降一段时间后,保持稳定至脉冲结束后,恢复至等于高侧浮动电源VB;当dvs/dt噪声到来时,NMOS管MN2所在的支路产生位移电流,电流流过电阻R7产生压降,使得节点CMR的电位开始下降,下降至高侧浮动地VS以下,由于以体二极管形式连接的NMOS管MN5的存在,使得节点CMR的电位下降一段时间后,保持稳定至dvs/dt结束后,恢复至等于高侧浮动电源VB;当dvs/dt噪声到来时,NMOS管MN3所在的支路产生位移电流,电流流过电阻R8产生压降,使得节点VCM的电位开始下降,下降至高侧浮动地VS以下,由于以体二极管形式连接的NMOS管MN6的存在,使得节点VCM的电位下降一段时间后,保持稳定至dvs/dt结束后,恢复至等于高侧浮动电源VB;在dvs/dt噪声来临时,节点BN的电位开始上升,由于NMOS管MN6的存在,使得节点BN的电位上升一段时间后,保持稳定至dv/dt结束后,恢复至等于高侧浮动地VS。
当窄脉冲信号INPR为有效高电平时,NMOS管MN2开始导通,即NMOS管MN2所在支路导通,此时节点CMR的电位开始下降,PMOS管MP11和PMOS管MP12开始导通,PMOS管MP12和NMOS管MN13的栅极相连,NMOS管MN13导通,节点Reset的电位下降至高侧浮动地VS,保持至dvs/dt噪声到来时。当dvs/dt噪声到来时,节点CMR的电位上升,PMOS管MP12所在支路的电流减小,且NMOS管MN12和NMOS管MN13的宽长比之比为2:1,因此节点Reset的电位也随之上升至dvs/dt结束。当dvs/dt噪声结束且窄脉冲未结束时,节点CMR的电位下降,PMOS管MP12所在支路的电流增加,节点Reset的电位也随之下降至窄脉冲结束,至窄脉冲结束恢复为高侧浮动电源VB。当窄脉冲INPR为有效高电平时,节点Set的电位保持不变。
当dvs/dt噪声到来时,NMOS管MN1所在的支路产生位移电流,电流流过电阻R6产生压降,电流方向为从节点CMS到高侧浮动电源VB,使得节点CMS的电位上升至高侧浮动电源VB以上,由于以体二极管形式连接的NMOS管MN4的存在,使得节点CMS的电位上升一段时间后,保持稳定至窄脉冲结束后,恢复至等于高侧浮动电源VB;当dvs/dt噪声到来时,NMOS管MN2所在的支路产生位移电流,电流流过电阻产生压降,电流方向为从节点CMR到高侧浮动电源VB,使得节点CMR的电位开始上升,由于以体二极管形式连接的NMOS管MN5的存在,使得节点CMR的电位上升一段时间后,保持稳定至dvs/dt结束后,又开始下降并保持稳定至窄脉冲结束后恢复至高侧浮动电源VB;当dvs/dt噪声到来时,NMOS管MN3所在的支路产生位移电流,电流流过电阻产生压降,电流方向为从节点VCM到高侧浮动电源VB,使得节点VCM的电位开始上升,由于以体二极管形式连接的NMOS管MN6的存在,使得节点VCM的电位上升一段时间后,保持稳定至dvs/dt结束后,又开始下降并保持稳定至窄脉冲结束后恢复至高侧浮动电源VB。
以上所述仅为本发明的优选实施例而已,并不用于限制本发明,尽管参照前述实施例对本发明进行了详细的说明,对于本领域的技术人员来说,其依然可以对前述各实施例记载的技术方案进行修改,或者对其中部分技术特征进行等同替换,凡在本发明的精神和原则之内所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。
Claims (8)
1.一种具有噪声检测的低延时高压侧驱动电路,其特征在于:在带有V-I-V转换电路的高压电平移位电路基础上增设噪声检测电路并对高压电平移位电路和V-I-V转换电路进行相应地改进,改进后的V-I-V转换电路定义为噪声滤除电路;
噪声检测电路用于将电压瞬变时产生的dVS/dt噪声转换为位移电流补偿信号输出给噪声滤除电路;噪声检测电路包括NMOS管MN3、NMOS管MN6、NMOS管MN7、PMOS管MP5、PMOS管MP8、PMOS管MP9、LDMOS管M6以及电阻R8和R11;NMOS管MN3的栅极和源级并连接低侧地GND,NMOS管MN3的漏极连接PMOS管MP5的漏极和LDMOS管M6的源极,LDMOS管M6的栅极连接电源VCC和PMOS管MP5的源极和栅极,LDMOS管M6的漏极连接电阻R11的一端,电阻R11的另一端连接电阻R8的一端、NMOS管MN6的漏极以及PMOS管MP8的漏极和PMOS管MP9的栅极,电阻R8的另一端、PMOS管MP8的源极和栅极以及PMOS管MP9的源极均连接高侧浮动电源VB,PMOS管MP9的漏极连接NMOS管MN7的漏极和栅极并作为补偿信号的输出端BN,NMOS管MN7的源极以及NMOS管MN6的源极和栅极均连接高侧浮动地VS;
改进后的高压电平移位电路用于将前级脉冲产生电路输出的两路低压窄脉冲信号转化为高压侧窄脉冲后输出给后级噪声滤除电路;改进后的高压电平移位电路包括:NMOS管MN1、NMOS管MN2、NMOS管MN4、NMOS管MN5、PMOS管MP3、PMOS管MP4、PMOS管MP6、PMOS管MP7、LDMOS管M4、LDMOS管M5以及电阻R6、R7、R9和R10;NMOS管MN1的栅极连接前级脉冲产生电路输出的窄脉冲信号INPS,NMOS管MN2的栅极连接前级脉冲产生电路输出的窄脉冲信号INPR,NMOS管MN1的源极和NMOS管MN2的源极均连接低侧地GND,NMOS管MN1的漏极连接PMOS管MP3的漏极和LDMOS管M4的源极,NMOS管MN2的漏极连接PMOS管MP4的漏极和LDMOS管M5的源极,PMOS管MP3的栅极连接PMOS管MP4的栅极、LDMOS管M4的栅极、LDMOS管M5的栅极以及PMOS管MP3的源极和PMOS管MP4的源极并连接电源VCC,LDMOS管M4的漏极通过电阻R9连接NMOS管MN4的漏极、PMOS管MP6的漏极和电阻R6的一端并作为改进后的高压电平移位电路的一路输出端CMS,电阻R6的另一端和PMOS管MP6的源极均连接高侧浮动电源VB,LDMOS管M5的漏极通过电阻R10连接NMOS管MN5的漏极、PMOS管MP7的漏极和电阻R7的一端并作为改进后的高压电平移位电路的另一路输出端CMR,电阻R7的另一端和PMOS管MP7的源极均连接高侧浮动电源VB,PMOS管MP6的栅极与PMOS管MP7的栅极互连并连接高侧浮动电源VB,NMOS管MN4的栅极和源极以及NMOS管MN5的栅极和源极均连接高侧浮动地VS;
噪声滤除电路用于在电压瞬变噪声dVS/dt来临时消除电压瞬变导致的共模噪声信号,传输无共模噪声的窄脉冲信号至后级RS触发器,噪声滤除电路的输入信号包括高压电平移位电路的输出和噪声检测电路输出的位移电流补偿信号;噪声滤除电路包括在构成V-I-V转换电路的PMOS管MP10、PMOS管MP11、PMOS管MP12、PMOS管MP13、NMOS管MN10、NMOS管MN11、NMOS管MN12和NMOS管MN13的基础上增设NMOS管MN8和NMOS管MN9;PMOS管MP10的源极以及PMOS管MP11的源极、PMOS管MP12的源极和PMOS管MP13的源极均连接高侧浮动电源VB,PMOS管MP10的栅极连接PMOS管MP13的栅极并作为噪声滤除电路的一个输出端连接高压电平移位电路的输出端CMS,PMOS管MP11的栅极连接PMOS管MP12的栅极并作为噪声滤除电路的一个输出端连接高压电平移位电路的输出端CMR,PMOS管MP10的漏极连接NMOS管MN8的漏极、NMOS管MN10的漏极和栅极以及NMOS管MN11的栅极,NMOS管MN8的源极以及NMOS管MN10的源极、NMOS管MN11的源极、NMOS管MN9的源极、NMOS管MN12的源极和NMOS管MN13的源极均连接高侧浮动地VS,NMOS管MN8的栅极连接噪声检测电路中NMOS管MN7的栅极即补偿信号的输出端BN,PMOS管MP11的漏极连接NMOS管MN11的漏极并作为噪声滤除电路的一个输出端输出置位信号Set连接后级RS触发器的S端,PMOS管MP12的漏极连接NMOS管MN9的漏极、NMOS管MN12的漏极和栅极以及NMOS管MN13的栅极,NMOS管MN9的栅极连接噪声检测电路中NMOS管MN7的栅极即补偿信号的输出端BN,PMOS管MP13的漏极连接NMOS管MN13的漏极并作为噪声滤除电路的另一个输出端输出复位信号Reset连接后级RS触发器的R端。
2.根据权利要求1所述的具有噪声检测的低延时高压侧驱动电路,其特征在于:所述噪声检测电路中NMOS管MN7与PMOS管MP9为一对桥式连接,噪声滤除电路中NMOS管MN8与PMOS管MP10为另一对桥式连接,这两对桥式连接的开关器件共同构成一个电流加法器。
3.根据权利要求1所述的具有噪声检测的低延时高压侧驱动电路,其特征在于:所述噪声检测电路中NMOS管MN7与PMOS管MP9为一对桥式连接,噪声滤除电路中NMOS管MN9与PMOS管MP12为另一对桥式连接,这两对桥式连接的开关器件共同构成一个电流加法器。
4.根据权利要求1所述的具有噪声检测的低延时高压侧驱动电路,其特征在于:所述噪声滤除电路中NMOS管MN10与PMOS管MP10为一对桥式连接,NMOS管MN11与PMOS管MP11为另一对桥式连接,这两对桥式连接的开关器件共同构成构成一个电流减法器。
5.根据权利要求1所述的具有噪声检测的低延时高压侧驱动电路,其特征在于:所述噪声滤除电路中NMOS管MN12与PMOS管MP12为一对桥式连接,NMOS管MN13与PMOS管MP13为另一对桥式连接,这两对桥式连接的开关器件共同构成构成一个电流减法器。
6.根据权利要求1所述的具有噪声检测的低延时高压侧驱动电路,其特征在于:所述噪声滤除电路中NMOS管MN7与噪声滤除电路中NMOS管MN8的宽长比为1:2;噪声滤除电路中NMOS管MN7与噪声滤除电路中NMOS管MN9的宽长比为1:2。
7.根据权利要求1所述的具有噪声检测的低延时高压侧驱动电路,其特征在于:所述噪声滤除电路中NMOS管MN10与NMOS管MN11的宽长比为2:1;NMOS管MN12和NMOS管MN13的宽长比之比为2:1;PMOS管MP10、MP11、MP12、MP13之间的的宽长比为1:1:1:1。
8.根据权利要求1所述的具有噪声检测的低延时高压侧驱动电路,其特征在于:所述改进后的高压电平移位电路中,电阻R6与电阻R7的阻值相同,电阻R9与电阻R10的阻值相同。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111121116.7A CN113965194A (zh) | 2021-09-24 | 2021-09-24 | 一种具有噪声检测的低延时高压侧驱动电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111121116.7A CN113965194A (zh) | 2021-09-24 | 2021-09-24 | 一种具有噪声检测的低延时高压侧驱动电路 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN113965194A true CN113965194A (zh) | 2022-01-21 |
Family
ID=79462077
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202111121116.7A Pending CN113965194A (zh) | 2021-09-24 | 2021-09-24 | 一种具有噪声检测的低延时高压侧驱动电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN113965194A (zh) |
-
2021
- 2021-09-24 CN CN202111121116.7A patent/CN113965194A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN108288963B (zh) | 噪声消除电路及低延时高压侧驱动电路 | |
KR100933651B1 (ko) | 하프-브릿지 드라이버 및 그러한 드라이버를 갖는 파워 변환 시스템 | |
US7034573B1 (en) | Level shifter without DC current flow | |
US7511555B2 (en) | Level conversion circuit and input-output device using same | |
EP4016843B1 (en) | Signal shaping circuit and corresponding gate driving circuit | |
US8575987B2 (en) | Level shift circuit | |
US20200295749A1 (en) | Drive circuit | |
US20110006810A1 (en) | Low-swing cmos input circuit | |
CN111917408B (zh) | 高压电平转换电路及高压电平转换系统 | |
CN112165319A (zh) | 一种上桥臂驱动电路、高压集成电路以及功率模块 | |
CN109818608B (zh) | 一种高速高共模噪声抗扰的电平位移电路 | |
JP2763237B2 (ja) | レベルシフト回路及びこれを用いたインバータ装置 | |
JP3927173B2 (ja) | Dv/dtブーストによるノイズ耐力改善のための回路 | |
EP1728181A2 (en) | High speed transient immune differential level shifting device | |
CN110601690A (zh) | 一种低工作电压的快速下行电平移位电路 | |
US11894843B2 (en) | Level shift circuit | |
CN114744997B (zh) | 一种电平位移电路及集成电路 | |
CN113965194A (zh) | 一种具有噪声检测的低延时高压侧驱动电路 | |
CN113472185B (zh) | 一种适用于高压GaN半桥栅驱动系统的电平移位电路 | |
CN114884502A (zh) | 一种适用于GaN驱动芯片的高压电平移位电路 | |
US6924672B2 (en) | CMOS comparator output stage and method | |
CN117394844A (zh) | 电平移位电路、驱动电路和半桥电路 | |
CN210380809U (zh) | 一种低工作电压的快速下行电平移位电路 | |
CN111313887A (zh) | 电平转换电路及相应的驱动电路 | |
CN116683899A (zh) | 一种基于氮化镓工艺的高可靠高速电平移位电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |