CN111313887A - 电平转换电路及相应的驱动电路 - Google Patents

Abstract

本发明涉及一种电平转换电路及相应的驱动电路，其中，所述的电平转换电路包括输入模块、正反馈模块、电平转换模块以及输出模块，通过这四个模块的连接可对不同逻辑电平进行高速转换，实现两种电平之间的高速匹配，包括该电平转换电路的驱动电路可将驱动电路中的高压电源转换为低压电源，避免整个驱动电路中所有器件均必需采用高压器件的问题，可以有效降低电路版图面积，节约电路成本。采用本发明的电平转换电路及相应的驱动电路可有效减少电路版图面积，降低电路成本。

Description

电平转换电路及相应的驱动电路

技术领域

本发明涉及电路技术领域，尤其涉及控制电路技术领域，具体是指一种电平转换电路及相应的驱动电路。

背景技术

现有技术中的电平转换电路一般仅能够对固定的电压进行转换，无法随着电路的不同工作状态进行一定范围的调节，这种常规的电平转换电路一般是无法适用于在自举升压类的电路中进行使用的，且转换速度较慢，适用范围较小。

下面以普通的驱动电路为例进行说明：

随着现代开关电源、逆变器、功率放大器及电机驱动等功率驱动技术的兴起，功率MOS管(Metal-Oxide-Semiconductor即金属-氧化物-半导体)以其输入阻抗高、驱动电流小、效率高、跨导线性好、开关速度快等优点，越来越得到普遍的应用，特别是在一些大电流的场合下，功率MOS管在电路中能够更好的展示出其自身的优势。在大电流的场合下中工作时，开关瞬间会形成强烈的干扰，功率MOS管一般用于驱动线圈或电感等感性负载，整个电路系统的工作环境较差，电源或地上会存在强烈的干扰。通常，将在电路中与电路的驱动电源一侧相连接的功率MOS管通常称为高侧功率管，而将在电路中接地的一侧的功率MOS管通常称为低侧功率管。

如果电源或地上存在的强烈干扰传输至对应的功率MOS管的栅极，高侧功率管和低侧功率管就有可能因为同时导通而烧坏。针对这种情况，除了在应用中做好防干扰措施外，现有技术中通常在电路的驱动结构中增加防直通结构，防范高侧功率管和低侧功率管因为同时导通而烧坏的情况发生。常规的具有防直通结构的功率管驱动电路结构如图1所示。

图1中I1为或非门，I3为与非门，I2、I4为反相器，MP1为高侧功率管，MN1为低侧功率管。输入端信号HSIN为高侧输入信号，输入端信号LSIN为低侧输入信号。当高侧功率管MP1需要开启时，其栅端为低电平，即I2输出端为低，此信号接到I3输入端，I3输出高电平，I4输出低电平，保证低侧功率管MN1关闭。同理，当低侧功率管MN1需要开启时，保证高侧功率管MP1关闭。采用这种互锁结构，可以有效防止高侧功率管MP1及低侧功率管MN1功率管同时开启。

现有技术中的这种具有防直通结构的功率管驱动电路结构可以有效电路时序出错或异常干扰引起的直通现象，但存在以下问题：

电路中输送给高侧功率管MP1的VBRG电压一般由负载的额定电压决定，但在一些特点的场合下，如直流电机驱动的场合，电压可以达到24v甚至更高。这种情况下，整个电路结构内部的逻辑控制及驱动级为了电平匹配，电路内部中的所有器件必须全部采用高压器件而高压器件为了提高耐压值，版图面积通常都做得很大。同时，高侧功率管由于采用是P型功率管，因此，高侧功率管的版图面积也偏大。这就使得整个电路的成本非常的高。

但如果要在该驱动电路中增加电平转换模块，进行电平转换的话，由于现有技术中的电平转换电路存在电压调节具有局限性，且转换效率低的问题，并不能直接在该驱动电路中进行使用。

发明内容

本发明的目的是克服至少一个上述现有技术的缺点，提供了一种适用范围广泛、可随电路中输入电压的不同，对输出电压进行相应调整的电平转换电路及相应的驱动电路。

为了实现上述目的或其他目的，本发明的电平转换电路及相应的驱动电路如下：

该电平转换电路，其主要特点是，所述的电平转换电路包括：

输入模块，包括第一输入端和第二输入端，所述的输入模块中的第一输入端接外部的第一输入电压，所述的输入模块中的第二输入端接外部的第二输入电压，所述的输入模块还与第三输入电压相连接，所述的输入模块用于将所述的输入模块中第一输入端相对于第二输入端的逻辑电平转换为所述的输入模块中的第一输入端相对于地的逻辑电平，得到第一次电平转换后的电压；其中，所述的输入模块的第一输入端作为所述的电平转换电路的第一输入端，所述的输入模块的第二输入端作为所述的电平转换电路的第二输入端；

正反馈模块，与集成电路的工作电压以及所述的第三输入电压相连接，用于降低所述的输入模块的电平转换时间；

电平转换模块，与所述的集成电路的工作电压以及所述的第三输入电压相连接，用于将所述的第三输入电压相对于地的电压范围转换为所述的集成电路的工作电压相对于地的电压范围，得到第二次电平转换后的电压；

输出模块，与所述的集成电路的工作电压相连接，用于对所述的第二次电平转换后的电压进行逻辑整形，由所述的输出模块的输出端作为电平转换电路的输出端，输出逻辑整形后的电压驱动后级电路；

所述的正反馈模块及电平转换模块的输入端均与所述的输入模块的输出端相连接，所述的电平转换模块的输出端与所述的输出模块的输入端相连接。

较佳地，所述的输入模块包括第一NMOS管和第一电流源；

所述的第一NMOS管的栅极作为所述的输入模块的第一输入端，所述的第一NMOS管的源极作为所述的输入模块的第二输入端，所述的第一NMOS管的漏极通过所述的第一电流源与所述的第三输入电压相连接，所述的第一NMOS管的漏极作为所述的输入模块的输出端。

较佳地，所述的正反馈模块包括第二NMOS管、第一PMOS管、第二PMOS管、第一电流沉以及第二电流源；

所述的第二NMOS管的栅极与所述的集成电路的工作电压相连接，所述的第二NMOS管的源极通过所述的第一电流沉接地，所述的第二NMOS管的漏极同时与所述的第一PMOS管的漏极以及第二PMOS管的栅极相连接；

所述的第一PMOS管的栅极及所述的第二PMOS管的漏极同时与所述的输入模块的输出端相连接；

所述的第一PMOS管的源极与所述的第三输入电压相连接；

所述的第二PMOS管的源极通过所述的第二电流源与所述的第三输入电压相连接。

较佳地，所述的电平转换模块包括第三PMOS管、第三NMOS管和第二电流沉；

所述的第三PMOS管的栅极作为所述的电平转换模块的输入端；所述的第三PMOS管的源极与所述的第三输入电压相连接，所述的第三PMOS管的漏极与所述的第三NMOS管的漏极相连接；

所述的第三NMOS管的栅极与所述的集成电路的工作电压相连接，所述的第三NMOS管的源极通过所述的第二电流沉接地，所述的第三NMOS管的源极作为所述的电平转换模块的输出端。

较佳地，所述的输出模块包括第四NMOS管、第三电流源以及低压缓冲器；

所述的第四NMOS管栅极作为所述的输出模块的输入端，所述的第四NMOS管的源极接地，所述的第四NMOS管的漏极通过所述的第三电流源与所述的集成电路的工作电压相连接，且所述的第四NMOS管的漏极还与所述的低压缓冲器的输入端相连接，所述的低压缓冲器的输出端作为所述的输出模块的输出端，所述的低压缓冲器的电源端与所述的集成电路的工作电压相连接，所述的低压缓冲器的接地端接地。

该包括上述电平转换电路的驱动电路，包括高侧驱动功率管、低侧驱动功率管、第一反相器、第二反相器以及第一与非门，其主要特点是，所述的驱动电路包括自举电路模块、电平移位模块以及第二与非门；

所述的电平移位模块的输入端与高侧输入信号相连接，所述的电平移位模块的输出端与所述的第二与非门的第一输入端相连接，所述的第二与非门的输出端与所述的第一反相器的第一输入端相连接，所述的第一反相器的输出端同时与所述的电平转换电路的第一输入端以及所述的高侧驱动功率管的控制端相连接；

所述的第一与非门的第一输入端与低侧输入信号相连接，所述的第一与非门的输出端与所述的第二反相器的第一输入端相连接，所述的第二反相器的输出端同时与所述的第二与非门的第二输入端的以及所述的低侧驱动功率管的控制端相连接；

所述的自举电路模块用于提供自举电压，所述的自举电路模块的输出端同时与所述的高侧驱动功率管的第一端、低侧驱动功率管的第一端以及电平转换电路中的第二输入端相连接；

所述的高侧驱动功率管的第一端还与所述的第一反相器的第二输入端以及第二与非门的第三输入端相连接；

所述的高侧驱动功率管的第一端和低侧驱动功率管的第一端共同构成所述的驱动电路的输出端，与外部负载的一端相连接；

所述的电平转换电路的输出端与所述的第一与非门的第二输入端相连接；

所述的第一与非门的电源端和所述的第二反相器的电源端均与所述的集成电路的工作电压相连接；所述的第二与非门的电源端和所述的第一反相器的电源端均与所述的第三输入电压相连接；所述的高侧驱动功率管的第二端与第四输入电压相连接；

所述的第一与非门的第三输入端、所述的第二反相器的第二输入端以及所述的低侧驱动功率管的第二端均接地。

较佳地，所述的第二反相器的输出端通过施密特触发器所述的第二与非门的第二输入端相连接。

较佳地，所述的自举电路模块包括电容及二极管，所述的电容的一端及所述的二极管的阴极均与所述的第三输入电压相连接，所述的二极管的阳极与所述的集成电路的工作电压相连接，所述的电容的另一端作为所述的自举电路模块的输出端。

较佳地，所述的高侧驱动功率管和低侧驱动功率管均为N型功率管。

采用本发明的电平转换电路，可有效的对不同逻辑电平之间的电平进行转换，同时，转换效率高，可实现两种电平之间的高速匹配。该电平转换电路除了可应用于常规的电平转换的场合外，还可以用于自举升压结构中，应用范围更为广泛。包括该电平转换电路的驱动电路可将驱动电路中的高压电源转换为低压电源，避免整个驱动电路中所有器件均必需采用高压器件的问题，可以有效降低电路版图面积，节约电路成本。

附图说明

图1为现有技术中的驱动电路的结构示意图。

图2为本发明一实施例中的电平转换电路的结构示意图。

图3为本发明一实施例中的驱动电路的结构示意图。

具体实施方式

为了使本发明的目的、技术方案和优点更加清楚，下面结合具体实施例对本发明作进一步的详细描述。

如图2所示，该电平转换电路包括：

输入模块，包括第一输入端(图2中标有HG的位置)和第二输入端(图2中标有PHASE的位置)，所述的输入模块中的第一输入端接外部的第一输入电压，所述的输入模块中的第二输入端接外部的第二输入电压，所述的输入模块还与第三输入电压VBT相连接，所述的输入模块用于将所述的输入模块中第一输入端相对于第二输入端的逻辑电平转换为所述的输入模块中的第一输入端相对于地的逻辑电平，得到第一次电平转换后的电压；其中，所述的输入模块的第一输入端作为所述的电平转换电路的第一输入端，所述的输入模块的第二输入端作为所述的电平转换电路的第二输入端；

正反馈模块，与集成电路的工作电压VDD以及所述的第三输入电压VBT相连接，用于降低所述的输入模块的电平转换时间；

电平转换模块，与所述的集成电路的工作电压VDD以及所述的第三输入电压VBT相连接，用于将所述的第三输入电压VBT相对于地的电压范围转换为所述的集成电路的工作电压VDD相对于地的电压范围，得到第二次电平转换后的电压；

输出模块，与所述的集成电路的工作电压VDD相连接，用于对所述的第二次电平转换后的电压进行逻辑整形，由所述的输出模块的输出端OUT作为电平转换电路的输出端，输出逻辑整形后的电压驱动后级电路；

所述的正反馈模块及电平转换模块的输入端均与所述的输入模块的输出端相连接，所述的电平转换模块的输出端与所述的输出模块的输入端相连接。

在上述实施例中，所述的输入模块包括第一NMOS管MN1和第一电流源I11；

所述的第一NMOS管MN1的栅极作为所述的输入模块的第一输入端，所述的第一NMOS管MN1的源极作为所述的输入模块的第二输入端，所述的第一NMOS管MN1的漏极通过所述的第一电流源I11与所述的第三输入电压VBT相连接，所述的第一NMOS管MN1的漏极作为所述的输入模块的输出端。

在上述实施例中，所述的正反馈模块包括第二NMOS管MN2、第一PMOS管MP1、第二PMOS管MP2、第一电流沉I21以及第二电流源I12；

所述的第二NMOS管MN2的栅极与所述的集成电路的工作电压VDD相连接，所述的第二NMOS管MN2的源极通过所述的第一电流沉I21接地，所述的第二NMOS管MN2的漏极同时与所述的第一PMOS管MP1的漏极以及第二PMOS管MP2的栅极相连接；

所述的第一PMOS管MP1的栅极及所述的第二PMOS管MP2的漏极同时与所述的输入模块的输出端相连接；

所述的第一PMOS管MP1的源极与所述的第三输入电压VBT相连接；

所述的第二PMOS管MP2的源极通过所述的第二电流源I12与所述的第三输入电压VBT相连接。

在上述实施例中，所述的电平转换模块包括第三PMOS管MP3、第三NMOS管MN3和第二电流沉I22；

所述的第三PMOS管MP3的栅极作为所述的电平转换模块的输入端；所述的第三PMOS管MP3的源极与所述的第三输入电压VBT相连接，所述的第三PMOS管MP3的漏极与所述的第三NMOS管MN3的漏极相连接；

所述的第三NMOS管MN3的栅极与所述的集成电路的工作电压VDD相连接，所述的第三NMOS管MN3的源极通过所述的第二电流沉I22接地，所述的第三NMOS管MN3的源极作为所述的电平转换模块的输出端。

在上述实施例中，所述的输出模块包括第四NMOS管MN4、第三电流源I13以及低压缓冲器I3；

所述的第四NMOS管MN4栅极作为所述的输出模块的输入端，所述的第四NMOS管MN4的源极接地，所述的第四NMOS管MN4的漏极通过所述的第三电流源I13与所述的集成电路的工作电压VDD相连接，且所述的第四NMOS管MN4的漏极还与所述的低压缓冲器I3的输入端相连接，所述的低压缓冲器I3的输出端作为所述的输出模块的输出端OUT，所述的低压缓冲器I3的电源端与所述的集成电路的工作电压VDD相连接，所述的低压缓冲器I3的接地端接地。

该电平转换电路中的第一NMOS管MN1、第二PMOS管MP2以及第四NMOS管MN4均可采用低压器件构成，仅第一PMOS管MP1、第二NMOS管MN2、第三PMOS管MP3以及第三NMOS管MN3由高压器件构成。其中，第一电流源I11、第二电流源I12、第三电流源I13、第一电流沉I21及第二电流沉I22均由低压器件构成，作为各级电流的有源负载，其中，电流沉，也可被称为电流阱，是相对于电流源的一种器件，电流源是指一种从电源端拉电流的结构，常采用PMOS器件构成，而电流沉是指一种向地灌电流的结构，常采用NMOS器件构成。

在一实施例中，将上述实施例中电平转换电路应用于驱动电路中用于解决驱动电路成本高的问题，该驱动电路的结构可参阅图3所示。

该包含上述电平转换电路的驱动电路，包括电平转换电路I4、高侧驱动功率管MN5、低侧驱动功率管MN6、第一反相器I7、第二反相器I9以及第一与非门I8，其中，所述的驱动电路还包括自举电路模块、电平移位模块I5以及第二与非门I6；

所述的电平移位模块I5的输入端与高侧输入信号HSIN相连接，所述的电平移位模块I5的输出端与所述的第二与非门I6的第一输入端相连接，所述的第二与非门I6的输出端与所述的第一反相器I7的第一输入端相连接，所述的第一反相器I7的输出端同时与所述的电平转换电路I4的第一输入端以及所述的高侧驱动功率管MN5的控制端相连接；

所述的第一与非门I8的第一输入端与低侧输入信号LSIN相连接，所述的第一与非门I8的输出端与所述的第二反相器I9的第一输入端相连接，所述的第二反相器I9的输出端同时与所述的第二与非门I6的第二输入端的以及所述的低侧驱动功率管MN6的控制端相连接；

所述的自举电路模块用于提供自举电压VBT，所述的自举电路模块的输出端同时与所述的高侧驱动功率管MN5的第一端、低侧驱动功率管MN6的第一端以及电平转换电路I4中的第二输入端相连接；

所述的高侧驱动功率管MN5的第一端还与所述的第一反相器I7的第二输入端以及第二与非门I6的第三输入端相连接；

所述的高侧驱动功率管MN5的第一端和低侧驱动功率管MN6的第一端共同构成所述的驱动电路的输出端，与外部负载的一端相连接，该外部负载的另一端可接地；

所述的电平转换电路I4的输出端与所述的第一与非门I8的第二输入端相连接；

所述的第一与非门I8的电源端和所述的第二反相器I9的电源端均与所述的集成电路的工作电压VDD相连接；所述的第二与非门I6的电源端和所述的第一反相器I7的电源端均与所述的第三输入电压VBT相连接；所述的高侧驱动功率管MN5的第二端与第四输入电压VBRG相连接；

所述的第一与非门I8的第三输入端、所述的第二反相器I9的第二输入端以及所述的低侧驱动功率管MN6的第二端均接地。

其中，电平移位模块I5起到将高侧输入信号HSIN的电平转换为第二输入电压至第三输入电压VBT之间的电平，实现将逻辑部分的电平转换为和自举后的逻辑匹配的电平。

所述的电平转换电路I4在该驱动电路中起到将采集到的高侧驱动功率管MN5的栅极处的高压(该高压为第一输入电压)转换为低压门电路可以接受的数字逻辑电压，在该实施例中，低压门电路指的是驱动电路中的第一与非门I8。

在上述实施例中，所述的第二反相器I9的输出端通过施密特触发器I10与所述的第二与非门I6的第二输入端相连接。

该施密特触发器I10的作用为：将采样得到的低侧驱动功率管MN6的控制端的信号反馈至高侧驱动功率管MN5前的逻辑控制器件中(即反馈至第二与非门I6的第二输入端)。

在上述实施例中，所述的自举电路模块包括电容C1及二极管D1，所述的电容C1的一端及所述的二极管D1的阴极均与所述的第三输入电压VBT相连接，所述的二极管D1的阳极与所述的集成电路的工作电压VDD相连接，所述的电容C1的另一端作为所述的自举电路模块的输出端。

在上述实施例中，所述的高侧驱动功率管MN5和低侧驱动功率管MN6均为N型功率管。

由于本实施例中采用了N型功率管作为高侧驱动功率管MN5，在保障性能的同时，与现有技术中必须采用P型功率管作为高侧驱动功率管MN5的技术方案相比，在高侧驱动功率管MN5的位置上至少可缩小百分之五十以上的版图面积。

所述的电平转换电路I4的第一输入端与高侧驱动功率管MN5的控制端相连接的位置(即图中标有HG的位置)为高侧驱动功率管MN5栅极线网，所述的电平转换电路I4的第二输入端与高侧驱动功率管MN5第一端相连接的位置(即图中标有PHASE的位置)为连接高低侧功率管的线网(该线网由高侧驱动功率管MN5和低侧驱动功率管MN6共同构成)。

上述实施例中的驱动电路中包括了本发明中的电平转换电路I4，可将驱动电路中高侧部分的自举电压转换为低压电平，且转换速度快，该电平转换电路I4作为驱动电路中起到防直通作用的功能模块的一部分，为防止高侧驱动功率管MN5和低侧驱动功率管MN6因直通而烧毁起到了重要的保障作用。且因为在驱动电路中采用了电平转换电路I4，驱动电路中的大部分器件均可采用低压型器件(例如图3中的第二与非门I6和第一反相器I7就可以由低压隔离器件构成，第二与非门I6和第一反相器I7的衬底电位接高侧驱动功率管MN5的第一端(即构成高侧驱动功率管MN5的NMOS管的源端)，而第一与非门I8、第二反相器I9以及施密特触发器I10就可以采用普通的低压器件构成，减少电路版图面积的消耗，大大降低电路版图面积，在保障驱动电路工作速度的情况下，降低驱动电路的成本，该驱动电路结构简单，性能可靠。

下面结合图2、3进一步分析一下本实施例中的电平转换电路在驱动电路中的工作过程：

其中，图2中的A1～A3表示各点中间电路线网名称，即A1为第一PMOS管MP1的栅极、第二PMOS管MP2的漏极、第一NMOS管MN1的漏极及第一电流源的连接处的中间电路网线名称，A2为第一PMOS管MP1的漏极、第二PMOS管MP2的栅极及第二NMOS管MN2的漏极的连接处的中间电路网线名称，A3为第四NMOS管MN4的栅极、第三NMOS管MN3的源极以及第二电流沉的连接处的中间电路网线名称。

当高侧驱动功率管MN5开启时，电平转换电路I4中的第一输入端(图中的HG端的位置)的电位高于电平转换电路中的第二输入端(图中PHASE端的位置)的电位，其中第二输入端输入的第二输入电压为一个略低于集成电路的工作电压VDD的自举电压，此时，第一NMOS管MN1开启，图2中A1点的电位输出一个相对于电平转换电路中的第二输入端的低电位，第三PMOS管MP3开启，而第三NMOS管MN3常通，图2中A3位置输出一个相对于地的高电平(即第二次电平转换后的电压)，输出模块的输出端OUT输出该相对于地的低电平；

当高侧驱动功率管MN5关闭时，电平转换电路I4中的第一输入端(图2中的HG端的位置)的电位和电平转换电路中的第二输入端(图2中PHASE端的位置)的电位相等，图2中A1位置由于第一电流源I11的作用，A1位置输出高于电平转换电路中的第二输入端的高电平，图2中，A3位置处输出相对于地的低电平(即第二次电平转换后的电压)，输出模块的输出端OUT输出该相对于地的高电平。

该电平转换电路中，由第二NMOS管MN2、第一PMOS管MP1、第二PMOS管MP2、第一电流沉I21以及第二电流源I12共同构成正反馈模块，当高侧驱动功率管MN5关闭时，

图2中A1点的电位为相对于输入模块第二输入端的高电平，而A2点由于下拉电流沉的作用，变为相对于输入模块第二输入端的低电平，第二PMOS管MP2开启，第一电流源I11、第二电流源I12同时作为上拉电流源开启，起到减少A1点电位上升沿的时间。

该实施例中的电平转换电路与现有技术中的电平转换电路相比可以有效提高电平转换时效，将本实施例中的电路结构在应用中实测发现，输入信号上升沿到输出端下降沿的延迟在5ns左右，输入下降沿到输出上升沿的延迟在10ns左右，电压转换效率特别快。

图3中的这种驱动电路结构，在这种控制结构中，高侧驱动功率管MN5和低侧驱动功率管MN6的栅极驱动器件(如第一反相器I7、第二反相器I9)及起到防直通的反馈器件(如施密特触发器I10)都可以采用低压门电路来实现。而为了保证高侧驱动功率管MN5开启，其高侧驱动功率管MN5的栅极高电平电压通过自举升压的方式获得，一般为第四输入电压VBRG电压加上集成电路的工作电压VDD电压。高侧驱动功率管MN5关闭时，其栅极电压为地。而这种电压范围需要转换成集成电路的工作电压VDD到地的低压电位，才能在电位上与防直通电路中的低压器件匹配。这种电压转换可以通过本发明中所提出的电平转换电路来实现。

采用上述实施例中的电平转换电路的驱动电路，仅仅只有少数几个器件需要选用高压器件，其他的器件均可采用低压器件，可以在保证工作效率的同时，有效实现降低电路版图的目的，降低了成本，该电平转换电路在驱动电路中可以把自举后的电平转换为低压数字逻辑对应的电平，同时具有较小的时间延迟，在功率驱动电路的防直通结构中，具有重要的作用。

上述实施例中的电平转换电路除了可以用于上述驱动电路中外，还可以用于其他应用场合中，实现不同逻辑电平之间的电平转换。比如在数据采集系统中，ADC使用+5v的电压，而微控制器使用的VDD电压为3.3v或2.5v的电压，在进行高速数据传输时，可以采用实施例中的电平转换电路进行电平转换，这时候，只需将电路中的第二输入端接地，第三输入电压VBT接5v的电压，电平转换电路中的第一输入端接ADC输出的逻辑电平，集成电路的工作电压VDD与微控制器的供电端相连，输出端输出与微控制器相同逻辑电平，就可实现两种电平之间的高速匹配。本实施例中的电平转换电路可以用于自举升压结构中。在这种自举升压结构中，输入信号的逻辑电平所参考的电压不是固定不变，而是随着电路的不同工作状态在随时切换，比如上述实施例中的PHASE端电位，可以在第四输入电压VBRG至地的范围内变化，相应的电平转换电路的第一输入端HG的电压在第三输入电压VBT至集成电路的工作电压VDD之间变化，第三输入电压VBT(第三输入电压VBT在上述驱动电路中为自举电压，该电压由自举电路模块中的电容C1提供)在VBRG+VDD至VDD之间变化(其中，在上述驱动电路中第四输入电压VBRG在驱动电路中为高侧驱动功率管MN5的漏极电压，对于其他的不同的负载应用场合，由外部负载的功率电源提供该第四输入电压VBRG)。电平转换电路的第一输入端HG与电平转换电路的第二输入端PHASE之间的电压差决定了该模块输入信号的逻辑电平，第一输入端HG逻辑电平参考的是一个变化的电压，更适合于自举升压类的电路在高侧电平检测中的应用场合。

采用本发明的电平转换电路，可有效的对不同逻辑电平之间的电平进行转换，同时，转换效率高，可实现两种电平之间的高速匹配。该电平转换电路除了可应用于常规的电平转换的场合外，还可以用于自举升压结构中，应用范围更为广泛。包括该电平转换电路的驱动电路可将驱动电路中的高压电源转换为低压电源，避免整个驱动电路中所有器件均必需采用高压器件的问题，可以有效降低电路版图面积，节约电路成本。

在此说明书中，本发明已参照其特定的实施例作了描述。但是，很显然仍可以作出各种修改和变换而不背离本发明的精神和范围。因此，说明书和附图应被认为是说明性的而非限制性的。

Claims (9)

1.一种电平转换电路，其特征在于，所述的电平转换电路包括：

输入模块，包括第一输入端和第二输入端，所述的输入模块中的第一输入端接外部的第一输入电压，所述的输入模块中的第二输入端接外部的第二输入电压，所述的输入模块还与第三输入电压相连接，所述的输入模块用于将所述的输入模块中第一输入端相对于第二输入端的逻辑电平转换为所述的输入模块中的第一输入端相对于地的逻辑电平，得到第一次电平转换后的电压；其中，所述的输入模块的第一输入端作为所述的电平转换电路的第一输入端，所述的输入模块的第二输入端作为所述的电平转换电路的第二输入端；

正反馈模块，与集成电路的工作电压以及所述的第三输入电压相连接，用于降低所述的输入模块的电平转换时间；

电平转换模块，与所述的集成电路的工作电压以及所述的第三输入电压相连接，用于将所述的第三输入电压相对于地的电压范围转换为所述的集成电路的工作电压相对于地的电压范围，得到第二次电平转换后的电压；

输出模块，与所述的集成电路的工作电压相连接，用于对所述的第二次电平转换后的电压进行逻辑整形，由所述的输出模块的输出端作为电平转换电路的输出端，输出逻辑整形后的电压驱动后级电路；

所述的正反馈模块及电平转换模块的输入端均与所述的输入模块的输出端相连接，所述的电平转换模块的输出端与所述的输出模块的输入端相连接。

2.根据权利要求1所述的电平转换电路，其特征在于，所述的输入模块包括第一NMOS管和第一电流源；

所述的第一NMOS管的栅极作为所述的输入模块的第一输入端，所述的第一NMOS管的源极作为所述的输入模块的第二输入端，所述的第一NMOS管的漏极通过所述的第一电流源与所述的第三输入电压相连接，所述的第一NMOS管的漏极作为所述的输入模块的输出端。

3.根据权利要求1所述的电平转换电路，其特征在于，所述的正反馈模块包括第二NMOS管、第一PMOS管、第二PMOS管、第一电流沉以及第二电流源；

所述的第二NMOS管的栅极与所述的集成电路的工作电压相连接，所述的第二NMOS管的源极通过所述的第一电流沉接地，所述的第二NMOS管的漏极同时与所述的第一PMOS管的漏极以及第二PMOS管的栅极相连接；

所述的第一PMOS管的栅极及所述的第二PMOS管的漏极同时与所述的输入模块的输出端相连接；

所述的第一PMOS管的源极与所述的第三输入电压相连接；

所述的第二PMOS管的源极通过所述的第二电流源与所述的第三输入电压相连接。

4.根据权利要求1所述的电平转换电路，其特征在于，所述的电平转换模块包括第三PMOS管、第三NMOS管和第二电流沉；

所述的第三PMOS管的栅极作为所述的电平转换模块的输入端；所述的第三PMOS管的源极与所述的第三输入电压相连接，所述的第三PMOS管的漏极与所述的第三NMOS管的漏极相连接；

所述的第三NMOS管的栅极与所述的集成电路的工作电压相连接，所述的第三NMOS管的源极通过所述的第二电流沉接地，所述的第三NMOS管的源极作为所述的电平转换模块的输出端。

5.根据权利要求1所述的电平转换电路，其特征在于，所述的输出模块包括第四NMOS管、第三电流源以及低压缓冲器；

所述的第四NMOS管栅极作为所述的输出模块的输入端，所述的第四NMOS管的源极接地，所述的第四NMOS管的漏极通过所述的第三电流源与所述的集成电路的工作电压相连接，且所述的第四NMOS管的漏极还与所述的低压缓冲器的输入端相连接，所述的低压缓冲器的输出端作为所述的输出模块的输出端，所述的低压缓冲器的电源端与所述的集成电路的工作电压相连接，所述的低压缓冲器的接地端接地。

6.一种包含权利要求1～5中任一所述的电平转换电路的驱动电路，包括高侧驱动功率管、低侧驱动功率管、第一反相器、第二反相器以及第一与非门，其特征在于，所述的驱动电路包括自举电路模块、电平移位模块以及第二与非门；

所述的电平移位模块的输入端与高侧输入信号相连接，所述的电平移位模块的输出端与所述的第二与非门的第一输入端相连接，所述的第二与非门的输出端与所述的第一反相器的第一输入端相连接，所述的第一反相器的输出端同时与所述的电平转换电路的第一输入端以及所述的高侧驱动功率管的控制端相连接；

所述的第一与非门的第一输入端与低侧输入信号相连接，所述的第一与非门的输出端与所述的第二反相器的第一输入端相连接，所述的第二反相器的输出端同时与所述的第二与非门的第二输入端的以及所述的低侧驱动功率管的控制端相连接；

所述的自举电路模块用于提供自举电压，所述的自举电路模块的输出端同时与所述的高侧驱动功率管的第一端、低侧驱动功率管的第一端以及电平转换电路中的第二输入端相连接；

所述的高侧驱动功率管的第一端还与所述的第一反相器的第二输入端以及第二与非门的第三输入端相连接；

所述的高侧驱动功率管的第一端和低侧驱动功率管的第一端共同构成所述的驱动电路的输出端，与外部负载的一端相连接；

所述的电平转换电路的输出端与所述的第一与非门的第二输入端相连接；

所述的第一与非门的电源端和所述的第二反相器的电源端均与所述的集成电路的工作电压相连接；所述的第二与非门的电源端和所述的第一反相器的电源端均与所述的第三输入电压相连接；所述的高侧驱动功率管的第二端与第四输入电压相连接；

所述的第一与非门的第三输入端、所述的第二反相器的第二输入端以及所述的低侧驱动功率管的第二端均接地。

7.根据权利要求6所述的驱动电路，其特征在于，所述的第二反相器的输出端通过施密特触发器所述的第二与非门的第二输入端相连接。

8.根据权利要求6所述的驱动电路，其特征在于，所述的自举电路模块包括电容及二极管，所述的电容的一端及所述的二极管的阴极均与所述的第三输入电压相连接，所述的二极管的阳极与所述的集成电路的工作电压相连接，所述的电容的另一端作为所述的自举电路模块的输出端。

9.根据权利要求6所述的驱动电路，其特征在于，所述的高侧驱动功率管和低侧驱动功率管均为N型功率管。

Images