CN114884502A - 一种适用于GaN驱动芯片的高压电平移位电路 - Google Patents

一种适用于GaN驱动芯片的高压电平移位电路 Download PDF

Info

Publication number
CN114884502A
CN114884502A CN202210433854.3A CN202210433854A CN114884502A CN 114884502 A CN114884502 A CN 114884502A CN 202210433854 A CN202210433854 A CN 202210433854A CN 114884502 A CN114884502 A CN 114884502A
Authority
CN
China
Prior art keywords
node
current
voltage
signal
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210433854.3A
Other languages
English (en)
Inventor
常红
于文涛
耿镐
张明新
黄少卿
席晓丽
武嘉瑜
肖培磊
宣志斌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 58 Research Institute
Original Assignee
CETC 58 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 58 Research Institute filed Critical CETC 58 Research Institute
Priority to CN202210433854.3A priority Critical patent/CN114884502A/zh
Publication of CN114884502A publication Critical patent/CN114884502A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H03K19/0013—Arrangements for reducing power consumption in field effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00323—Delay compensation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00369—Modifications for compensating variations of temperature, supply voltage or other physical parameters
    • H03K19/00384—Modifications for compensating variations of temperature, supply voltage or other physical parameters in field effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/01—Modifications for accelerating switching
    • H03K19/017—Modifications for accelerating switching in field-effect transistor circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Abstract

本发明涉及集成电路技术领域，具体涉及一种适用于GaN驱动芯片的高压电平移位电路。将位于低压域的信号转换为高压域的信号，其特征在于：包括电压转电流信号模块、电流镜像模块、推挽输出模块、电流补偿支路和信号维持模块；所述电压转电流信号模块用于将PWM电压信号转换成电流信号，所述电流镜像模块用于镜像PWM电压转换的电流信号，作为所述推挽输出模块的输入信号，所述推挽输出模块将电流信号转换成高压域的电压信号，所述电流补偿支路用于补偿节点的电流，所述信号维持模块提供小电流，用于维持建立的信号状态。该方案有效解决了传统电平移位电路存在功耗、传输延迟、CMTI能力、抗开关节点负压能力之间相互矛盾的问题。

Description

一种适用于GaN驱动芯片的高压电平移位电路
技术领域
本发明涉及集成电路技术领域，具体涉及一种适用于GaN驱动芯片的高压电平移位电路。
背景技术
高压电平移位电路作为驱动芯片的核心组成部分，其传输延迟和可靠性严重影响着栅驱动芯片的性能。在驱动芯片中，电平移位是基于耐高压LDMOS器件实现，该器件具有较大的漏源寄生电容CDS。在共模噪声dV/dt发生时，由于寄生电容CDS的存在，会导致电平移位电路的输出节点跟不上高侧浮动电源电压轨的瞬态跳变速度而产生毛刺。当dV/dt较大时，容易导致后级电路误触发，产生错误输出，即电平移位电路共模瞬态噪声抑制能力(CMTI)不足。为了提高电平移位电路的CMTI能力，需要滤除dV/dt噪声带来的毛刺，传统解决方案是在高压电平移位电路后级增加RC滤波电路，但该解决方案是以牺牲驱动芯片的工作频率为代价，显然不适用于高频GaN驱动芯片。另外，目前高压电平移位电路多采用输出端识别电压降的方式，这种识别方式存在两个缺点：一是由于LDMOS漏源寄生电容会在信号传输路径上引入低频极点，减缓信号响应速度，增加传输延迟；二是由于GaN功率器件的反向导通压降大，导致在死区时间内开关节点电压降至较重的负压，改变电平移位电路后级电路的阈值电压，导致输出错误逻辑，抗开关节点负压能力不足。除上述问题外，传统电平移位电路的触发方式也会对电路的延迟和功耗有影响。若电平移位采用脉冲控制方式，须在后级增加RS触发器锁存电平状态。但RS触发器的使用，会增加电平的传输延迟。若采用电平控制方式，虽然不需要后级RS触发器进行电平状态所存，但浮动电压和地之间会一直存在通路，产生较大功耗。
综上所述，传统高压电平移位电路存在传输延时、CMTI能力、抗开关节点负压能力、功耗四者之间相互矛盾和制约的关系，无法应用于高速、高可靠GaN驱动芯片中，设计出一种兼具高速、高可靠、低功耗的高压电平移位电路很有必要。
发明内容
针对现有技术的不足，本发明提供了一种适用于GaN驱动芯片的高压电平移位电路，以解决传统高压电平移位电路存在传输延时、CMTI能力、抗开关节点负压能力、功耗四者之间相互制约的问题，提高驱动芯片的工作频率和可靠性。
本发明通过以下技术方案予以实现：
一种适用于GaN驱动芯片的高压电平移位电路，将位于低压域的信号转换为高压域的信号，包括电压转电流信号模块、电流镜像模块、推挽输出模块、电流补偿支路和信号维持模块；
所述电压转电流信号模块用于将PWM电压信号转换成电流信号，所述电流镜像模块用于镜像PWM电压转换的电流信号，作为所述推挽输出模块的输入信号，所述推挽输出模块将电流信号转换成高压域的电压信号，所述电流补偿支路用于补偿节点的电流，所述信号维持模块提供小电流，用于维持建立的信号状态。
可选的，所述电压转电流信号模块包括左右两条支路，左侧电压转电流信号支路由PMOS管P1、NMOS管N3、NMOS管N5、电容C1、LDMOS管LD1、PMOS管P3、缓冲器buf构成，右侧电压转电流信号支路由PMOS管P2、NMOS管N4、NMOS管N6、电容C2、LDMOS管LD2、PMOS管P4、反相器inv构成；
所述P1的源端接电源电压VDD，漏端接N5的漏端、LD1的源端，栅端buf的输出端、inv的输入端、N5的栅端、N4的栅端；所述C1的一端接节点C，另一端接地；所述N5的源端接节点C；所述LD1的栅端接电源电压VDD，漏端接节点A；所述P3的源端接高侧浮动电源电压VBST，栅端和漏端接节点A；所述N3管的漏端接节点C，源端接地，栅端接inv的输入端、P2的栅端、N6的栅端；所述buf的输入端接PWM；
所述P2的源端接电源电压VDD，漏端接N6的漏端、LD2的源端；所述C2的一端接节点D，另一端接地；所述N6的源端接节点D；所述LD2的栅端接电源电压VDD，漏端接节点B；所述P4的源端接高侧浮动电源电压VBST，栅端和漏端接节点B；所述N4管的漏端接节点D，源端接地。
所述LDMOS管LD1和LD2均为单边耐高压器件。
所述P1与P2、N3与N4、N5与N6、LD1与LD2、P3与P4的器件尺寸设置一致，C1与C2的容值设置一致。
可选的，所述电流镜像模块包括PMOS管P3、PMOS管P5、PMOS管P4、PMOS管P6，所述P5的源端接高侧浮动电源电压VBST，漏端接输出节点OUT+，栅端接节点A；所述P6的源端接高侧浮动电源电压VBST，漏端接输出节点OUT-，栅端接节点B。
所述P5与P6的器件尺寸设置一致。
可选的，所述推挽输出模块包括PMOS管P5、NMOS管N7、PMOS管P6、NMOS管N8，所述N7的源端接高侧浮动电源地VSW，漏端和栅端接输出节点OUT+、N8的栅端；所述N8的源端接高侧浮动电源地VSW，漏端接输出节点OUT-。
所述N7与N8的器件尺寸设置一致。
可选的，所述电流补偿支路包括左右两条支路，左侧电流补偿支路补偿节点A的电流，由PMOS管P7、PMOS管P9构成；右侧电流补偿支路补偿节点B的电流，由PMOS管P8、PMOS管P10构成。
所述P7的源端接高侧浮动电源电压VBST，栅端接节点B，漏端接P9的源端；所述P9的栅端和漏端接节点A；所述P8的源端接高侧浮动电源电压VBST，栅端接节点A，漏端接P10的源端；所述P10的栅端和漏端接节点B。
所述P7与P8、P9和P10的器件尺寸设置一致。
可选的，所述信号维持模块包括偏置电流源Ibias、NMOS管N0、NMOS管N1、NMOS管N2；
所述偏置电流源Ibias的一端接电源电压VDD，另一点接N0的漏端和栅端、N1的栅端、N2的栅端；所述N0的源端接地；所述N1的漏端接节点C，源端接地；所述N2的漏端接节点D，源端接地。
所述N1和N2的器件尺寸设置一致。
本发明的有益效果为：
1、在提升高压电平移位电路CMTI能力的同时降低了信号的传输延时，不仅适用于传统的高压浮栅驱动芯片，还适用于第三代半导体功率器件的驱动芯片；
2、功耗小，大大降低开关过程的动态功耗；
3、提升了抗开关节点负压能力；
4、电路结构简单，避免带来额外的成本。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是传统高压电平移位电路拓扑示意图；
图2是本发明提供的适用于GaN驱动芯片的高压电平移位电路拓扑示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
实施例1：
请参阅图2所示：本发明实施例具体公开提供了一种适用于GaN驱动芯片的高压电平移位电路的技术方案，将位于低压域的信号转换为高压域的信号，包括电压转电流信号模块、电流镜像模块、推挽输出模块、电流补偿支路和信号维持模块；
所述电压转电流信号模块用于将PWM电压信号转换成电流信号，所述电流镜像模块用于镜像PWM电压转换的电流信号，作为所述推挽输出模块的输入信号，所述推挽输出模块将电流信号转换成高压域的电压信号，所述电流补偿支路用于补偿节点的电流，所述信号维持模块提供小电流，用于维持建立的信号状态。
具体的，所述电压转电流信号模块包括左右两条支路，左侧电压转电流信号支路由PMOS管P1、NMOS管N3、NMOS管N5、电容C1、LDMOS管LD1、PMOS管P3、缓冲器buf构成，右侧电压转电流信号支路由PMOS管P2、NMOS管N4、NMOS管N6、电容C2、LDMOS管LD2、PMOS管P4、反相器inv构成；
所述P1的源端接电源电压VDD，漏端接N5的漏端、LD1的源端，栅端buf的输出端、inv的输入端、N5的栅端、N4的栅端；所述C1的一端接节点C，另一端接地；所述N5的源端接节点C；所述LD1的栅端接电源电压VDD，漏端接节点A；所述P3的源端接高侧浮动电源电压VBST，栅端和漏端接节点A；所述N3管的漏端接节点C，源端接地，栅端接inv的输入端、P2的栅端、N6的栅端；所述buf的输入端接PWM；
所述P2的源端接电源电压VDD，漏端接N6的漏端、LD2的源端；所述C2的一端接节点D，另一端接地；所述N6的源端接节点D；所述LD2的栅端接电源电压VDD，漏端接节点B；所述P4的源端接高侧浮动电源电压VBST，栅端和漏端接节点B；所述N4管的漏端接节点D，源端接地。
所述LDMOS管LD1和LD2均为单边耐高压器件。
所述P1与P2、N3与N4、N5与N6、LD1与LD2、P3与P4的器件尺寸设置一致，C1与C2的容值设置一致。
具体的，所述电流镜像模块包括PMOS管P3、PMOS管P5、PMOS管P4、PMOS管P6，所述P5的源端接高侧浮动电源电压VBST，漏端接输出节点OUT+，栅端接节点A；所述P6的源端接高侧浮动电源电压VBST，漏端接输出节点OUT-，栅端接节点B。
所述P5与P6的器件尺寸设置一致。
具体的，所述推挽输出模块包括PMOS管P5、NMOS管N7、PMOS管P6、NMOS管N8，所述N7的源端接高侧浮动电源地VSW，漏端和栅端接输出节点OUT+、N8的栅端；所述N8的源端接高侧浮动电源地VSW，漏端接输出节点OUT-。
所述N7与N8的器件尺寸设置一致。
具体的，所述电流补偿支路包括左右两条支路，左侧电流补偿支路补偿节点A的电流，由PMOS管P7、PMOS管P9构成；右侧电流补偿支路补偿节点B的电流，由PMOS管P8、PMOS管P10构成。
所述P7的源端接高侧浮动电源电压VBST，栅端接节点B，漏端接P9的源端；所述P9的栅端和漏端接节点A；所述P8的源端接高侧浮动电源电压VBST，栅端接节点A，漏端接P10的源端；所述P10的栅端和漏端接节点B。
所述P7与P8、P9和P10的器件尺寸设置一致。
具体的，所述信号维持模块包括偏置电流源Ibias、NMOS管N0、NMOS管N1、NMOS管N2；
所述偏置电流源Ibias的一端接电源电压VDD，另一点接N0的漏端和栅端、N1的栅端、N2的栅端；所述N0的源端接地；所述N1的漏端接节点C，源端接地；所述N2的漏端接节点D，源端接地。
所述N1和N2的器件尺寸设置一致。
图2是本发明提出的适用于GaN驱动芯片的高压电路移位电路，其包含两条对称支路，P1、N3、N5、C1、LD1、P3、P5构成左侧电压转电流信号通路，P2、N4、N6、C2、LD2、P4、P6构成右侧电压转电流信号通路，P3、P5和P4、P6分别构成两组电流镜结构，分别镜像两侧PWM电压转换的电流信号，从而规避了LDMOS器件寄生电容在关键节点A、B两处引入的低频极点，提升电路对PWM信号的响应速度。
具体的，P5、N7和P6、N8分别构成两对电流比较的推挽输出结构，输出电压近似轨到轨，从而保证当开关节点电压在死区时间内进入较重负压时，输出状态仍然可以正确建立，被后级电路正确识别，提升电路抗开关节点负压能力。
具体的，P7、P9和P8、P10分别构成了两组动态大电流补偿支路，分别在dV/dt发生对关键节点A、B进行补偿。正常状态下，两补偿支路均不导通，无静态功耗，当dV/dt的发生时，相对于VBST，因LD1、LD2漏源寄生电容的影响，A、B节点会同时被下拉，补偿支路导通，补偿动态电流Ic，增大节点A、B的浮动摆率，提升电路抗CMTI能力。通过优化补偿电流，可将输出节点的毛刺控制几十mV量级，避免后级RC滤波电路的适用，降低电平的传输延迟。
具体的，在电平移位电路的响应方式上，发明人提出了一种创新性地且巧妙地解决方案，实现了延迟和功耗的兼得。下面以PWM从低电平跳变到高电平为例来进行说明。首先，电平移位电路虽然采用电平触发方式，但会在VBST和地之间增加电容C1和C2。当高电平到来时，P1关断、N5导通，C1被瞬间充电、A会被瞬间下拉；同时、P2导通、N6关断，B会被迅速上拉接近VBST，A点和B点的电压突变会被电流镜所响应，改变输出状态。N4导通，对C2进行放电，等待PWM信号的跳变。N0、N1、N2构成小偏置电流，用于维持建立的输出状态。折中响应方式避免后级RS触发器使用，减小电平移位电路的延迟，同时由于没有直流通路的存在，降低了功耗。
对比例1：
图1所示为常用的高压电平移位电路结构，其中M1和M2是耐高压的LDMOS器件。该结构在保证一定转换速度的情况下，会采用脉冲触发方式来降低电平移位电路的功耗。在硬开关切换过程中，开关节点上大的电流脉冲通过寄生电感形成dV/dt噪声，该dV/dt会通过自举路径耦合到高侧浮动电源轨。由于LDMOS管M1、M2存在较大漏源寄生电容CDS，使得在dV/dt到来时，A、B节点电压跟不上高侧浮动电源电压轨的瞬态跳变速度而产生毛刺。在低频环境下，由于dV/dt噪声较小，A、B节点电压毛刺不会触发后级RS触发器的触发阈值VT。但在高频环境下，dV/dt噪声较大，A、B节点电压毛刺会更大，达到触发电平VT以下，改变后级RS触发器的输出状态，影响栅驱动信号的传输及电路可靠性。为了提高可靠性，常用的解决方案是在A、B节点和RS触发之间增加RC滤波器，但会带来转换速度损失，从而限制了半桥驱动电路的工作频率。
此外，常用的高压电平移位结构采用输出端识别电压降的方式，这会带来两个弊端：1、由于LDMOS管M1、M2存在的较大漏源寄生电容CDS会在信号传输路径上引入低频的节点，识别电压降的方式会增加信号的传输延迟；2、由于GaN功率器件的反向导通压降大，在死区时间内，开关节点处的电压会降至较重的负压，改变后级RS触发器的阈值电压，导致输出错误逻辑。综上所述，常用的高压电平移位电路结构已不适用于GaN驱动芯片。
本发明实施例1与对比例1相比，具有如下优点：同传统的高压电平移位电路结构，本发明的高压电平移位电路提出的电平移位电路采用高带宽电流镜结构为基础，规避LDMOS寄生电容在信号传输关键节点引入的低频极点，降低传输延迟；在关键节点引入动态电流补偿支路，提升CMTI能力，同时摒弃了后级RC滤波电路的使用，进一步降低了传输延迟；采用推挽结构实现轨到轨的输出，提升电路的抗开关节点负压能力；利用在响应支路上增加电容，改变电平移位电路对输入信号的响应方式，阻断直流通路，降低动态功耗。提出的高压电平移位电路能够有效解决传统高压电平移位电路存在功耗、传输延迟、CMTI能力、抗开关节点负压能力之间相互矛盾的问题。
以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。

Claims (10)

1.一种适用于GaN驱动芯片的高压电平移位电路，将位于低压域的信号转换为高压域的信号，其特征在于：包括电压转电流信号模块、电流镜像模块、推挽输出模块、电流补偿支路和信号维持模块；
所述电压转电流信号模块用于将PWM电压信号转换成电流信号，所述电流镜像模块用于镜像PWM电压转换的电流信号，作为所述推挽输出模块的输入信号，所述推挽输出模块将电流信号转换成高压域的电压信号，所述电流补偿支路用于补偿节点的电流，所述信号维持模块提供小电流，用于维持建立的信号状态。
2.根据权利要求1所述的一种适用于GaN驱动芯片的高压电平移位电路，其特征在于，所述电压转电流信号模块包括左右两条支路，左侧电压转电流信号支路由PMOS管P1、NMOS管N3、NMOS管N5、电容C1、LDMOS管LD1、PMOS管P3、缓冲器buf构成，右侧电压转电流信号支路由PMOS管P2、NMOS管N4、NMOS管N6、电容C2、LDMOS管LD2、PMOS管P4、反相器inv构成；
所述P1的源端接电源电压VDD，漏端接N5的漏端、LD1的源端，栅端buf的输出端、inv的输入端、N5的栅端、N4的栅端；所述C1的一端接节点C，另一端接地；所述N5的源端接节点C；所述LD1的栅端接电源电压VDD，漏端接节点A；所述P3的源端接高侧浮动电源电压VBST，栅端和漏端接节点A；所述N3管的漏端接节点C，源端接地，栅端接inv的输入端、P2的栅端、N6的栅端；所述buf的输入端接PWM；
所述P2的源端接电源电压VDD，漏端接N6的漏端、LD2的源端；所述C2的一端接节点D，另一端接地；所述N6的源端接节点D；所述LD2的栅端接电源电压VDD，漏端接节点B；所述P4的源端接高侧浮动电源电压VBST，栅端和漏端接节点B；所述N4管的漏端接节点D，源端接地。
3.根据权利要求2所述的一种适用于GaN驱动芯片的高压电平移位电路，其特征在于，所述电流镜像模块包括PMOS管P3、PMOS管P5、PMOS管P4、PMOS管P6，所述P5的源端接高侧浮动电源电压VBST，漏端接输出节点OUT+，栅端接节点A；所述P6的源端接高侧浮动电源电压VBST，漏端接输出节点OUT-，栅端接节点B。
4.根据权利要求3所述的一种适用于GaN驱动芯片的高压电平移位电路，其特征在于，所述推挽输出模块包括PMOS管P5、NMOS管N7、PMOS管P6、NMOS管N8，所述N7的源端接高侧浮动电源地VSW，漏端和栅端接输出节点OUT+、N8的栅端；所述N8的源端接高侧浮动电源地VSW，漏端接输出节点OUT-。
5.根据权利要求4所述的一种适用于GaN驱动芯片的高压电平移位电路，其特征在于，所述电流补偿支路包括左右两条支路，左侧电流补偿支路补偿节点A的电流，由PMOS管P7、PMOS管P9构成；右侧电流补偿支路补偿节点B的电流，由PMOS管P8、PMOS管P10构成；
所述P7的源端接高侧浮动电源电压VBST，栅端接节点B，漏端接P9的源端；所述P9的栅端和漏端接节点A；所述P8的源端接高侧浮动电源电压VBST，栅端接节点A，漏端接P10的源端；所述P10的栅端和漏端接节点B。
6.根据权利要求5所述的一种适用于GaN驱动芯片的高压电平移位电路，其特征在于，所述信号维持模块包括偏置电流源Ibias、NMOS管N0、NMOS管N1、NMOS管N2；
所述偏置电流源Ibias的一端接电源电压VDD，另一点接N0的漏端和栅端、N1的栅端、N2的栅端；所述N0的源端接地；所述N1的漏端接节点C，源端接地；所述N2的漏端接节点D，源端接地。
7.根据权利要求6所述的一种适用于GaN驱动芯片的高压电平移位电路，其特征在于，在进行工作时，其包含两条对称支路，所述P1、N3、N5、C1、LD1、P3、P5构成左侧电压转电流信号通路，所述P2、N4、N6、C2、LD2、P4、P6构成右侧电压转电流信号通路，P3、P5和P4、P6分别构成两组电流镜结构，分别镜像两侧PWM电压转换的电流信号。
8.根据权利要求7所述的一种适用于GaN驱动芯片的高压电平移位电路，其特征在于，在进行工作时，所述P5、N7和P6、N8分别构成两对电流比较的推挽输出结构，输出电压近似轨到轨。
9.根据权利要求8所述的一种适用于GaN驱动芯片的高压电平移位电路，其特征在于，在进行工作时，所述P7、P9和P8、P10分别构成了两组动态大电流补偿支路，分别在dV/dt发生对关键节点A、B进行补偿；正常状态下，两补偿支路均不导通，无静态功耗，当dV/dt发生时，相对于VBST，因LD1、LD2漏源寄生电容的影响，A、B节点会同时被下拉，补偿支路导通，补偿动态电流Ic，增大节点A、B的浮动摆率，提升电路抗CMTI能力；当通过优化补偿电流时，可将输出节点的毛刺控制几十mV量级，避免后级RC滤波电路的适用，降低电平的传输延迟。
10.根据权利要求9所述的一种适用于GaN驱动芯片的高压电平移位电路，其特征在于，在进行工作时，首先，电平移位电路虽然采用电平触发方式，但会在VBST和地之间增加电容C1和C2；当高电平到来时，P1关断、N5导通，C1被瞬间充电、A会被瞬间下拉；同时、P2导通、N6关断，B会被迅速上拉接近VBST，A点和B点的电压突变会被电流镜所响应，改变输出状态；N4导通，对C2进行放电，等待PWM信号的跳变；N0、N1、N2构成小偏置电流，用于维持建立的输出状态。
CN202210433854.3A 2022-04-24 2022-04-24 一种适用于GaN驱动芯片的高压电平移位电路 Pending CN114884502A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210433854.3A CN114884502A (zh) 2022-04-24 2022-04-24 一种适用于GaN驱动芯片的高压电平移位电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210433854.3A CN114884502A (zh) 2022-04-24 2022-04-24 一种适用于GaN驱动芯片的高压电平移位电路

Publications (1)

Publication Number Publication Date
CN114884502A true CN114884502A (zh) 2022-08-09

Family

ID=82672576

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210433854.3A Pending CN114884502A (zh) 2022-04-24 2022-04-24 一种适用于GaN驱动芯片的高压电平移位电路

Country Status (1)

Country Link
CN (1) CN114884502A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117254797A (zh) * 2023-09-11 2023-12-19 芯北电子科技(南京)有限公司 一种用于dc-dc驱动的宽工作电压幅度快速响应的电平移位电路
US11942942B1 (en) 2022-11-21 2024-03-26 Hong Kong Applied Science and Technology Research Institute Company Limited High-speed level-shifter for power-conversion applications

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11942942B1 (en) 2022-11-21 2024-03-26 Hong Kong Applied Science and Technology Research Institute Company Limited High-speed level-shifter for power-conversion applications
CN117254797A (zh) * 2023-09-11 2023-12-19 芯北电子科技(南京)有限公司 一种用于dc-dc驱动的宽工作电压幅度快速响应的电平移位电路

Similar Documents

Publication Publication Date Title
US10673426B2 (en) Switch bootstrap charging circuit suitable for gate drive circuit of GaN power device
CN114884502A (zh) 一种适用于GaN驱动芯片的高压电平移位电路
JP4874887B2 (ja) 高周波半導体スイッチ装置
CN108155903B (zh) 应用于GaN栅极驱动的高速高压电平转换电路
CN103178694B (zh) 绝缘栅双极晶体管门极驱动推挽电路
CN109818608B (zh) 一种高速高共模噪声抗扰的电平位移电路
Liu et al. A 100V gate driver with sub-nanosecond-delay capacitive-coupled level shifting and dynamic timing control for ZVS-based synchronous power converters
US10243564B2 (en) Input-output receiver
US7768309B2 (en) Low-noise PECL output driver
CN107947774B (zh) 用于IGBT栅极驱动芯片的LDMOS电平移位dv/dt噪声抑制电路
US11632101B1 (en) Voltage level shifter applicable to very-low voltages
CN110601690A (zh) 一种低工作电压的快速下行电平移位电路
CN113193865B (zh) 一种适用于GaN半桥栅驱动的电平位移电路
CN112671391B (zh) 一种电平转换电路
US10862463B1 (en) Level shifter for high-speed gate drivers
CN116683899A (zh) 一种基于氮化镓工艺的高可靠高速电平移位电路
CN114744997B (zh) 一种电平位移电路及集成电路
CN113472185B (zh) 一种适用于高压GaN半桥栅驱动系统的电平移位电路
CN114865890A (zh) 一种用于GaN功率管半桥驱动的高抗扰电路
CN111510118B (zh) 一种低功耗高速比较器
CN113114194A (zh) 氮化镓功率器件栅驱动电路
CN111313887B (zh) 电平转换电路及相应的驱动电路
WO2018193724A1 (ja) 出力回路
CN214959494U (zh) 电平转换电路
CN210380809U (zh) 一种低工作电压的快速下行电平移位电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination