CN112511142B - 一种全集成nmos管驱动电路 - Google Patents
一种全集成nmos管驱动电路 Download PDFInfo
- Publication number
- CN112511142B CN112511142B CN202011437297.XA CN202011437297A CN112511142B CN 112511142 B CN112511142 B CN 112511142B CN 202011437297 A CN202011437297 A CN 202011437297A CN 112511142 B CN112511142 B CN 112511142B
- Authority
- CN
- China
- Prior art keywords
- nmos tube
- electrode
- tube
- nmos
- source electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 33
- 238000006243 chemical reaction Methods 0.000 claims abstract description 13
- 230000000737 periodic effect Effects 0.000 claims abstract description 6
- 239000000872 buffer Substances 0.000 claims description 9
- 230000003139 buffering effect Effects 0.000 abstract description 2
- 238000005516 engineering process Methods 0.000 description 7
- 238000007599 discharging Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
Landscapes
- Logic Circuits (AREA)
Abstract
本发明公开了一种全集成N管驱动电路,包括输入转换单元和电荷泵单元,输入转换单元将TTL信号转换为两路非交叠信号,一路经过缓冲,控制NMOS管,驱动泄放通路,另一路经过电平移位,控制NMOS管,驱动电源调制端,电荷泵单元由时钟信号控制,产生周期性的自举电压,刷新自举电容的电荷,实现了在较大电压范围内对电源调制高侧NMOS管的控制,适用于连续波工作模式,相对于同样尺寸下PMOS管电源调制的工作方式,基于NMOS功率管的驱动和电平转换控制技术,提高了工作效率,内置非交叠泄放通路,抑制高侧和低侧的直接贯通,避免出现大电流烧毁芯片,扩展系统的应用范围,降低了开发成本。
Description
技术领域
本发明属于集成电路技术领域,具体涉及一种MOS管设计技术。
背景技术
随着集成电路工艺和设计技术的不断发展,高压驱动技术在汽车电子、电机驱动、发射机控制等领域的应用越来越广,具有集成度高、功能复杂的特点。由于高功率PMOS开关管的控制方式较为简单,目前大部分的发射机控制领域采用驱动高功率PMOS管的方式来实现电源的调制。然而,同样尺寸下PMOS管相对于NMOS管存在效率低的劣势,开发基于NMOS功率管的驱动和电平转换控制技术十分重要。
发明内容
本发明为了解决现有技术存在的问题,提出了一种全集成NMOS管驱动电路,为了实现上述目的,本发明采用了以下技术方案。
本发明为了解决现有高功率PMOS管驱动技术存在的问题,提出了一种全集成N管驱动电路,为了实现上述目的,本发明采用了以下技术方案。
电路包括输入转换单元和电荷泵单元,输入转换单元将TTL信号转换为两路非交叠信号,一路经过缓冲,控制NMOS管,驱动泄放通路,另一路经过电平移位,控制NMOS管,驱动电源调制端,电荷泵单元由时钟信号控制,产生周期性的自举电压,刷新自举电容的电荷。
进一步的,TTL信号经过非交叠控制器输出两路非交叠信号,一路连接电平移位器LS的输入端,一路连接PMOS管M1和NMOS管M2的共栅极;PMOS管M1和NMOS管M2的漏极通过电阻R1连接,PMOS管M1的源极连接电源VDD和二极管Z1的正极,NMOS管M2的源极接地;二极管Z1的负极作为自举电压输出端VB,连接电平移位器LS的正压供电端和反相器U1的正压供电端,通过自举电容C2连接电路输出端Vout;电平移位器LS的负压供电端和反相器U1的负压供电端连接NOMS管M3的源极和NMOS管M4的漏极,作为电路输出端Vout;电平移位器LS的输出端连接反相器U1的输入端,反相器U1的输出端连接NOMS管M3的栅极,NOMS管M3的漏极连接电源VCC;NMOS管M2的漏极连接缓冲器U2的输入端,经过电容C1接地,缓冲器U2的输出端连接NMOS管M4的的栅极,NMOS管M4的源极接地。
非交叠控制器采用二输入与非门和反相器组成,电平移位器LS采用门控电流源电路组成。
进一步的,与非门U3的两个输入端,一个连接PMOS管M1和NMOS管M2的共栅极,一个连接时钟信号CLK;NMOS管M7和NMOS管M8的共栅极连接与非门U3的输出端和反相器U4的输入端,NMOS管M7的源极和NMOS管M8的源极接地;NMOS管M7和PMOS管M5的共漏极连接NMOS管M6的栅极,NMOS管M6的漏极连接电路输出端Vout,NMOS管M6的源极和PMOS管M5的源极通过电容C3连接;NMOS管M8和PMOS管M9的共漏极连接NMOS管M6的源极,PMOS管M9的源极连接电源VCC,PMOS管M9和PMOS管M10和PMOS管M11的共栅极连接PMOS管M11和NMOS管M13的共漏极;NMOS管M13的源极通过电阻R3接地,NMOS管M13的栅极连接反相器U4的输出端,反相器U4的输入端连接NMOS管M12的栅极;NMOS管M12的源极接地,漏极和PMOS管M10的漏极通过电阻R2连接,PMOS管M10和PMOS管M11的共源极连接电源VCC;PMOS管M10的漏极连接PMOS管M5的栅极和二极管Z4的负极,二极管Z3和Z4的正极连接电源VDD,二极管Z3的负极连接二极管Z2的正极,二极管Z2的负极连接自举电压输出端VB。
本发明的有益效果:实现了在较大电压范围内对电源调制高侧NMOS管的控制,适用于连续波工作模式,相对于同样尺寸下PMOS管电源调制的工作方式,基于NMOS功率管的驱动和电平转换控制技术,提高了工作效率,内置非交叠泄放通路,抑制高侧和低侧的直接贯通,避免出现大电流烧毁芯片,扩展系统的应用范围,降低了开发成本。
附图说明
图1是电路原理图。
附图标记:100-输入转换单元,101-电荷泵单元,M1、M5、M9、M10、M11-PMOS管,M2、M3、M4、M6、M7、M8、M12、M13-NMOS管,R1、R2、R3-电阻,C1、C3-电容,C2-自举电容,Z1、Z2、Z3、Z4-二极管,U1、U4-反相器,U2-缓冲器,U3-与非门,VDD、VCC-电源,LS-电平移位器,VB-自举电压输出端,Vout-电路输出端,CLK-时钟信号。
具体实施方式
以下结合附图对本发明的技术方案做具体的说明。
非交叠信号中的一路经过上升沿延时控制以及缓冲后再控制N管驱动的泄放通路。另一路高侧控制信号经过电平移位后控制N管驱动的电源调制端,该高侧控制模块在输入TTL信号为高时,低电平为VCC,高电平为VCC+VDD-Vt,其中Vt为二极管的正向压降。
当输入TTL信号为低时,低电平为0V,高电平为VDD,实现了动态的电平转换控制,避免电源调制高侧的NMOS管和低侧的NMOS管同时导通,避免工艺偏差以及传输延时导致的交叠产生,
电荷泵单元由周期性时钟信号控制,产生周期性的自举电平,由信号控制周期性刷新自举电容上的电荷,非交叠时钟的一路输出为高时,电荷泵单元使能有效,如果时钟信号为低,电荷泵单元复位,电荷泵电容的一端被下拉至地电平,另一端被钳位于电平VDD,给输入电平转换单元中的自举电容充电通路被关闭。
如果时钟信号为高时,电荷泵单元开始工作,电荷泵电容的一端被充电至电平VCC,另一端自举到VCC+VDD-Vt电位,此时给输入电平转换单元中的自举电容充电通路打开,实现对自举电容的周期性充电,电荷泵单元给输入电平转换单元中的自举电容周期性充电,防止在连续波工作模式下,该自举电容长时间工作时出现漏电,导致电源调制高侧的NMOS管处于弱导通直至不导通的状态。
当TTL信号为低电平时,非交叠模块产生用来控制NMOS驱动低侧的信号由高变为低,由M1、M2、R1、C1构成的上升沿延时控制电路输出延时后的高电平,经过U2缓冲后再控制N管驱动的泄放通路,避免高侧和低侧的长时间同时导通,规避大电流烧毁芯片的风险,调整R1和C1的值来改变高电平延时时长。
U3输出高电平,M7、M8、M12分别开启,R3、M13、M11的支路关断,由于二极管的钳位作用,M5的栅端电位被钳位于VDD-Vt,源极也被钳位于VDD-Vt,则M5管关断,导致M6的栅极被下拉至地电平,M6关断,电容C3两端的电位差维持在VDD-Vt。
电源调制的高侧通路中,由于M4导通,电平移位LS的低电平被下拉至地电平,高电平端也被钳位于VDD-Vt,其输入端为高电平,输出端为VDD-Vt,经过U1反相后关断M3管。此时电容C2上的电位差也维持在VDD-Vt上。
当TTL信号为高时,非交叠模块产生用来控制NMOS驱动低侧的信号由低变为高,由M1、M2、R1、C1构成的控制电路输出低电平,经过U2缓冲后关闭N管驱动的泄放通路,当CLK电平为低时,U3输出高电平,M7、M8、M12分别开启,R3、M13、M11的支路关断,由于二极管的钳位作用,M5的栅端电位被钳位于VDD-Vt,源极也被钳位于VDD-Vt,则M5管关断,导致M6的栅极被下拉至地电平,M6关断,电容C3两端的电位差维持在VDD-Vt。
电源调制的高侧通路中,由于M4关闭,电平移位LS的低电平被上拉至VCC,高电平端也被自举到VCC+VDD-Vt,其输入端为低电平,输出端为VCC+VDD-Vt,经过U1反相后开启M3管,此时电容C2上的电位差维持在VDD-Vt,但下端为VCC,上端自举为电位VCC+VDD-Vt。
当CLK电平为高时,U3输出低电平,M7、M8、M12分别关闭,R3、M13、M11的支路导通,同时M9也导通,M6的源极被充电至VCC,M5的栅极也被充电至VCC,由于电容C3两端的电压差维持在VDD-Vt,则充电完成后M5的源极电位上升到VCC+VDD-Vt,此时M5管导通,导致M6的栅极被充电至电平VCC+VDD-Vt,M6导通,电容C3两端通过二极管Z2和MOS管M6并联到电容C2两端。
如果连续波模式下M4一直关闭,M3一直导通,长时间工作下则电容C2上的电荷可能存在泄露,电容C3周期性的对电容C2充电,可以维持电容C2上两端的电压差,保证MOS管M3一直开启,满足连续波工作模式。
上述作为本发明的实施例,并不限制本发明,凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等,均包含在本发明的保护范围之内。
Claims (3)
1.一种全集成NMOS管驱动电路,其特征在于,包括:输入转换单元和电荷泵单元,在输入转换单元中,TTL信号经过非交叠控制器输出两路非交叠信号,一路连接电平移位器LS的输入端,一路连接PMOS管M1和NMOS管M2的共栅极;PMOS管M1和NMOS管M2的漏极通过电阻R1连接,PMOS管M1的源极连接电源VDD和二极管Z1的正极,NMOS管M2的源极接地;二极管Z1的负极作为自举电压输出端VB,连接电平移位器LS的正压供电端和反相器U1的正压供电端,通过自举电容C2连接电路输出端Vout;电平移位器LS的负压供电端和反相器U1的负压供电端连接NMOS管M3的源极和NMOS管M4的漏极,作为电路输出端Vout;电平移位器LS的输出端连接反相器U1的输入端,反相器U1的输出端连接NMOS管M3的栅极,NMOS管M3的漏极连接电源VCC;NMOS管M2的漏极连接缓冲器U2的输入端,经过电容C1接地,缓冲器U2的输出端连接NMOS管M4的的栅极,NMOS管M4的源极接地;在电荷泵单元中,与非门U3的两个输入端,一个连接PMOS管M1和NMOS管M2的共栅极,一个连接时钟信号CLK;NMOS管M7和NMOS管M8的共栅极连接与非门U3的输出端和反相器U4的输入端,NMOS管M7的源极和NMOS管M8的源极接地;NMOS管M7和PMOS管M5的共漏极连接NMOS管M6的栅极,NMOS管M6的漏极连接电路输出端Vout,NMOS管M6的源极和PMOS管M5的源极通过电容C3连接; NMOS管M8和PMOS管M9的共漏极连接NMOS管M6的源极,PMOS管M9的源极连接电源VCC,PMOS管M9和PMOS管M10和PMOS管M11的共栅极连接PMOS管M11和NMOS管M13的共漏极;NMOS管M13的源极通过电阻R3接地,NMOS管M13的栅极连接反相器U4的输出端,反相器U4的输入端连接NMOS管M12的栅极;NMOS管M12的源极接地,漏极和PMOS管M10的漏极通过电阻R2连接,PMOS管M10和PMOS管M11的共源极连接电源VCC;PMOS管M10的漏极连接PMOS管M5的栅极和二极管Z4的负极,二极管Z3和Z4的正极连接电源VDD,二极管Z3的负极连接二极管Z2的正极,二极管Z2的负极连接自举电压输出端VB;输入转换单元将TTL信号转换为两路非交叠信号,一路经过缓冲,控制NMOS管,驱动泄放通路,另一路经过电平移位,控制NMOS管,驱动电源调制端,电荷泵单元由时钟信号控制,产生周期性的自举电压,刷新自举电容的电荷。
2.根据权利要求1所述的全集成NMOS管驱动电路,其特征在于,所述非交叠控制器,采用二输入与非门和反相器组成。
3.根据权利要求1所述的全集成NMOS管驱动电路,其特征在于,所述电平移位器LS,采用门控电流源电路组成。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011437297.XA CN112511142B (zh) | 2020-12-10 | 2020-12-10 | 一种全集成nmos管驱动电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011437297.XA CN112511142B (zh) | 2020-12-10 | 2020-12-10 | 一种全集成nmos管驱动电路 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN112511142A CN112511142A (zh) | 2021-03-16 |
CN112511142B true CN112511142B (zh) | 2024-03-22 |
Family
ID=74970560
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202011437297.XA Active CN112511142B (zh) | 2020-12-10 | 2020-12-10 | 一种全集成nmos管驱动电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN112511142B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113472328B (zh) * | 2021-09-06 | 2021-11-16 | 广东芯炽集成电路技术有限公司 | 一种用于高速模数转换器烧录otp的电源开关 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104022776A (zh) * | 2014-06-27 | 2014-09-03 | 东南大学 | 一种半桥驱动电路中的自举二极管仿真电路 |
CN110224586A (zh) * | 2019-06-28 | 2019-09-10 | 西安微电子技术研究所 | 一种基于电荷泵的高压驱动电路 |
CN111313887A (zh) * | 2018-12-11 | 2020-06-19 | 无锡华润矽科微电子有限公司 | 电平转换电路及相应的驱动电路 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6597508B2 (ja) * | 2016-07-28 | 2019-10-30 | 株式会社デンソー | 電力変換装置 |
US10673426B2 (en) * | 2018-08-08 | 2020-06-02 | University Of Electronic Science And Technology Of China | Switch bootstrap charging circuit suitable for gate drive circuit of GaN power device |
-
2020
- 2020-12-10 CN CN202011437297.XA patent/CN112511142B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104022776A (zh) * | 2014-06-27 | 2014-09-03 | 东南大学 | 一种半桥驱动电路中的自举二极管仿真电路 |
CN111313887A (zh) * | 2018-12-11 | 2020-06-19 | 无锡华润矽科微电子有限公司 | 电平转换电路及相应的驱动电路 |
CN110224586A (zh) * | 2019-06-28 | 2019-09-10 | 西安微电子技术研究所 | 一种基于电荷泵的高压驱动电路 |
Also Published As
Publication number | Publication date |
---|---|
CN112511142A (zh) | 2021-03-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10340906B2 (en) | Integrated bootstrap high-voltage driver chip and technological structure thereof | |
CN108155903B (zh) | 应用于GaN栅极驱动的高速高压电平转换电路 | |
KR100711516B1 (ko) | 저전력 및 소면적의 용량 결합형 레벨 시프트 회로 | |
US7893732B2 (en) | Driver circuit | |
JP2004296795A (ja) | 二重ゲート電界効果トランジスタ | |
CN103778896A (zh) | 集成栅极驱动电路及具有集成栅极驱动电路的显示面板 | |
CN104022776A (zh) | 一种半桥驱动电路中的自举二极管仿真电路 | |
CN108429445B (zh) | 一种应用于电荷泵的软启动电路 | |
JPWO2014171190A1 (ja) | レベルシフト回路 | |
WO2022057366A1 (zh) | 一种负压电平转换控制电路和方法 | |
CN112511142B (zh) | 一种全集成nmos管驱动电路 | |
CN104464661B (zh) | 基于低温多晶硅半导体薄膜晶体管的goa电路 | |
CN113726321B (zh) | 一种自举开关电路和模数转换器 | |
CN209748522U (zh) | 电压电平移位器 | |
JP4737208B2 (ja) | インバータ回路 | |
US20240088896A1 (en) | Stress reduction on stacked transistor circuits | |
CN112365855B (zh) | Goa电路及液晶显示器 | |
US6320446B1 (en) | System for improving low voltage CMOS performance | |
CN215495961U (zh) | 一种内嵌式显示屏的gip驱动电路 | |
CN104464658B (zh) | 基于低温多晶硅半导体薄膜晶体管的goa电路 | |
CN108336988B (zh) | 一种mos开关的负压驱动电路 | |
CN114389592A (zh) | 电平转换电路 | |
CN115642788B (zh) | 一种电源驱动电路及其系统 | |
CN106411302B (zh) | 开关控制电路 | |
CN116111697B (zh) | 一种高可靠性的电路结构 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |