JP4737208B2 - インバータ回路 - Google Patents
インバータ回路 Download PDFInfo
- Publication number
- JP4737208B2 JP4737208B2 JP2008035633A JP2008035633A JP4737208B2 JP 4737208 B2 JP4737208 B2 JP 4737208B2 JP 2008035633 A JP2008035633 A JP 2008035633A JP 2008035633 A JP2008035633 A JP 2008035633A JP 4737208 B2 JP4737208 B2 JP 4737208B2
- Authority
- JP
- Japan
- Prior art keywords
- organic transistor
- gate
- electrically connected
- supply terminal
- organic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000007423 decrease Effects 0.000 claims description 7
- 239000010409 thin film Substances 0.000 description 16
- 238000012546 transfer Methods 0.000 description 12
- 238000010586 diagram Methods 0.000 description 10
- 238000005516 engineering process Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 230000003071 parasitic effect Effects 0.000 description 3
- 239000007787 solid Substances 0.000 description 3
- 238000011144 upstream manufacturing Methods 0.000 description 3
- 239000008186 active pharmaceutical agent Substances 0.000 description 2
- 238000013459 approach Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- SLIUAWYAILUBJU-UHFFFAOYSA-N pentacene Chemical compound C1=CC=CC2=CC3=CC4=CC5=CC=CC=C5C=C4C=C3C=C21 SLIUAWYAILUBJU-UHFFFAOYSA-N 0.000 description 2
- 230000001052 transient effect Effects 0.000 description 2
- 241000277331 Salmonidae Species 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
- H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
- H03K19/0944—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
- H10K10/40—Organic transistors
- H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K19/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
- H10K19/10—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00 comprising field-effect transistors
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Logic Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
なお、有機トランジスタT1が供給線VDDに接続されているというとき、それは第1の供給端子に電気的に接続されているということと同義であるので、以降、有機トランジスタT2が供給線VSSに接続されているといったとき、有機トランジスタT2が第2の供給端子に電気的に接続されているという意味も含む。有機トランジスタT3,T4等他の構成についても同様に解するものとする。
Claims (13)
- 第1の供給端子と、
第2の供給端子と、
第1のゲートを有し、前記第1の供給端子に電気的に接続される、第1の有機トランジスタと、
前記第2の供給端子に電気的に接続されるとともに前記第1の有機トランジスタに電気的に接続され、第2のゲートを有する第2の有機トランジスタと、
第3の供給端子と、
第4の供給端子と、
前記第3の供給端子に電気的に接続される第3の有機トランジスタと、
前記第3の有機トランジスタと電気的に接続され、前記第4の供給端子に電気的に接続されている第4の有機トランジスタと、
前記第3の供給端子に電気的に接続される第5の有機トランジスタと、
前記第5の有機トランジスタと電気的に接続され、前記第4の供給端子に電気的に接続されている第6の有機トランジスタと、
前記第1のゲートに電気的に接続される入力端子と、
前記第1の有機トランジスタおよび前記第2の有機トランジスタを連係させるノードに電気的に接続されている出力端子と、を含み、
前記第1の有機トランジスタおよび前記第2の有機トランジスタが1つのインバータ段として機能するように構成されるものであり、前記第6の有機トランジスタが前記第3の有機トランジスタおよび前記第4の有機トランジスタによって制御され、前記第5の有機トランジスタ及び前記第6の有機トランジスタが前記第2のゲートに電圧を印加するものであり、前記第3の有機トランジスタ、前記第4の有機トランジスタ、前記第5の有機トランジスタおよび前記第6の有機トランジスタが、前記第1のゲートの入力電圧の上昇時に前記第2のゲートの電圧が降下し、前記第2のゲートの入力電圧の上昇時に前記第1のゲートの電圧が降下するよう、バイアス制御段として機能するように構成されるものである、
ことを特徴とするインバータ回路。 - 請求項1に記載のインバータ回路において、
前記第3の有機トランジスタ、前記第4の有機トランジスタ、前記第5の有機トランジスタおよび前記第6の有機トランジスタは其々、第3のゲート、第4のゲート、第5のゲートおよび第6のゲートを有し、前記第3のゲートおよび前記第5のゲートが互いに電気的に接続されるとともに前記第1のゲートに電気的に接続され、
前記第3の有機トランジスタおよび前記第4の有機トランジスタを連係させるノードが、前記第6のゲートに電気的に接続され、
前記第5の有機トランジスタおよび前記第6の有機トランジスタを連係させるノードが、前記第2のゲートに電気的に接続されている、
ことを特徴とするインバータ回路。 - 請求項2に記載のインバータ回路において、
前記第4の有機トランジスタが前記第3の有機トランジスタ用のダイオード接続負荷として構成されている、
ことを特徴とするインバータ回路。 - 請求項2に記載のインバータ回路において、
前記第4の有機トランジスタが前記第3の有機トランジスタ用の能動負荷として構成されている、
ことを特徴とするインバータ回路。 - 請求項2に記載のインバータ回路において、
前記バイアス制御段が、前記第3の供給端子および前記第4の供給端子間に接続されている有機トランジスタのさらなる直列構成の少なくとも1つを有し、該少なくとも1つのさらなる直列構成が、信号流を基準として、前記第5の有機トランジスタおよび前記第6の有機トランジスタを有する直列構成と前記インバータ段との間に配置される、
ことを特徴とするインバータ回路。 - 請求項5に記載のインバータ回路において、
前記第1の有機トランジスタおよび前記第3の有機トランジスタは其々、前記第1の供給端子および前記第3の供給端子に電気的に接続され、前記第2の有機トランジスタおよび前記第4の有機トランジスタは其々、前記第2の供給端子および前記第4の供給端子に電気的に接続され、
前記入力端子は、前記第1のゲートおよび前記第3のゲートと、前記第3の供給端子に電気的に接続されている前記さらなる直列構成の有機トランジスタのゲートの第1の群とに接続され、
前記第4の供給端子に電気的に接続されている前記さらなる直列構成の有機トランジスタのゲートの第2の群が前記最初の直列構成の各ノードに電気的に接続され、該ノードが前記最初の直列構成の前記有機トランジスタを連係させ、
前記インバータ段に最も近い前記さらなる直列構成の前記有機トランジスタを連係させる前記ノードが前記第2のゲートに電気的に接続されている、
ことを特徴とするインバータ回路。 - 第1の供給端子と、
第2の供給端子と、
前記第1の供給端子に電気的に接続され、第1のゲートを有する第1の有機トランジスタと、
前記第2の供給端子に電気的に接続されるとともに前記第1の有機トランジスタに電気的に接続され、第2のゲートを有する第2の有機トランジスタと、
第3の供給端子と、
前記第1の供給端子に電気的に接続され、第3のゲートを有する第3の有機トランジスタと、
前記第3の有機トランジスタに電気的に接続され、前記第2の供給端子に電気的に接続される第4の有機トランジスタと、
前記第3の供給端子に電気的に接続され、バイアス電圧が供給される第5のゲートを有する第5の有機トランジスタと、
前記第2の供給端子に電気的に接続され、前記第5の有機トランジスタに電気的に接続され、第6のゲートを有する第6の有機トランジスタと、
前記第1のゲートおよび前記第6のゲートに電気的に接続される入力端子と、
前記第1の有機トランジスタおよび前記第2の有機トランジスタを連係させるノードに電気的に接続される出力端子と、を含み、
前記第1の有機トランジスタおよび前記第2の有機トランジスタが1つのインバータ段として機能するように構成されるものであり、前記第2のゲートが前記第3の有機トランジスタおよび前記第4の有機トランジスタを連係させるノードに電気的に接続されるものであり、前記第3のゲートが前記第5の有機トランジスタおよび前記第6の有機トランジスタを連係させるノードに電気的に接続されるものであり、前記第3の有機トランジスタ、前記第4の有機トランジスタ、前記第5の有機トランジスタおよび前記第6の有機トランジスタが、前記第1のゲートの入力電圧の上昇時に前記第2のゲートの電圧が降下し、前記第2のゲートの入力電圧の上昇時に前記第1のゲートの電圧が降下するよう、バイアス制御段として機能するように構成されるものであり、前記第1のゲートが前記第6のゲートに電気的に接続されるものである、
ことを特徴とするインバータ回路。 - 請求項7に記載のインバータ回路において、
前記第4の有機トランジスタが前記第3の有機トランジスタ用のダイオード接続負荷として構成されている、
ことを特徴とするインバータ回路。 - 請求項7に記載のインバータ回路において、
前記第4の有機トランジスタが前記第3の有機トランジスタ用の能動負荷として構成されている、
ことを特徴とするインバータ回路。 - インバータ回路であって、
第1の供給端子と、
第2の供給端子と、
前記第1の供給端子に電気的に接続され、第1のゲートを有する第1の有機トランジスタと、
前記第2の供給端子に電気的に接続されるとともに前記第1の有機トランジスタに電気的に接続され、第2のゲートを有する第2の有機トランジスタと、
第3の供給端子と、
第4の供給端子と、
前記第3の供給端子に電気的に接続され、第3のゲートを有する第3の有機トランジスタと、
前記第3の有機トランジスタに電気的に接続され、前記第4の供給端子に電気的に接続されている第4の有機トランジスタと、
前記第1のゲート及び前記第3のゲートに電気的に接続される入力端子と、
前記第1の有機トランジスタおよび前記第2の有機トランジスタを連係させるノードに電気的に接続されている出力端子と、を含み、
前記第1の有機トランジスタおよび前記第2の有機トランジスタが1つのインバータ段として機能するように構成されるものであり、前記第2のゲートが前記第3の有機トランジスタおよび前記第4の有機トランジスタを連係させるノードに電気的に接続されるものであり、前記第4の有機トランジスタが前記第3の有機トランジスタ用のダイオード負荷として構成されるものであり、前記第3の有機トランジスタおよび前記第4の有機トランジスタが、前記第1のゲートの入力電圧の上昇時に前記第2のゲートの電圧が降下し、前記第2のゲートの入力電圧の上昇時に前記第1のゲートの電圧が降下するよう、バイアス制御段として機能するように構成されるものである、
ことを特徴とするインバータ回路。 - 前記第1乃至第6の有機トランジスタが同一の極性を有していることを特徴とする請求項1に記載のインバータ回路。
- 請求項1に記載のインバータ回路において、
前記第1の供給端子が前記第3の供給端子と同じである、
ことを特徴とするインバータ回路。 - 請求項1に記載のインバータ回路において、
前記第2の供給端子が前記第4の供給端子と同じである、
ことを特徴とするインバータ回路。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
GB0703258A GB2446842A (en) | 2007-02-20 | 2007-02-20 | Organic TFT Inverter Arrangement |
GB0703258.4 | 2007-02-20 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008206155A JP2008206155A (ja) | 2008-09-04 |
JP4737208B2 true JP4737208B2 (ja) | 2011-07-27 |
Family
ID=37908935
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008035633A Expired - Fee Related JP4737208B2 (ja) | 2007-02-20 | 2008-02-18 | インバータ回路 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7663405B2 (ja) |
JP (1) | JP4737208B2 (ja) |
GB (1) | GB2446842A (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011066482A (ja) * | 2009-09-15 | 2011-03-31 | Sanyo Electric Co Ltd | 駆動回路 |
US8570066B2 (en) * | 2011-03-24 | 2013-10-29 | Electronics And Telecommunications Research Institute | Inverter, NAND gate, and NOR gate |
TWI659523B (zh) * | 2011-08-29 | 2019-05-11 | 日商半導體能源研究所股份有限公司 | 半導體裝置 |
EP2768141A1 (en) | 2013-02-15 | 2014-08-20 | Technische Universität Darmstadt | Active loads, especially for use in inverter circuits |
GB2516283B (en) * | 2013-07-17 | 2021-02-10 | Pragmatic Printing Ltd | Electronic circuits |
US10305487B1 (en) * | 2018-11-17 | 2019-05-28 | IQ-Analog Corporation | NOR logic gate with data-independent delay |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004222256A (ja) * | 2002-12-25 | 2004-08-05 | Semiconductor Energy Lab Co Ltd | 半導体装置およびこれを用いた表示装置並びに電子機器 |
JP2007011278A (ja) * | 2005-06-03 | 2007-01-18 | Hitachi Displays Ltd | 表示装置及びその制御方法 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS53136927A (en) * | 1977-05-06 | 1978-11-29 | Nec Corp | Pulse generator circuit |
JPH0697811A (ja) * | 1992-09-16 | 1994-04-08 | Hitachi Ltd | 論理ゲート回路 |
GB2349996A (en) * | 1999-05-12 | 2000-11-15 | Sharp Kk | Voltage level converter for an active matrix LCD |
JP4785271B2 (ja) * | 2001-04-27 | 2011-10-05 | 株式会社半導体エネルギー研究所 | 液晶表示装置、電子機器 |
US7030666B2 (en) * | 2004-02-27 | 2006-04-18 | Motorola, Inc. | Organic semiconductor inverting circuit |
WO2005104372A1 (en) * | 2004-04-26 | 2005-11-03 | Koninklijke Philips Electronics, N.V. | Threshold voltage adjustment in thin film transistors |
TWI324406B (en) * | 2006-12-18 | 2010-05-01 | Ind Tech Res Inst | Printed circuit unit based on organic transistor |
-
2007
- 2007-02-20 GB GB0703258A patent/GB2446842A/en not_active Withdrawn
-
2008
- 2008-02-18 JP JP2008035633A patent/JP4737208B2/ja not_active Expired - Fee Related
- 2008-02-20 US US12/071,367 patent/US7663405B2/en not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004222256A (ja) * | 2002-12-25 | 2004-08-05 | Semiconductor Energy Lab Co Ltd | 半導体装置およびこれを用いた表示装置並びに電子機器 |
JP2007011278A (ja) * | 2005-06-03 | 2007-01-18 | Hitachi Displays Ltd | 表示装置及びその制御方法 |
Also Published As
Publication number | Publication date |
---|---|
GB0703258D0 (en) | 2007-03-28 |
GB2446842A (en) | 2008-08-27 |
JP2008206155A (ja) | 2008-09-04 |
US7663405B2 (en) | 2010-02-16 |
US20080218200A1 (en) | 2008-09-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7893732B2 (en) | Driver circuit | |
TWI439051B (zh) | 準位轉換正反器及其操作方法 | |
JP4737208B2 (ja) | インバータ回路 | |
JP4922314B2 (ja) | 低電力消費及び小型の容量結合型レベルシフト回路 | |
US7724045B2 (en) | Output buffer circuit | |
US8686784B2 (en) | Voltage level shifter | |
TWI270251B (en) | Level-shifting pass gate | |
TW200539552A (en) | JFET drive circuit applicable in DC-to-DC converter and method thereof | |
US9240787B2 (en) | Wide supply range high speed low-to-high level shifter | |
US10916653B2 (en) | Transient-insensitive level shifter | |
CN209748522U (zh) | 电压电平移位器 | |
US7880500B2 (en) | Logical signal voltage converter | |
US20110025399A1 (en) | Amplitude conversion circuit | |
CN108336991B (zh) | 电平移位电路 | |
US20100214000A1 (en) | Systems and Methods for Driving High Power Stages Using Lower Voltage Processes | |
US10833678B1 (en) | Performance CMOS voltage level-up shifter circuit topology using pre-drive pull-up transistors | |
US8860461B2 (en) | Voltage level shifter, decoupler for a voltage level shifter, and voltage shifting method | |
CN116406495A (zh) | 供功率转换应用的高速电平转换器 | |
CN110518903B (zh) | 一种电平移位电路 | |
US11831309B2 (en) | Stress reduction on stacked transistor circuits | |
US10812080B2 (en) | High speed voltage level translator including an automatically bootstrapped cascode driver | |
US11942942B1 (en) | High-speed level-shifter for power-conversion applications | |
Deo et al. | A High Voltage Level Shifter for Automotive Buck Converter with a Fast Transient Response | |
US6624666B2 (en) | Differential type logic circuit | |
US9537469B2 (en) | CMOS level shifter with reduced high voltage transistor count |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110112 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110215 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110307 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110405 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110418 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4737208 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140513 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |