CN116111697B - 一种高可靠性的电路结构 - Google Patents

一种高可靠性的电路结构 Download PDF

Info

Publication number
CN116111697B
CN116111697B CN202310383654.6A CN202310383654A CN116111697B CN 116111697 B CN116111697 B CN 116111697B CN 202310383654 A CN202310383654 A CN 202310383654A CN 116111697 B CN116111697 B CN 116111697B
Authority
CN
China
Prior art keywords
switching tube
node
voltage
nand gate
inverter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202310383654.6A
Other languages
English (en)
Other versions
CN116111697A (zh
Inventor
请求不公布姓名
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Baker Microelectronics Co Ltd
Original Assignee
Suzhou Baker Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Baker Microelectronics Co Ltd filed Critical Suzhou Baker Microelectronics Co Ltd
Priority to CN202310383654.6A priority Critical patent/CN116111697B/zh
Publication of CN116111697A publication Critical patent/CN116111697A/zh
Application granted granted Critical
Publication of CN116111697B publication Critical patent/CN116111697B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/0063—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries with circuits adapted for supplying loads from the battery
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/0029—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries with safety or protection devices or circuits
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/32—Means for protecting converters other than automatic disconnection
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J2207/00—Indexing scheme relating to details of circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J2207/20—Charging or discharging characterised by the power electronics converter
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Stand-By Power Supply Arrangements (AREA)
  • Logic Circuits (AREA)

Abstract

本申请包括一种高可靠性的电路结构，具体涉及电池供电技术领域。在该电路结构中高电压端通过第三开关管连接至第一节点；第一节点通过第五开关管连接至第二节点；第二节点通过第七开关管连接至低电压端；高电压端还通过第四开关管连接至第三节点；第三节点通过第六开关管连接至第四节点；第四节点通过第八开关管连接至低电压端；该电路还包括电平输出模块，电平输出模块的第一输入端与第二节点连接；电平输出模块的第二输入端与第四节点连接；当第二节点为低电平时，电平输出模块输出第一高压信号。上述电路结构使得当BOOST引脚与PH引脚电压差减小到2.4V左右时，仍可以正常实现电平转移的功能，从而提高电池供电电路的可靠性。

Description

一种高可靠性的电路结构
技术领域
本发明涉及电池供电技术领域，具体涉及一种高可靠性的电路结构。
背景技术
当电池供电电路的主电路采用降压电路结构时，如图1所示，由于上开关管M1的一端接高压电压源VCC，故当上开关管M1导通后，其源极电压为接近高压电压源VCC的高电压，因此，控制芯片U1的PWM逻辑模块输出的低压驱动信号需要经过一个电平转移电路，将该低压驱动信号转移成以上开关管M1的源极电压为基准的高压驱动信号后，将该高压驱动信号再输入到降压电路中的上开关管M1的控制端，从而使得控制芯片U1实现对上开关管M1的控制。
但是当电池供电电路中的BOOST引脚与PH引脚电压差较小时，现有技术中的电平转移电路中会出现较大的延迟，并且随着BOOST引脚与PH引脚电压差的减小，延迟会越来越大，大大降低电池供电电路的响应速度，特别是当BOOST引脚与PH引脚电压差减小到2.4V左右时，会导致现有技术中的电平转移电路失去输出信号，无法正常实现电平转移的功能，从而影响电池供电电路的可靠性。
发明内容
本申请实施例提供了一种高可靠性的电路结构，提高了电池供电电路的可靠性。
一方面，提供了一种高可靠性的电路，高电压端通过第三开关管连接至第一节点；所述第一节点通过第五开关管连接至第二节点；所述第二节点通过第七开关管连接至低电压端；
所述高电压端还通过第四开关管连接至第三节点；所述第三节点通过第六开关管连接至第四节点；所述第四节点通过第八开关管连接至低电压端； 所述第五开关管与所述第六开关管为PMOS管；所述第五开关管的背栅与所述第五开关管的源极相连；所述第六开关管的背栅与所述第六开关管的源极相连；所述第五开关管与所述第六开关管的控制端分别接入低电压端；
所述第三开关管的控制端与所述第七开关管的控制端连接至所述第四节点；所述第四开关管的控制端与所述第八开关管的控制端连接至所述第二节点；
所述第一节点还通过第九开关管接地；所述第三节点还通过第十开关管接地；所述第九开关管的控制端接入第一控制信号；所述第十开关管的控制端接入第一控制信号的反相信号；
所述高可靠性的还包括电平输出模块，所述电平输出模块的第一输入端与第二节点连接；所述电平输出模块的第二输入端与第四节点连接；当所述第二节点为低电平时，所述电平输出模块输出第一高压信号。
在一种可能的实现方式中，当所述第四节点为低电平时，第二节点为高电平时，所述电平输出模块输出第一低压信号。
在一种可能的实现方式中，所述高可靠性的电路中包括第一反相器；所述第一反相器的输入端接入所述第一控制信号；所述第一反相器的输出端与所述第十开关管的控制端连接。
在一种可能的实现方式中，所述电平输出模块中包括第一与非门、第二与非门、第二反相器以及第三反相器；
所述第二节点与所述第一与非门的第一输入端连接；所述第四节点与所述第二与非门的第二输入端连接；所述第一与非门的输出端连接至所述第二与非门的第一输入端；所述第二与非门的输出端连接至所述第一与非门的第二输入端；
所述第一与非门的输出端还依次通过第二反相器以及第三反相器连接至所述电平输出模块的输出端。
在一种可能的实现方式中，所述第二反相器的正电源端以及第三反相器的正电源端分别与所述高电压端连接；
所述第二反相器的负电源端以及第三反相器的负电源端分别与所述低电压端连接。
在一种可能的实现方式中，所述第一与非门的正电源端以及第二与非门的正电源端分别与所述高电压端连接；
所述第一与非门的负电源端以及第二与非门的负电源端分别与所述低电压端连接。
在一种可能的实现方式中，第三开关管、第四开关管、第五开关管和第六开关管为高压PMOS管；第七开关管和第八开关管为隔离型NMOS管；第九开关管和第十开关管为高压NMOS管。
在一种可能的实现方式中，所述第三开关管、第四开关管、第七开关管、第八开关管、第九开关管和第十开关管的背栅与自身的源极相连。
又一方面，提供了一种高可靠性的电路，高电压端通过第三开关管连接至第一节点；所述第一节点通过第五开关管连接至第二节点；所述第二节点通过第七开关管连接至低电压端；
所述高电压端还通过第四开关管连接至第三节点；所述第三节点通过第六开关管连接至第四节点；所述第四节点通过第八开关管连接至低电压端； 所述第五开关管与所述第六开关管为PMOS管；所述第五开关管的背栅与所述第五开关管的源极相连；所述第六开关管的背栅与所述第六开关管的源极相连；所述第五开关管与所述第六开关管的控制端分别接入低电压端；
所述第三开关管的控制端与所述第七开关管的控制端连接至所述第四节点；所述第四开关管的控制端与所述第八开关管的控制端连接至所述第二节点；
所述第一节点还通过第九开关管接地；所述第三节点还通过第十开关管接地；所述第九开关管的控制端接入第一控制信号；所述第十开关管的控制端接入第一控制信号的反相信号；
所述高可靠性的电路还包括电平输出模块，所述电平输出模块的第一输入端与第二节点连接；所述电平输出模块的第二输入端与第四节点连接；当所述第四节点为低电平时，所述电平输出模块输出第一低压信号。
在一种可能的实现方式中，当所述第四节点为高电平，第二节点为低电平时，所述电平输出模块输出第一高压信号。
在一种可能的实现方式中，所述高可靠性的电路中包括第一反相器；所述第一反相器的输入端接入所述第一控制信号；所述第一反相器的输出端与所述第十开关管的控制端连接。
在一种可能的实现方式中，所述电平输出模块中包括第一与非门、第二与非门以及第四反相器；
所述第二节点与所述第一与非门的第一输入端连接；所述第四节点与所述第二与非门的第二输入端连接；所述第一与非门的输出端连接至所述第二与非门的第一输入端；所述第二与非门的输出端连接至所述第一与非门的第二输入端；
所述第二与非门的输出端还通过第四反相器连接至电平输出模块的输出端。
在一种可能的实现方式中，所述第四反相器的正电源端与所述高电压端连接；
所述第四反相器的负电源端与所述低电压端连接。
在一种可能的实现方式中，所述第一与非门的正电源端以及第二与非门的正电源端分别与所述高电压端连接；
所述第一与非门的负电源端以及第二与非门的负电源端分别与所述低电压端连接。
在一种可能的实现方式中，第三开关管、第四开关管、第五开关管和第六开关管为高压PMOS管；第七开关管和第八开关管为隔离型NMOS管；第九开关管和第十开关管为高压NMOS管。
在一种可能的实现方式中，所述第三开关管、第四开关管、第七开关管、第八开关管、第九开关管和第十开关管的背栅与自身的源极相连。
又一方面，提供了一种高可靠性的控制芯片，所述控制芯片包括由上述高可靠性的电路所构成的电平转移电路。
又一方面，提供了一种电池供电电路，所述电池供电电路包括上述的控制芯片。
本申请提供的技术方案可以包括以下有益效果：
本申请中技术方案中的第五开关管和第六开关管的背栅均与其源极相连，因此，不会出现栅源电压差VGS降低而开启电压VTH却升高的情况，故此时，第五开关管和第六开关管的源极电压均可正常下降到开启电压VTH（1.2V左右），从而使得电路能够快速输出高压驱动信号；并且，当BOOST引脚与PH引脚电压差减小到2.4V左右时，仍可以正常实现电平转移的功能，从而提高电池供电电路的可靠性；
并且本申请合理设置低压开关管，从而减小电路的面积，提高电路的响应速度；同时，将低压开关管的隔离岛设计为接高压BOOST引脚，防止低压开关管漏电，从而提高了电路的可靠性和工作效率；
并且本申请通过调节与非门的内部参数，从而提高高压驱动信号HIDRV由高电平变为低电平的速度或者由低电平变为高电平的速度，使得电路的设计更加灵活，同时扩大电路的应用范围；
并且本申请将电池供电电路设计为包括该高可靠性的电路，从而减小了电池供电电路的体积，提高了电池供电电路的可靠性、响应速度、工作效率和设计灵活度，同时扩大了电池供电电路的应用范围。
附图说明
为了更清楚地说明本申请具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为现有技术中提供的一种电池供电电路。
图2示出的图1提供的电池供电电路中的控制芯片的内部电路框图。
图3是根据本申请一个示例性实施例示出的一种高可靠性的电路结构示意图。
图4是根据本申请一个示例性实施例示出的一种高可靠性的电路结构示意图。
具体实施方式
下面将结合附图对本申请的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
首先，请参考图2，其示出了图1提供的电池供电电路中的控制芯片的内部电路框图。如图2所示，振荡器A1和电流比较器A2分别连接至PWM逻辑模块的输入端，以将SRN引脚与SRP引脚之间的电流比较结果以及振荡信号输入至PWM逻辑模块中。
PWM逻辑模块的输出端还分别连接至电平转移电路和下开关管M2的驱动电路A3；下开关管M2的驱动电路A3还接入线性稳压电源LDO和GND，下开关管M2的驱动电路A3的输出端接入下开关管M2的控制端，电平转移电路还接入线性稳压电源LDO、GND、BOOST引脚和PH引脚，电平转移电路的输出端接入上开关管M1的控制端。
由图1和图2示出的内容可知，当NMOS管的栅极电压大于源极电压达到某一阈值时，NMOS管导通，而此时由于下开关管M2的源极接地，也就是下开关管M2的源极电压被拉低至接近于地电压，因此控制芯片U1输出的低压驱动信号经过驱动电路A3后的高电平只要高于NMOS管的导通阈值，就可以控制下开关管M2的导通状态。
而上开关管M1的栅极电压是由控制芯片U1直接提供的，而上开关管M1的源极电压直接连接到功率电感L1的一端，由于功率电感的端电压是可变的，且功率电感的端电压的最大值为高压，因此若需要对上开关管M1进行控制，则上开关管M1的栅极所接入的控制信号也必然需要为高压驱动信号。因此为了实现对上开关管M1的控制，需要将控制芯片U1的PWM逻辑模块输出的低压驱动电路连接至电平转移电路，从而将低压驱动信号转换为高压驱动信号。
而又由于该电平转移电路的低压电源端与线性稳压电源LDO和GND连接，而高压电源端与BOOST引脚和PH引脚连接，并且第一电容C1的一端接BOOST引脚，第一电容C1的另一端接入PH引脚，且上开关管M1的源极也与PH引脚连接，使得电平转移电路输出的高压驱动信号与上开关管M1的源极电压之间的电压差与第一电容C1两端的电压值相等，因此可以通过控制第一电容C1两端的电压值来控制上开关管M1的栅极电压与源极电压之间的差值。当上开关管M1的栅极电压与源极电压之间的差值达到一阈值时，上开关管M1进入导通状态。
具体的，控制芯片U1内部的线性稳压电源LDO连接至REGN引脚，此时可以将REGN引脚通过第一二极管D1与第一电容C1连接，从而使得线性稳压电源LDO通过第一二极管D1给第一电容C1充电；因此当需要导通上开关管M1时，PH引脚的电压最高可以被拉高至高压电压源VCC的电压，且BOOST引脚相对于PH引脚电压为一个相对恒定的高电压。
请参考图3，图3是根据本申请一个示例性实施例示出的一种高可靠性的电路结构示意图。
图3所示的高可靠性的电路可构成图2中的电平转移电路。
图3中的高可靠性的电路的高压电源端包括高电压端以及低电压端，高电压端接BOOST引脚，低电压端接PH引脚，高电压端通过第三开关管M3连接至第一节点；该第一节点通过第五开关管M5连接至第二节点；该第二节点通过第七开关管M7连接至低电压端；
该高电压端还通过第四开关管M4连接至第三节点；该第三节点通过第六开关管M6连接至第四节点；该第四节点通过第八开关管M8连接至低电压端；该第五开关管M5与该第六开关管M6为PMOS管；该第五开关管M5的背栅与该第五开关管M5的源极相连；该第六开关管M6的背栅与该第六开关管M6的源极相连；该第五开关管M5与第六开关管M6的控制端分别接入低电压端；
该第三开关管M3的控制端与该第七开关管M7的控制端连接至该第四节点；该第四开关管M4的控制端与该第八开关管M8的控制端连接至该第二节点；
该第一节点还通过第九开关管M9接地；该第三节点还通过第十开关管M10接地；该第九开关管M9的控制端接入第一控制信号；该第十开关管M10的控制端接入第一控制信号的反相信号；
该高可靠性的电路还包括电平输出模块，该电平输出模块的第一输入端与第二节点连接；该电平输出模块的第二输入端与第四节点连接；当该第二节点为低电平时，该电平输出模块输出第一高压信号。
进一步的，该电平输出模块可以当该第四节点为低电平时，第二节点为高电平时，输出指定大小的第一低压信号。
进一步的，该高可靠性的电路中包括第一反相器A4；该第一反相器A4的输入端接入该第一控制信号；该第一反相器A4的输出端与该第十开关管M10的控制端连接。
进一步的，该电平输出模块中包括第一与非门A5、第二与非门A6、第二反相器A7以及第三反相器A8；
该第二节点与该第一与非门A5的第一输入端连接；该第四节点与该第二与非门A6的第二输入端连接；该第一与非门A5的输出端连接至该第二与非门A6的第一输入端；该第二与非门A6的输出端连接至该第一与非门A5的第二输入端；
该第一与非门A5的输出端还依次通过第二反相器A7以及第三反相器A8连接至该电平输出模块的输出端。
可选的，该第二反相器A7的正电源端以及第三反相器A8的正电源端分别与该高电压端连接；
该第二反相器A7的负电源端以及第三反相器A8的负电源端分别与该低电压端连接。
可选的，第三开关管M3、第四开关管M4、第五开关管M5和第六开关管M6为高压PMOS管；第七开关管M7和第八开关管M8为隔离型NMOS管；第九开关管M9和第十开关管M10为高压NMOS管。
可选的，所述第三开关管M3、第四开关管M4、第七开关管M7、第八开关管M8、第九开关管M9和第十开关管M10的背栅与自身的源极相连。
如图3所示的高可靠性的电路的工作原理如下：
在如图3所示的高可靠性的电路对应的PWM逻辑模块，其输入电源为线性稳压电源LDO，其为低压电源，因此PWM逻辑模块输出的第一控制信号是相对于线性稳压电源LDO的低压驱动信号；同时又由上述记载可知，BOOST引脚电压（也就是高电压端的电压）相对于PH引脚电压（也就是低电压端的电压）为一个相对恒定的高电压。
首先，当第一控制信号为高电平时，第九开关管M9导通，而第一控制信号通过第一反相器A4变为了低电平信号输入第十开关管M10，此时第十开关管M10关断。
而又由于第五开关管M5的漏极与第九开关管M9相连，因此当第九开关管M9导通时，第五开关管M5的漏极电压被拉低至接近GND。而又由于第五开关管M5的栅极连接至低电压端（也就是PH引脚的电压），且第五开关管M5的源极在第一控制信号为低电平的时刻为高电平状态，因此第五开关管M5此时处于导通状态，从而又将第五开关管M5的源极电压拉低。
此时被拉低后的第五开关管M5的源极电压（也就是第二节点处的电压），直接输入第一与非门A5的第一输入端，使得第一与非门A5直接输出高电平信号，该高电平信号依次通过第二反相器A7以及第三反相器A8两次反相后，输出第一高压信号，此时该第一高压信号即为高电平的高压驱动信号HIDRV。
并且由于第四开关管M4的栅极连接至第二节点（也就是第五开关管M5的源极），因此在第五开关管M5的源极电压被拉低后，第四开关管M4的栅极电压也被拉低，此时第四开关管M4导通，因此第六开关管M6的漏极电压被拉到接近于高电压端的电压值（也就是BOOST引脚的电压值），且第六开关管M6的源极在第一控制信号为低电平的时刻为低电平状态，故此时，第六开关管M6的漏极处的高电压可以通过第六开关管M6的体二极管传输至第六开关管M6的源极，从而将第六开关管M6处的源极电压拉高。而又由于第六开关管M6的控制端（也就是栅极）连接至低电压端（也就是PH引脚），因此第六开关管M6导通，此时第六开关管M6的源极、第八开关管M8的漏极（即第四节点）被拉高至接近于高电压端的电压值（也就是BOOST引脚的电压值），又由于第四节点是与第七开关管M7的控制端（即栅极）连接的，此时第七开关管M7的栅极也被拉高到接近于高电压端的电压值，此时第七开关管M7导通，使得第五开关管M5的源极又被第七开关管M7拉低至接近于低电压端（即PH引脚）的低电平。而第五开关管M5的源极即为第二节点，该第二节点与第四开关管的栅极连接，此时第四开关管的栅极电压也随着第五开关管M5的源极电压的降低而进一步降低，从而确保了第四开关管M4实现可靠导通，并且同时确保了第三反相器A8输出高电平的第一高压信号作为驱动信号，提高电路的可靠性。
再者，当第一控制信号为低电平时，第九开关管M9断开，而第一控制信号通过第一反相器A4转换为高电平信号输入第十开关管M10，从而使得第十开关管M10导通。此时由于第六开关管M6的漏极与第十开关管M10的漏极连接，因此第十开关管M10导通时，会将第六开关管M6的漏极电压拉低至接近GND。而又由于第六开关管M6的栅极与低电压端（也就是PH引脚）相连，且第六开关管M6的源极在第一控制信号为高电平的时刻为高电平状态，因此第六开关管M6此时处于导通状态，此时第六开关管M6的源极电压被拉低。而又由于第六开关管M6的源极电压即为第四节点处的电压，而第四节点输入至第二与非门A6的第二输入端，当该第四节点出的电压为低电压时，该第二与非门A6直接输出高电平，且该第二与非门A6输出的高电平输入第一与非门A5的第二输入端。
而又由于第三开关管M3的栅极与第六开关管M6的源极相连，因此第三开关管M3的栅极也同样被拉低，使得第三开关管M3导通。此时第五开关管M5漏极处的电压被拉高至接近于高电压端的高电压（即BOOST引脚的高电压），第五开关管M5的源极在第一控制信号为高电平的时刻为低电平状态，故此时，第五开关管M5漏极处的高电压通过第五开关管M5的体二极管传输至第五开关管M5的源极，使得第五开关管M5的源极同样变为高电压，又由于第五开关管M5的栅极接入的是低电压端的电压（即PH引脚的低电压），因此第五开关管M5的栅极电压小于第五开关管M5的源极电压，第五开关管M5导通。此时第五开关管M5的源极电压被拉高至接近于高电压端的电压（即BOOST引脚的高电压）。
而又由于第五开关管M5的源极电压被拉高，代表着第二节点的电压被拉高，而第二节点的电压输入至第一与非门A5的第一输入端，第一与非门A5的第一输入端为高电平。而由上述可知，在第一控制信号为低电平时，第一与非门A5的第二输入端也为高电平（因第二与非门A6直接输出高电平），此时第一与非门A5的输出端直接输出低电平，并通过第二反相器A7以及第三反相器A8两次反相后，输出第一低压信号作为低电平的高压驱动信号HIDRV。
而此时由于第七开关管M7的漏极和第八开关管M8的栅极都与第二节点连接，当第二节点的电压被拉高至接近于高电压端的电压（即BOOST引脚的电压）时，第七开关管M7的漏极电压与第八开关管M8的栅极电压也被拉高至接近于高电压端的电压（即BOOST引脚的电压）。此时第八开关管M8导通，从而使得第六开关管M6的源极通过第八开关管M8被拉低到接近于低电压端的电压（即PH引脚的电压），从而进一步降低了第三开关管M3的栅极电压以及第六开关管M6的源极电压，确保了第三开关管M3实现可靠导通，同时确保第三反相器A8输出低电平的第一控制信号作为高压驱动信号HIDRV，提高电路的可靠性；
因此，通过上述两次电平转移，完成一次开关周期，将相对于线性稳压电源LDO（即低压电源）的第一控制信号转移成相对于BOOST-PH（即高压电源）的高压驱动信号HIDRV，实现电平转移功能。
在现有技术中，由于第五开关管M5的背栅是与BOOST引脚直接相连的，因此当第一控制信号为高电平时，第五开关管M5的源极电压从BOOST引脚的电压下降时，第五开关管M5的背栅电压始终保持为BOOST引脚的高电压，因此第五开关管M5的背栅与源极之间的电压差，会随着第五开关管M5的源极电压的下降而增大，此时第五开关管M5的开启电压VTH会随着第五开关管M5的源极电压的降低而升高，因此第五开关管M5的栅源电压差VGS降低而开启电压VTH升高，当栅源电压差VGS下降到开启电压VTH附近时，第五开关管M5的源极电压会在一段时间内稳定在一个恒定值，此时，BOOST引脚与PH引脚的电压差越小，该恒定值相对于BOOST引脚的电压越高，从而使得第五开关管M5的源极电压在该段时间内无法下降到设计值，从而使得输出信号出现较大的延迟。且当BOOST引脚与PH引脚的电压差减小到2.4V左右时，会导致电路失去输出信号，无法正常实现电平转移的功能，从而影响电池供电电路的可靠性；
同理，当第一控制信号为低电平，第六开关管M6的源极电压从BOOST引脚的电压向下降低，也会使得输出信号出现较大的延迟；且当BOOST引脚与PH引脚的电压差减小到2.4V左右时，也会导致现有技术中的电路失去输出信号，无法正常实现电平转移的功能，从而影响电池供电电路的可靠性。
而本申请实施例提出的技术方案中，由于第五开关管M5和第六开关管M6的背栅均与源极相连，因此不会出现上述栅源电压差VGS降低而开启电压VTH却升高的情况，因此第五开关管M5和第六开关管M6的源极电压都可以正常下降到开启电压VTH（1.2V左右），从而使得电路能够快速输出高压驱动信号HIDRV；并且，当BOOST引脚与PH引脚的电压差减小到2.4V左右时，仍可以正常实现电平转移的功能，从而提高电池供电电路的可靠性。
并且由于第七开关管M7和第八开关管M8为隔离型的低压NMOS管，此时，由于使用了低压NMOS管，从而减小电路的面积，提高电路的响应速度；同时，由于第七开关管M7和第八开关管M8的隔离岛均与BOOST引脚相连，从而可以防止第七开关管M7和第八开关管M8发生漏电，提高了电路的可靠性和工作效率。
并且在本申请实施例示出的高可靠性的电路中，当PWM逻辑模块中的第一控制信号由低电平变为高电平时，第九开关管M9导通，从而拉低了第五开关管M5的源极电压，此时电路可以直接输出高电平的高压驱动信号HIDRV（即第一高压信号）。此时若调节第一与非门A5的内部参数，从而使得当第五开关管M5的源极电压下降到高于比较阈值（该比较阈值默认为BOOST引脚与PH引脚的电压差的二分之一）的某一电压值时，即可认为第一与非门A5输入低电平，此时电路即可以直接输出高电平的高压驱动信号HIDRV，提高了电路的高压驱动信号的输出速度，因此图3中的高可靠性的电路可以被应用于需要快速导通上开关管M1的场合。
请参考图4，图4是根据本申请一个示例性实施例示出的一种高可靠性的电路结构示意图。如图4所示，在图3示出的高可靠性的电路的基础上，将第二反相器A7以及第三反相器A8替换为了第四反相器A9，并将第四反相器A9的输入端连接至第二与非门A6的输出端，以构成了如图4所示的高可靠性的电路结构。
具体地，在如图4所示的高可靠性的电路中，该电平输出模块的第一输入端与第二节点连接；该电平输出模块的第二输入端与第四节点连接；当该第四节点为低电平时，该电平输出模块输出第一低压信号。
进一步的，当该第四节点为高电平，第二节点为低电平时，该电平输出模块输出第一高压信号。
进一步的，该高可靠性的电路中包括第一反相器A4；该第一反相器A4的输入端接入该第一控制信号；该第一反相器A4的输出端与该第十开关管M10的控制端连接。
进一步的，该电平输出模块中包括第一与非门A5、第二与非门A6以及第四反相器A9；
该第二节点与该第一与非门A5的第一输入端连接；该第四节点与该第二与非门A6的第二输入端连接；该第一与非门A5的输出端连接至该第二与非门A6的第一输入端；该第二与非门A6的输出端连接至该第一与非门A5的第二输入端；
该第二与非门A6的输出端还依次通过第四反相器A9连接至电平输出模块的输出端。
进一步的，该第四反相器A9的正电源端与该高电压端连接；
该第四反相器A9的负电源端与该低电压端连接。
进一步的，该第一与非门A5的正电源端以及第二与非门A6的正电源端分别与该高电压端连接；
该第一与非门A5的负电源端以及第二与非门A6的负电源端分别与该低电压端连接。
进一步的，第三开关管M3、第四开关管M4、第五开关管M5和第六开关管M6为高压PMOS管；第七开关管M7和第八开关管M8为隔离型NMOS管；第九开关管M9和第十开关管M10为高压NMOS管。
进一步的，该第三开关管M3、第四开关管M4、第七开关管M7、第八开关管M8、第九开关管M9和第十开关管M10的背栅与自身的源极相连；第五开关管M5和第六开关管M6的背栅也与自身的源极相连。
图4所示的高可靠性的电路的工作原理与图3相似，具体原理不再赘述。但与图3所示的高可靠性的电路不同的是，在图4中的高可靠性的电路中，当PWM逻辑模块中的第一控制信号由高电平变为低电平时，第十开关管M10导通，从而拉低第六开关管M6的源极电压后，该电路即可输出低电平的高压驱动信号HIDRV，此时，本申请采用第二与非门A6和第六开关管M6的源极相连，通过调节第二与非门A6的内部参数，使得当第六开关管M6的源极电压下降到大于比较阈值（BOOST引脚与PH引脚电压差的二分之一）的某一个电压值时，即可认为第二与非门A6输入低电平，此时电路即可直接输出低电平的高压驱动信号HIDRV，提高了电路输出低电平的高压驱动信号的输出速度。因此，图4中的高可靠性的电路可以被应用于需要快速关断上开关管M1的场合。
在一示例性实施例中，本申请还提供了一种高可靠性的控制芯片，该控制芯片包括由如图3或如4所示的高可靠性的电路构成的电平转移电路。在包含上述电平转移电路的控制芯片中，当控制芯片的BOOST引脚与PH引脚电压差减小到2.4V左右时，仍可以正常实现电平转移的功能，提高了控制芯片的可靠性。
在一示例性实施例中，本申请还提供了一种电池供电电路，该电池供电电路包括上述控制芯片。在包含控制芯片的电池供电电路中，可以在控制芯片的BOOST引脚与PH引脚电压差减小到2.4V左右时，仍可以正常实现电平转移的功能，提高了电池供电电路的可靠性。
综上所述，本申请中技术方案中的第五开关管和第六开关管的背栅均与其源极相连，因此，不会出现栅源电压差VGS降低而开启电压VTH却升高的情况，故此时，第五开关管和第六开关管的源极电压均可正常下降到开启电压VTH（1.2V左右），从而使得电路能够快速输出高压驱动信号；并且，当BOOST引脚与PH引脚电压差减小到2.4V左右时，仍可以正常实现电平转移的功能，从而提高电路的可靠性；
并且本申请合理设置低压开关管，从而减小电路的面积，提高电路的响应速度；同时，将低压开关管的隔离岛设计为接高压BOOST引脚，防止低压开关管漏电，从而提高了电路的可靠性和工作效率；
并且本申请通过调节与非门的内部参数，从而提高高压驱动信号HIDRV由高电平变为低电平的速度或者由低电平变为高电平的速度，使得电路的设计更加灵活，同时扩大电路的应用范围；
并且本申请将电池供电电路设计为包括该高可靠性的电路，从而减小了电池供电电路的体积，提高了电池供电电路的可靠性、响应速度、工作效率和设计灵活度，同时扩大了电池供电电路的应用范围。
本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本申请的其它实施方案。本申请旨在涵盖本申请的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本申请的一般性原理并包括本申请未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本申请的真正范围和精神由下面的权利要求指出。
应当理解的是，本申请并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本申请的范围仅由所附的权利要求来限制。

Claims (14)

1.一种高可靠性的电路，其特征在于，高电压端通过第三开关管连接至第一节点；所述第一节点通过第五开关管连接至第二节点；所述第二节点通过第七开关管连接至低电压端；
所述高电压端还通过第四开关管连接至第三节点；所述第三节点通过第六开关管连接至第四节点；所述第四节点通过第八开关管连接至低电压端；所述第五开关管与所述第六开关管为PMOS管；所述第五开关管的背栅与所述第五开关管的源极相连；所述第六开关管的背栅与所述第六开关管的源极相连；所述第五开关管与所述第六开关管的控制端分别接入低电压端；
所述第三开关管的控制端与所述第七开关管的控制端连接至所述第四节点；所述第四开关管的控制端与所述第八开关管的控制端连接至所述第二节点；
所述第一节点还通过第九开关管接地；所述第三节点还通过第十开关管接地；所述第九开关管的控制端接入第一控制信号；所述第十开关管的控制端接入第一控制信号的反相信号；
所述高可靠性的电路还包括电平输出模块，所述电平输出模块的第一输入端与第二节点连接；所述电平输出模块的第二输入端与第四节点连接；当所述第二节点为低电平时，所述电平输出模块输出第一高压信号；所述第三开关管、第四开关管、第七开关管、第八开关管、第九开关管和第十开关管的背栅与自身的源极相连；
所述电平输出模块中包括第一与非门、第二与非门、第二反相器以及第三反相器；
所述第二节点与所述第一与非门的第一输入端连接；所述第四节点与所述第二与非门的第二输入端连接；所述第一与非门的输出端连接至所述第二与非门的第一输入端；所述第二与非门的输出端连接至所述第一与非门的第二输入端；
所述第一与非门的输出端还依次通过第二反相器以及第三反相器连接至所述电平输出模块的输出端。
2.根据权利要求1所述的高可靠性的电路，其特征在于，当所述第四节点为低电平，第二节点为高电平时，所述电平输出模块输出第一低压信号。
3.根据权利要求2所述的高可靠性的电路，其特征在于，所述高可靠性的电路中包括第一反相器；所述第一反相器的输入端接入所述第一控制信号；所述第一反相器的输出端与所述第十开关管的控制端连接。
4.根据权利要求1至3任一所述的高可靠性的电路，其特征在于，所述第二反相器的正电源端以及第三反相器的正电源端分别与所述高电压端连接；
所述第二反相器的负电源端以及第三反相器的负电源端分别与所述低电压端连接。
5.根据权利要求1至3任一所述的高可靠性的电路，其特征在于，所述第一与非门的正电源端以及第二与非门的正电源端分别与所述高电压端连接；
所述第一与非门的负电源端以及第二与非门的负电源端分别与所述低电压端连接。
6.根据权利要求1至3任一所述的高可靠性的电路，其特征在于，第三开关管、第四开关管、第五开关管和第六开关管为高压PMOS管；第七开关管和第八开关管为隔离型NMOS管；第九开关管和第十开关管为高压NMOS管。
7.一种高可靠性的电路，其特征在于，高电压端通过第三开关管连接至第一节点；所述第一节点通过第五开关管连接至第二节点；所述第二节点通过第七开关管连接至低电压端；
所述高电压端还通过第四开关管连接至第三节点；所述第三节点通过第六开关管连接至第四节点；所述第四节点通过第八开关管连接至低电压端； 所述第五开关管与所述第六开关管为PMOS管；所述第五开关管的背栅与所述第五开关管的源极相连；所述第六开关管的背栅与所述第六开关管的源极相连；所述第五开关管与所述第六开关管的控制端分别接入低电压端；
所述第三开关管的控制端与所述第七开关管的控制端连接至所述第四节点；所述第四开关管的控制端与所述第八开关管的控制端连接至所述第二节点；
所述第一节点还通过第九开关管接地；所述第三节点还通过第十开关管接地；所述第九开关管的控制端接入第一控制信号；所述第十开关管的控制端接入第一控制信号的反相信号；
所述高可靠性的电路还包括电平输出模块，所述电平输出模块的第一输入端与第二节点连接；所述电平输出模块的第二输入端与第四节点连接；当所述第四节点为低电平时，所述电平输出模块输出第一低压信号；所述第三开关管、第四开关管、第七开关管、第八开关管、第九开关管和第十开关管的背栅与自身的源极相连；
所述电平输出模块中包括第一与非门、第二与非门以及第四反相器；
所述第二节点与所述第一与非门的第一输入端连接；所述第四节点与所述第二与非门的第二输入端连接；所述第一与非门的输出端连接至所述第二与非门的第一输入端；所述第二与非门的输出端连接至所述第一与非门的第二输入端；
所述第二与非门的输出端还通过第四反相器连接至电平输出模块的输出端。
8.根据权利要求7所述的高可靠性的电路，其特征在于，当所述第四节点为高电平，第二节点为低电平时，所述电平输出模块输出第一高压信号。
9.根据权利要求8所述的高可靠性的电路，其特征在于，所述高可靠性的电路中包括第一反相器；所述第一反相器的输入端接入所述第一控制信号；所述第一反相器的输出端与所述第十开关管的控制端连接。
10.根据权利要求7至9任一所述的高可靠性的电路，其特征在于，所述第四反相器的正电源端与所述高电压端连接；
所述第四反相器的负电源端与所述低电压端连接。
11.根据权利要求7至9任一所述的高可靠性的电路，其特征在于，所述第一与非门的正电源端以及第二与非门的正电源端分别与所述高电压端连接；
所述第一与非门的负电源端以及第二与非门的负电源端分别与所述低电压端连接。
12.根据权利要求7至9任一所述的高可靠性的电路，其特征在于，第三开关管、第四开关管、第五开关管和第六开关管为高压PMOS管；第七开关管和第八开关管为隔离型NMOS管；第九开关管和第十开关管为高压NMOS管。
13.一种高可靠性的控制芯片，其特征在于，所述控制芯片包括如权利要求1至12任一所述的高可靠性的电路所构成的电平转移电路。
14.一种高可靠性的电池供电电路，其特征在于，所述电池供电电路包括如权利要求13所述的控制芯片。
CN202310383654.6A 2023-04-12 2023-04-12 一种高可靠性的电路结构 Active CN116111697B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310383654.6A CN116111697B (zh) 2023-04-12 2023-04-12 一种高可靠性的电路结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310383654.6A CN116111697B (zh) 2023-04-12 2023-04-12 一种高可靠性的电路结构

Publications (2)

Publication Number Publication Date
CN116111697A CN116111697A (zh) 2023-05-12
CN116111697B true CN116111697B (zh) 2023-07-04

Family

ID=86256531

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310383654.6A Active CN116111697B (zh) 2023-04-12 2023-04-12 一种高可靠性的电路结构

Country Status (1)

Country Link
CN (1) CN116111697B (zh)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107493100B (zh) * 2016-06-12 2023-03-31 深圳芯启航科技有限公司 一种电平转换器
CN110837267B (zh) * 2019-11-27 2021-01-08 华大半导体有限公司 一种高可靠性上电复位电路
CN116054356B (zh) * 2023-03-30 2023-06-20 苏州贝克微电子股份有限公司 一种高压差下的快速响应电路

Also Published As

Publication number Publication date
CN116111697A (zh) 2023-05-12

Similar Documents

Publication Publication Date Title
CN108429445B (zh) 一种应用于电荷泵的软启动电路
CN107947539B (zh) 开关电源驱动供电电路及开关电源
CN116742920B (zh) 一种nmos功率开关管驱动电路及其控制方法
CN100589324C (zh) 电压选择电路
CN107040250B (zh) 一种电压模式驱动电路
US20240088896A1 (en) Stress reduction on stacked transistor circuits
CN113364439A (zh) 一种低功耗的负载开关控制电路
CN116111697B (zh) 一种高可靠性的电路结构
US5786723A (en) Voltage switching circuit for a semiconductor memory device
US20230238959A1 (en) Stress reduction on stacked transistor circuits
US11894843B2 (en) Level shift circuit
CN113054852B (zh) 隔离电源及电子设备
US11979144B2 (en) Driving circuit for driving chip
CN115296530A (zh) 一种电源管理芯片
CN114362501A (zh) 用于无线充电同步整流桥的动态防倒灌电路及其工作方法
CN116075012B (zh) 一种减小电压扰动的驱动电路
CN108336988B (zh) 一种mos开关的负压驱动电路
CN111600463A (zh) 单向导通电路及应用其的开关电源
US7894220B2 (en) Voltage generating circuit
JPH0430207B2 (zh)
CN113078804B (zh) 功率管驱动电路、电源芯片及电源系统
CN117424572B (zh) 一种高压大电流驱动的GaN功率放大器漏极调制电路
CN214380647U (zh) 一种交流启动电路
CN220342218U (zh) 一种自举二极管替代电路及芯片
JP4137364B2 (ja) チャージポンプ回路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant