CN115993872A - 电平转移电路及芯片 - Google Patents
电平转移电路及芯片 Download PDFInfo
- Publication number
- CN115993872A CN115993872A CN202210614465.0A CN202210614465A CN115993872A CN 115993872 A CN115993872 A CN 115993872A CN 202210614465 A CN202210614465 A CN 202210614465A CN 115993872 A CN115993872 A CN 115993872A
- Authority
- CN
- China
- Prior art keywords
- circuit
- side power
- mos tube
- power domain
- low
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Logic Circuits (AREA)
Abstract
本发明公开了一种电平转移电路及芯片,电平转移电路包括:电平输入电路、电平输出电路以及稳压电路,电平输入电路、电平输出电路和稳压电路通过信号传递线相连。若电平输入电路接入低侧电源域、电平输出电路接入高侧电源域,稳压电路用于稳定高侧电源域。若电平输入电路接入高侧电源域、电平输出电路接入低侧电源域,稳压电路用于稳定低侧电源域。根据本发明的电平转移电路,通过稳压电路抑制信号传递线高出低侧电源的电源或者低于高侧电源域的地,使得电源轨之间的电压不受信号传递线的影响,进而稳定电源轨,从而在不影响位于高低侧电源域内的电平输入电路和电平输出电路之间正常交互的情况下,明显提高电源轨的稳定性。
Description
技术领域
本发明是关于集成电路领域,特别是关于一种电平转移电路及芯片。
背景技术
在多电源域系统中,必然会存在电源域之间的信号传递,在这个传递过程中,两个电源域之间就会产生相互干扰,严重的会引起电源轨的波动。在CMOS集成电路中,电源轨波动会带来电源噪声,如果波动更大,可能会引起内部MOS管的栅源电压过压而烧毁,或者MOS管体的寄生体二极管导通,这有可能会引起闩锁效应,同样会严重影响芯片的可靠性。在高压浮动电源域中,电源轨更容易被干扰而产生波动。
例如,如图1所示,在高低压电源域交互中,信号传递线的电压会被下拉至低于高侧浮动地的电压。这时,如果信号传递线有直接连接NMOS管的漏极,就会使NMOS管的寄生体二极管导通,从而进一步拉低高侧浮动地HVSS的电压,使得高侧浮动地HVSS与高侧浮动电源HVCC之间的压差增大。因此,需要在发现寄生体二极管导通的时候,及时给信号传递线上充电,使其电压升高,从而就不会影响侧浮动地HVSS的电压,保持电源轨的稳定。
类似地,如图3所示,信号传递线的电压会被上拉至高于低侧浮动电源LVCC的电压。这时,如果该信号传递线有直接相连PMOS管的漏极,就会使PMOS管的寄生体二极管导通,从而会拉高低侧浮动电源LVCC的电压,这就使低侧电源轨之间的电压增大。因此,需要在发现寄生体二极管导通的时候,及时给信号传递线放电,降低信号传递线上的电压,避免对低侧浮动电源LVCC的电压产生影响,保持电源轨的稳定。
公开于该背景技术部分的信息仅仅旨在增加对本发明的总体背景的理解,而不应当被视为承认或以任何形式暗示该信息构成已为本领域一般技术人员所公知的现有技术。
发明内容
本发明的目的在于提供一种电平转移电路及芯片,其能够保持电源轨的稳定。
为实现上述目的,本发明的实施例提供了一种电平转移电路,包括:电平输入电路和电平输出电路以及稳压电路。
所述电平输入电路接入低侧电源域、电平输出电路接入高侧电源域或者所述电平输入电路接入高侧电源域、电平输出电路接入低侧电源域,所述电平输入电路和电平输出电路通过信号传递线相连。稳压电路跟随电平输出电路接入于对应的电源域且与信号传递线连接。若所述电平输入电路接入低侧电源域、电平输出电路接入高侧电源域,所述稳压电路通过信号传递线与电平输入电路、电平输出电路相连接,通过调节信号传递线上的电压实现对电平输出电路的稳压;若所述电平输入电路接入低侧电源域、电平输出电路接入高侧电源域,所述稳压电路用于在高侧电源域的高侧浮动地的电压被信号传递线上的电压拉低时升高信号传递线上的电压;若所述电平输入电路接入高侧电源域、电平输出电路接入低侧电源域,所述稳压电路用于在低侧电源域的低侧浮动电源的电压被信号传递线上的电压拉高时降低信号传递线上的电压。
在本发明的一个或多个实施例中,所述稳压电路包括:
电流产生电路,用于产生电流;以及
电流镜电路,用于将所述电流作用于所述信号传递线上,具体为,若所述电平输入电路接入低侧电源域、电平输出电路接入高侧电源域,所述电流镜电路用于将该电流送入信号传递线,进行充电,升高信号传递线上的电压;若所述电平输入电路接入高侧电源域、电平输出电路接入低侧电源域,所示电流镜电路用于将该电流从信号传递线中抽出,进行放电,降低信号传递线上的电压。
在本发明的一个或多个实施例中,所述电流产生电路包括第一电阻;
若所述电平输入电路接入低侧电源域、电平输出电路接入高侧电源域,所述第一电阻的第一端连接高侧电源域的高侧浮动电源,所述第一电阻的第二端连接电流镜电路;
若所述电平输入电路接入高侧电源域、电平输出电路接入低侧电源域,所述第一电阻的第一端连接低侧电源域的低侧浮动地,所述第一电阻的第二端连接电流镜电路。
在本发明的一个或多个实施例中,所述电流镜电路包括第一MOS管、第二MOS管和第三MOS管;
若所述电平输入电路接入低侧电源域、电平输出电路接入高侧电源域,所述第一MOS管的栅极和漏极短接并连接电流产生电路,所述第一MOS管的源极连接高侧电源域的高侧浮动地,所述第二MOS管和第三MOS管的栅极相连并连接第一MOS管的栅极,所述第二MOS管和第三MOS管的漏极连接高侧电源域的高侧浮动电源,所述第二MOS管和第三MOS管的源极通过信号传递线与电平输入电路和电平输出电路相连;
若所述电平输入电路接入高侧电源域、电平输出电路接入低侧电源域,所述第一MOS管的栅极和漏极短接并连接电流产生电路,所述第一MOS管的源极连接低侧电源域的低侧浮动电源,所述第二MOS管和第三MOS管的栅极相连并连接第一MOS管的栅极,所述第二MOS管和第三MOS管的漏极连接低侧电源域的低侧浮动地,所述第二MOS管和第三MOS管的源极通过信号传递线与电平输入电路和电平输出电路相连。
在本发明的一个或多个实施例中,所述电流镜电路还包括第一电容;
若所述电平输入电路接入低侧电源域、电平输出电路接入高侧电源域,所述第一电容的第一端连接第一MOS管的栅极,所述第一电容的第二端连接高侧电源域的高侧浮动地;
若所述电平输入电路接入高侧电源域、电平输出电路接入低侧电源域,所述第一电容的第一端连接第一MOS管的栅极,所述第一电容的第二端连接低侧电源域的低侧浮动电源。
在本发明的一个或多个实施例中,所述稳压电路还包括传输门电路,所述传输门电路与电流镜电路连接,用于降低稳压电路的瞬态功耗。
在本发明的一个或多个实施例中,所述传输门电路包括第六MOS管、第七MOS管和第八MOS管;
若所述电平输入电路接入低侧电源域、电平输出电路接入高侧电源域,所述第七MOS管的源极与第八MOS管的漏极相连且连接第一MOS管的栅极,所述第七MOS管的漏极与第八MOS管的源极相连且连接第二MOS管的栅极以及第六MOS管的漏极,所述第六MOS管的源极连接高侧电源域的高侧浮动地;
若所述电平输入电路接入高侧电源域、电平输出电路接入低侧电源域,所述第七MOS管的漏极与第八MOS管的源极相连且连接第一MOS管的栅极,所述第七MOS管的源极与第八MOS管的漏极相连且连接第二MOS管的栅极以及第六MOS管的漏极,所述第六MOS管的源极连接低侧电源域的低侧浮动电源。
在本发明的一个或多个实施例中,所述电流产生电路还包括第十三MOS管;
若所述电平输入电路接入低侧电源域、电平输出电路接入高侧电源域,所述第十三MOS管的源极连接高侧电源域的高侧浮动电源,所述第十三MOS管的漏极连接第一电阻的第一端;
若所述电平输入电路接入高侧电源域、电平输出电路接入低侧电源域,所述第十三MOS管的源极连接低侧电源域的低侧浮动地,所述第十三MOS管的漏极连接第一电阻的第一端。
在本发明的一个或多个实施例中,所述电流镜电路还包括第四MOS管和第五MOS管;
若所述电平输入电路接入低侧电源域、电平输出电路接入高侧电源域,所述第四MOS管的栅极和漏极相连并连接第二MOS管的漏极,所述第五MOS管的栅极和漏极相连并连接第三MOS管的漏极,所述第四MOS管和第五MOS管的源极连接高侧电源域的高侧浮动电源;
若所述电平输入电路接入高侧电源域、电平输出电路接入低侧电源域,所述第四MOS管的栅极和漏极相连并连接第二MOS管的漏极,所述第五MOS管的栅极和漏极相连并连接第三MOS管的漏极,所述第四MOS管和第五MOS管的源极连接低侧电源域的低侧浮动地。
本发明还公开了一种芯片,包括所述的电平转移电路。
与现有技术相比,根据本发明实施例的电平转移电路及芯片,通过稳压电路在电平输入电路接入低侧电源域、电平输出电路接入高侧电源域时升高信号传递线上的电压来稳定电源轨,通过稳压电路在电平输入电路接入高侧电源域、电平输出电路接入低侧电源域时降低信号传递线上的电压来稳定电源轨,从而在不影响位于高低侧电源域内的电平输入电路和电平输出电路之间正常交互的情况下,保护了电源轨的独立性,明显提高电源轨的稳定性,减少了电源带来的噪声,提高了器件的长期可靠性、寿命;稳压电路通过传输门以及逻辑控制的方式,可以使其工作在强稳压和弱稳压两种模式,适应更多场景。
附图说明
图1是根据本发明实施例一的电平转移电路的电路原理图。
图2是根据本发明实施例一的电平转移电路的各脉冲信号波形图。
图3是根据本发明实施例二的电平转移电路的电路原理图。
图4是根据本发明实施例二的电平转移电路的各脉冲信号波形图。
具体实施方式
下面结合附图,对本发明的具体实施例进行详细描述,但应当理解本发明的保护范围并不受具体实施例的限制。
除非另有其它明确表示,否则在整个说明书和权利要求书中,术语“包括”或其变换如“包含”或“包括有”等等将被理解为包括所陈述的元件或组成部分,而并未排除其它元件或其它组成部分。
实施例1
如图1所示,一种电平转移电路,包括:电平输入电路10、电平输出电路20以及稳压电路30。
如图1所示,电平输入电路10接入低侧电源域,电平输出电路20接入高侧电源域,稳压电路30接入于高侧电源域。电平输入电路10和电平输出电路20通过信号传递线相连,稳压电路30通过信号传递线与电平输入电路10、电平输出电路20连接,通过调节信号传递线上的电压实现对电平输出电路20的稳压。电平输入电路10、电平输出电路20以及稳压电路30通过两路信号传递线相连,两路信号传递线分别为第一信号传递线On_pulldown和第二信号传递线Off_pulldown。本实施例中的高侧电源域为高压浮动电源域。在其他实施例中的高侧电源域为其他高压电源域。
电平输入电路10包括第十四MOS管M14、第十五MOS管M15、第十六MOS管M16和第十七MOS管M17。第十四MOS管M14和第十五MOS管M15为耐高压厚栅MOS管,用于保护第十六MOS管M16和第十七MOS管M17。第十六MOS管M16和第十七MOS管M17是低侧电源域信号控制的MOS管。
具体的,第十四MOS管M14的源极连接第十六MOS管M16的漏极,第十四MOS管M14的漏极通过第一信号传递线On_pulldown与电平输出电路20和稳压电路30连接,第十四MOS管M14的栅极连接控制电压LVCC。第十六MOS管M16的源极连接低侧电源域的低侧地LVSS,第十六MOS管M16的栅极连接第一输入信号on_pulse。
第十五MOS管M15的源极连接第十七MOS管M17的漏极,第十五MOS管M15的漏极通过第二信号传递线Off_pulldown与电平输出电路20和稳压电路30连接,第十五MOS管M15的栅极连接控制电压LVCC。第十七MOS管M17的源极连接低侧电源域的低侧地LVSS,第十七MOS管M17的栅极连接第二输入信号off_pulse。
在其他实施例中,可以去掉第十六MOS管M16和第十七MOS管M17,而直接通过第一输入信号on_pulse和第二输入信号off_pulse来控制第十四MOS管M14和第十五MOS管M15。
如图1所示,电平输出电路20包括第九MOS管M9、第十MOS管M10、第十一MOS管M11和第十二MOS管M12。
第九MOS管M9的栅极和第十MOS管M10的栅极相连且连接第二信号传递线Off_pulldown,第十一MOS管M11的栅极和第十二MOS管M12的栅极相连且连接第一信号传递线On_pulldown。第九MOS管M9的漏极和第十MOS管M10的漏极连接且连接第十一MOS管M11的栅极并输出第二输出信号off_hv,第十一MOS管M11的漏极和第十二MOS管M12的漏极相连且连接第九MOS管M9的栅极并输出第一输出信号on_hv。第九MOS管M9的源极和第十一MOS管M11的源极相连并连接高侧电源域的高侧浮动电源HVCC,第十MOS管M10的源极和第十二MOS管M12的源极连接高侧电源域的高侧浮动地HVSS。
在其他实施例中,电平输入电路10和电平输出电路20也可以为其他的电路结构。
如图1所示,稳压电路30用于在高侧电源域的高侧浮动地HVSS的电压被信号传递线上的电压拉低时升高信号传递线上的电压。稳压电路30包括:电流产生电路31以及电流镜电路32。
其中,电流产生电路31用于产生电流。电流产生电路31包括第一电阻R1和第十三MOS管M13。
第一电阻R1的第一端连接第十三MOS管M13的漏极,第十三MOS管M13的源极连接高侧电源域的高侧浮动电源HVCC,第十三MOS管M13的栅极连接使能信号EN,在无需使用稳压电路30时,通过使能信号EN控制第十三MOS管M13的断开从而控制整个稳压电路30的断开以减少功耗,第一电阻R1的第二端连接电流镜电路32。在其他实施例中,可以用恒流源代替第一电阻R1。在其他实施例中,也可以去掉第十三MOS管M13。
电流镜电路32用于将该电流送入信号传递线,进行充电,升高信号传递线上的电压。电流镜电路32包括第一MOS管M1、第二MOS管M2、第三MOS管M3和第一电容C1。
具体的,第一MOS管M1的栅极和漏极短接并第一电阻R1的第二端,第一MOS管M1的源极连接高侧电源域的高侧浮动地HVSS。第一电容C1的第一端连接第一MOS管M1的栅极,第一电容C1的第二端连接高侧电源域的高侧浮动地HVSS。第二MOS管M2和第三MOS管M3的栅极相连并连接第一MOS管M1的栅极,第二MOS管M2和第三MOS管M3的漏极连接高侧电源域的高侧浮动电源HVCC,第二MOS管M2的源极通过第一信号传递线On_pulldown与第十四MOS管M14的漏极以及第十一MOS管M11的栅极连接,第三MOS管M3的源极通过第二信号传递线Off_pulldown与第十五MOS管M15的漏极以及第九MOS管M9的栅极连接。第一电容C1可以为MOS电容。
在本实施例中,电流镜电路32还可以包括分压单元,分压单元包括N对MOS管,N为大于等于1的整数,分压单元的作用是用于分担第二MOS管M2和第三MOS管M3的源极和漏极之间的压差,减小M2和M3的热载流子效应,根据实际需要分担的压差的大小,选择适合的N值。附图1公开了分压单元包括第四MOS管M4和第五MOS管M5。第四MOS管M4的栅极和漏极相连并连接第二MOS管M2的漏极,第五MOS管M5的栅极和漏极相连并连接第三MOS管M3的漏极,第四MOS管M4和第五MOS管M5的源极连接高侧电源域的高侧浮动电源HVCC。
在其他实施例中,如果在实际应用中,热载流子漏电的影响可以忽略,则可以去除第四MOS管M4和第五MOS管M5。
如图1所示,稳压电路30还包括传输门电路33,传输门电路33与电流镜电路32连接,传输门电路33用于降低稳压电路30的瞬态功耗。传输门电路33包括第六MOS管M6、第七MOS管M7和第八MOS管M8。
第七MOS管M7的源极与第八MOS管M8的漏极相连且连接第一MOS管M1的栅极,第七MOS管M7的漏极与第八MOS管M8的源极相连且连接第二MOS管M2的栅极以及第六MOS管M6的漏极,第六MOS管M6的源极连接高侧电源域的高侧浮动地HVSS。第七MOS管M7的栅极和第六MOS管M6的栅极均连接第一控制信号Pulse_N,第八MOS管M8的栅极连接第二控制信号Pulse_P。
如图2所示,第一控制信号Pulse_N、第二控制信号Pulse_P、第一输入信号on_pulse、第二输入信号off_pulse、第一输出信号on_hv和第二输出信号off_hv均为相应的脉冲信号。
本实施例中还公开了一种芯片,包括上述的电平转移电路。
接下来结合图1和图2对本实施例的工作原理进行详细说明。
以第二信号传递线Off_pulldown为例。在未增加稳压电路30时,当第二输入信号off_pulse为高电平,第二信号传递线Off_pulldown上的电压就会被低侧电源域下拉。如果持续下拉一定时间,第二信号传递线Off_pulldown上的电压就会比高侧电源域的高侧浮动地HVSS的电压低,当第二信号传递线Off_pulldown上的电压比高侧浮动地HVSS的电压低0.7V以上后,第十二MOS管M12的寄生体二极管D1就会导通,如果继续下拉,第二信号传递线Off_pulldown上的电压进一步降低,寄生体二极管D1只能钳位,因此高侧浮动地HVSS的电压也会被拉低,并且此时第九MOS管M9的栅源电压会增大,会影响该管的可靠性。
增加稳压电路30后,第二控制信号Pulse_P会在信号交互时为高电平,通过第一MOS管M1、第二MOS管M2、第三MOS管M3组成的电流镜,使得当第二信号传递线Off_pulldown上的电压被拉至与高侧浮动地HVSS的电压大致相等时,通过产生电流的电流产生电路31使得第三MOS管M3上会有电流流向第二信号传递线Off_pulldown,保证第二信号传递线Off_pulldown上的电压不再被进一步拉低,从而使得高侧浮动地HVSS的电压维持稳定。
由于该稳压电路30需要较大的瞬态功耗,因此特意增加了传输门电路33来控制功耗。在不在乎功耗的场景下,也可以去掉这个传输门电路33。第一电容C1一方面用于保护第一MOS管M1的栅极,另一方面在第七MOS管M7和第八MOS管M8接通的瞬间为第二MOS管M2和第三MOS管M3的栅极提供部分充电电荷。
在第七MOS管M7和第八MOS管M8关闭期间,即第一控制信号Pulse_N为高电平,第二控制信号Pulse_P为低电平时,此时第六MOS管M6导通,第二MOS管M2和第三MOS管M3的栅极被连接至高侧浮动地HVSS。如果第二信号传递线Off_pulldown上的电压被下拉至低于高侧浮动地HVSS的电压,第二MOS管M2和第三MOS管M3也会自动打开,但此时第二MOS管M2和第三MOS管M3的寄生体二极管可能也会导通,从而导致高侧浮动地HVSS的电压可能也会受到一定的影响,因此这种场景只能应对第二信号传递线Off_pulldown上的电压被短暂下拉或者下拉电流较小的情况。
图1中的两个寄生体二极管D1是第十二MOS管M12的等效寄生体二极管,还有其他类似的等效寄生体二极管在图中并未画出。第一信号传递线On_pulldown上的电压在工作中会有和第二信号传递线Off_pulldown上的电压相同的变化。
实施例2
如图3所示,一种电平转移电路,包括:电平输入电路40、电平输出电路50以及稳压电路60。
如图3所示,电平输入电路40接入高侧电源域,电平输出电路50接入低侧电源域,稳压电路60接入于低侧电源域。电平输入电路40和电平输出电路50通过信号传递线相连,稳压电路60与信号传递线与电平输入电路40、电平输出电路50相连,通过调节信号传递线上的电压实现对电平输出电路50的稳压。电平输入电路40、电平输出电路50以及稳压电路60通过两路信号传递线相连,两路信号传递线分别为第一信号传递线On_pullup和第二信号传递线Off_pullup。本实施例中的低侧电源域为低压浮动电源域。在其他实施例中的低侧电源域为其他低压电源域。
电平输入电路40包括第十四MOS管M14、第十五MOS管M15、第十六MOS管M16和第十七MOS管M17。第十四MOS管M14和第十五MOS管M15为耐高压厚栅MOS管,用于保护第十六MOS管M16和第十七MOS管M17。第十六MOS管M16和第十七MOS管M17是高侧电源域信号控制的MOS管。
具体的,第十四MOS管M14的源极连接第十六MOS管M16的漏极,第十四MOS管M14的漏极通过第一信号传递线On_pullup与电平输出电路50和稳压电路60连接,第十四MOS管M14的栅极连接控制电压HVSS。第十六MOS管M16的源极连接高侧电源域的高侧电源HVCC,第十六MOS管M16的栅极连接第一输入信号on_pulse。
第十五MOS管M15的源极连接第十七MOS管M17的漏极,第十五MOS管M15的漏极通过第二信号传递线Off_pullup与电平输出电路50和稳压电路60连接,第十五MOS管M15的栅极连接控制电压HVSS。第十七MOS管M17的源极连接高侧电源域的高侧电源HVCC,第十七MOS管M17的栅极连接第二输入信号off_pulse。
在其他实施例中,可以去掉第十六MOS管M16和第十七MOS管M17,而直接通过第一输入信号on_pulse和第二输入信号off_pulse来控制第十四MOS管M14和第十五MOS管M15。
如图3所示,电平输出电路50包括第九MOS管M9、第十MOS管M10、第十一MOS管M11和第十二MOS管M12。
第九MOS管M9的栅极和第十MOS管M10的栅极相连且连接第二信号传递线Off_pullup,第十一MOS管M11的栅极和第十二MOS管M12的栅极相连且连接第一信号传递线On_pullup。第九MOS管M9的漏极和第十MOS管M10的漏极连接且连接第十一MOS管M11的栅极并输出第二输出信号off_lv,第十一MOS管M11的漏极和第十二MOS管M12的漏极相连且连接第九MOS管M9的栅极并输出第一输出信号on_lv。第九MOS管M9的源极和第十一MOS管M11的源极相连并连接低侧电源域的低侧浮动地LVSS,第十MOS管M10的源极和第十二MOS管M12的源极连接低侧电源域的低侧浮动电源LVCC。
在其他实施例中,电平输入电路40和电平输出电路50也可以为其他的电路结构。
如图3所示,稳压电路60用于在低侧电源域的低侧电源LVCC的电压被信号传递线上的电压拉高时降低信号传递线上的电压。稳压电路60包括:电流产生电路61以及电流镜电路62。
其中,电流产生电路61用于产生电流。电流产生电路61包括第一电阻R1和第十三MOS管M13。
第一电阻R1的第一端连接第十三MOS管M13的漏极,第十三MOS管M13的源极连接低侧电源域的低侧浮动地LVSS,第十三MOS管M13的栅极连接使能信号EN,在无需使用稳压电路30时,通过使能信号EN控制第十三MOS管M13的断开从而控制整个稳压电路30的断开以减少功耗,第一电阻R1的第二端连接电流镜电路62。在其他实施例中,可以用恒流源代替第一电阻R1。在其他实施例中,也可以去掉第十三MOS管M13。
电流镜电路62用于将该电流从信号传递线中抽出,进行放电,降低信号传递线上的电压。电流镜电路62包括第一MOS管M1、第二MOS管M2、第三MOS管M3和第一电容C1。
具体的,第一MOS管M1的栅极和漏极短接并第一电阻R1的第二端,第一MOS管M1的源极连接低侧电源域的低侧浮动电源LVCC。第一电容C1的第一端连接第一MOS管M1的栅极,第一电容C1的第二端连接低侧电源域的低侧浮动电源LVCC。第二MOS管M2和第三MOS管M3的栅极相连并连接第一MOS管M1的栅极,第二MOS管M2和第三MOS管M3的漏极连接低侧电源域的低侧浮动地LVSS,第二MOS管M2的源极通过第一信号传递线On_pullup与第十四MOS管M14的漏极以及第十一MOS管M11的栅极连接,第三MOS管M3的源极通过第二信号传递线Off_pullup与第十五MOS管M15的漏极以及第九MOS管M9的栅极连接。第一电容C1可以为MOS电容。
在本实施例中,电流镜电路62还可以包括分压单元,分压单元包括N对MOS管,N为大于等于1的整数,分压单元的作用是用于分担第二MOS管M2和第三MOS管M3的源极和漏极之间的压差,减小第二MOS管M2和第三MOS管M3的热载流子效应,根据实际需要分担的压差的大小,选择适合的N值。附图3公开了分压单元包括第四MOS管M4和第五MOS管M5。第四MOS管M4的栅极和漏极相连并连接第二MOS管M2的漏极,第五MOS管M5的栅极和漏极相连并连接第三MOS管M3的漏极,第四MOS管M4和第五MOS管M5的源极连接低侧电源域的低侧地LVSS。
在其他实施例中,如果在实际应用中,热载流子漏电的影响可以忽略,则可以去除第四MOS管M4和第五MOS管M5。
如图3所示,稳压电路60还包括传输门电路63,传输门电路63与电流镜电路62连接,传输门电路63用于降低稳压电路60的瞬态功耗。传输门电路33包括第六MOS管M6、第七MOS管M7和第八MOS管M8。
第七MOS管M7的漏极与第八MOS管M8的源极相连且连接第一MOS管M1的栅极,第七MOS管M7的源极与第八MOS管M8的漏极相连且连接第二MOS管M2的栅极以及第六MOS管M6的漏极,第六MOS管M6的源极连接低侧电源域的低侧浮动电源LVCC。第七MOS管M7的栅极和第六MOS管M6的栅极均连接第二控制信号Pulse_P,第八MOS管M8的栅极连接第一控制信号Pulse_N。
如图4所示,第一控制信号Pulse_N、第二控制信号Pulse_P、第一输入信号on_pulse、第二输入信号off_pulse、第一输出信号on_lv和第二输出信号off_lv均为相应的脉冲信号。
本实施例中还公开了一种芯片,包括上述的电平转移电路。
接下来结合图3和图4对本实施例的工作原理进行详细说明。
以第二信号传递线Off_pullup为例。在未增加稳压电路50时,当第二输入信号off_pulse为低电平,第二信号传递线Off_pullup上的电压就会被高侧电源域上拉。如果持续上拉一定时间,第二信号传递线Off_pullup上的电压就会比低侧电源域的低侧浮动电源LVCC的电压高,当第二信号传递线Off_pullup上的电压比低侧浮动电源LVCC的电压高0.7V以上后,第十二MOS管M12的寄生体二极管D1就会导通,如果继续上拉,第二信号传递线Off_pullup上的电压进一步升高,寄生体二极管D1只能钳位,因此低侧电源域的低侧浮动电源LVCC的电压也会被拉高,并且此时第九MOS管M9的栅源电压会增大,会影响该管的可靠性。
增加稳压电路60后,第二控制信号Pulse_P会在信号交互时为高电平,通过第一MOS管M1、第二MOS管M2、第三MOS管M3组成的电流镜,使得当第二信号传递线Off_pullup上的电压被拉至与低侧浮动电源LVCC的电压大致相等时,通过产生电流的电流产生电路31使得第三MOS管M3会从第二信号传递线Off_pullup上抽走电流,保证第二信号传递线Off_pullup上的电压不再被进一步拉高,从而使得低侧浮动电源LVCC的电压维持稳定。
由于该稳压电路60需要较大的瞬态功耗,因此特意增加了传输门电路63来控制功耗。在不在乎功耗的场景下,也可以去掉这个传输门电路63。第一电容C1一方面用于保护第一MOS管M1的栅极,另一方面在第七MOS管M7和第八MOS管M8接通的瞬间为第二MOS管M2和第三MOS管M3的栅极提供部分充电电荷。
在第七MOS管M7和第八MOS管M8关闭期间,即第一控制信号Pulse_N为高电平,第二控制信号Pulse_P为低电平时,此时第六MOS管M6导通,第二MOS管M2和第三MOS管M3的栅极被连接至低侧浮动电源LVCC。如果第二信号传递线Off_pullup上的电压被上拉至高于低侧浮动电源LVCC的电压,第二MOS管M2和第三MOS管M3也会自动打开,但此时第二MOS管M2和第三MOS管M3的寄生体二极管可能也会导通,从而导致低侧浮动电源LVCC的电压可能也会受到一定的影响,因此这种场景只能应对第二信号传递线Off_pullup上的电压被短暂上拉或者上拉电流较小的情况。
图3中的两个寄生体二极管D1是第十二MOS管M12的等效寄生体二极管,还有其他类似的等效寄生体二极管在图中并未画出。第一信号传递线On_pullup上的电压在工作中会有和第二信号传递线Off_pullup上的电压相同的变化。
前述对本发明的具体示例性实施方案的描述是为了说明和例证的目的。这些描述并非想将本发明限定为所公开的精确形式,并且很显然,根据上述教导,可以进行很多改变和变化。对示例性实施例进行选择和描述的目的在于解释本发明的特定原理及其实际应用,从而使得本领域的技术人员能够实现并利用本发明的各种不同的示例性实施方案以及各种不同的选择和改变。本发明的范围意在由权利要求书及其等同形式所限定。
Claims (10)
1.一种电平转移电路,包括:
电平输入电路和电平输出电路;所述电平输入电路接入低侧电源域、电平输出电路接入高侧电源域或者所述电平输入电路接入高侧电源域、电平输出电路接入低侧电源域,所述电平输入电路和电平输出电路通过信号传递线相连;
其特征在于,所述电平转移电路还包括:
稳压电路,通过信号传递线与电平输入电路、电平输出电路相连接,通过调节信号传递线上的电压实现对电平输出电路的稳压;
若所述电平输入电路接入低侧电源域、电平输出电路接入高侧电源域,所述稳压电路用于在高侧电源域的高侧浮动地的电压被信号传递线上的电压拉低时升高信号传递线上的电压;
若所述电平输入电路接入高侧电源域、电平输出电路接入低侧电源域,所述稳压电路用于在低侧电源域的低侧浮动电源的电压被信号传递线上的电压拉高时降低信号传递线上的电压。
2.如权利要求1所述的电平转移电路,其特征在于,所述稳压电路包括:
电流产生电路,用于产生电流;以及
电流镜电路,用于将所述电流作用于所述信号传递线上,具体为,若所述电平输入电路接入低侧电源域、电平输出电路接入高侧电源域,所述电流镜电路用于将该电流送入信号传递线,进行充电,升高信号传递线上的电压;若所述电平输入电路接入高侧电源域、电平输出电路接入低侧电源域,所示电流镜电路用于将该电流从信号传递线中抽出,进行放电,降低信号传递线上的电压。
3.如权利要求2所述的电平转移电路,其特征在于,所述电流产生电路包括第一电阻;
若所述电平输入电路接入低侧电源域、电平输出电路接入高侧电源域,所述第一电阻的第一端连接高侧电源域的高侧浮动电源,所述第一电阻的第二端连接电流镜电路;
若所述电平输入电路接入高侧电源域、电平输出电路接入低侧电源域,所述第一电阻的第一端连接低侧电源域的低侧浮动地,所述第一电阻的第二端连接电流镜电路。
4.如权利要求2所述的电平转移电路,其特征在于,所述电流镜电路包括第一MOS管、第二MOS管和第三MOS管;
若所述电平输入电路接入低侧电源域、电平输出电路接入高侧电源域,所述第一MOS管的栅极和漏极短接并连接电流产生电路,所述第一MOS管的源极连接高侧电源域的高侧浮动地,所述第二MOS管和第三MOS管的栅极相连并连接第一MOS管的栅极,所述第二MOS管和第三MOS管的漏极连接高侧电源域的高侧浮动电源,所述第二MOS管和第三MOS管的源极通过信号传递线与电平输入电路和电平输出电路相连;
若所述电平输入电路接入高侧电源域、电平输出电路接入低侧电源域,所述第一MOS管的栅极和漏极短接并连接电流产生电路,所述第一MOS管的源极连接低侧电源域的低侧浮动电源,所述第二MOS管和第三MOS管的栅极相连并连接第一MOS管的栅极,所述第二MOS管和第三MOS管的漏极连接低侧电源域的低侧浮动地,所述第二MOS管和第三MOS管的源极通过信号传递线与电平输入电路和电平输出电路相连。
5.如权利要求4所述的电平转移电路,其特征在于,所述电流镜电路还包括第一电容;
若所述电平输入电路接入低侧电源域、电平输出电路接入高侧电源域,所述第一电容的第一端连接第一MOS管的栅极,所述第一电容的第二端连接高侧电源域的高侧浮动地;
若所述电平输入电路接入高侧电源域、电平输出电路接入低侧电源域,所述第一电容的第一端连接第一MOS管的栅极,所述第一电容的第二端连接低侧电源域的低侧浮动电源。
6.如权利要求4所述的电平转移电路,其特征在于,所述稳压电路还包括传输门电路,所述传输门电路与电流镜电路连接,用于降低稳压电路的瞬态功耗。
7.如权利要求6所述的电平转移电路,其特征在于,所述传输门电路包括第六MOS管、第七MOS管和第八MOS管;
若所述电平输入电路接入低侧电源域、电平输出电路接入高侧电源域,所述第七MOS管的源极与第八MOS管的漏极相连且连接第一MOS管的栅极,所述第七MOS管的漏极与第八MOS管的源极相连且连接第二MOS管的栅极以及第六MOS管的漏极,所述第六MOS管的源极连接高侧电源域的高侧浮动地;
若所述电平输入电路接入高侧电源域、电平输出电路接入低侧电源域,所述第七MOS管的漏极与第八MOS管的源极相连且连接第一MOS管的栅极,所述第七MOS管的源极与第八MOS管的漏极相连且连接第二MOS管的栅极以及第六MOS管的漏极,所述第六MOS管的源极连接低侧电源域的低侧浮动电源。
8.如权利要求3所述的电平转移电路,其特征在于,所述电流产生电路还包括第十三MOS管;
若所述电平输入电路接入低侧电源域、电平输出电路接入高侧电源域,所述第十三MOS管的源极连接高侧电源域的高侧浮动电源,所述第十三MOS管的漏极连接第一电阻的第一端;
若所述电平输入电路接入高侧电源域、电平输出电路接入低侧电源域,所述第十三MOS管的源极连接低侧电源域的低侧浮动地,所述第十三MOS管的漏极连接第一电阻的第一端。
9.如权利要求4所述的电平转移电路,其特征在于,所述电流镜电路还包括第四MOS管和第五MOS管;
若所述电平输入电路接入低侧电源域、电平输出电路接入高侧电源域,所述第四MOS管的栅极和漏极相连并连接第二MOS管的漏极,所述第五MOS管的栅极和漏极相连并连接第三MOS管的漏极,所述第四MOS管和第五MOS管的源极连接高侧电源域的高侧浮动电源;
若所述电平输入电路接入高侧电源域、电平输出电路接入低侧电源域,所述第四MOS管的栅极和漏极相连并连接第二MOS管的漏极,所述第五MOS管的栅极和漏极相连并连接第三MOS管的漏极,所述第四MOS管和第五MOS管的源极连接低侧电源域的低侧浮动地。
10.一种芯片,包括如权利要求1~9任意一项所述的电平转移电路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210614465.0A CN115993872A (zh) | 2022-05-26 | 2022-05-26 | 电平转移电路及芯片 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210614465.0A CN115993872A (zh) | 2022-05-26 | 2022-05-26 | 电平转移电路及芯片 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN115993872A true CN115993872A (zh) | 2023-04-21 |
Family
ID=85994169
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210614465.0A Pending CN115993872A (zh) | 2022-05-26 | 2022-05-26 | 电平转移电路及芯片 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115993872A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN117097324A (zh) * | 2023-09-04 | 2023-11-21 | 中科赛飞(广州)半导体有限公司 | 一种电平转移电路 |
-
2022
- 2022-05-26 CN CN202210614465.0A patent/CN115993872A/zh active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN117097324A (zh) * | 2023-09-04 | 2023-11-21 | 中科赛飞(广州)半导体有限公司 | 一种电平转移电路 |
CN117097324B (zh) * | 2023-09-04 | 2024-05-31 | 中科赛飞(广州)半导体有限公司 | 一种电平转移电路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7368969B2 (en) | Level shift circuit and semiconductor device | |
US7388410B2 (en) | Input circuits configured to operate using a range of supply voltages | |
US7649384B2 (en) | High-voltage tolerant output driver | |
CN109088532B (zh) | 一种带有源钳位的电流型分段栅极驱动电路 | |
KR930003926B1 (ko) | 반도체집적회로 | |
US8395870B2 (en) | Input/output circuit | |
US4930112A (en) | Semiconductor device having a voltage limiter | |
KR0130037B1 (ko) | 동작전압의 변동에 대응 가능한 반도체집적회로의 입력버퍼회로 | |
US8154323B2 (en) | Output driver operable over wide range of voltages | |
JP5690341B2 (ja) | 選択的にac結合又はdc結合されるように適合される集積回路 | |
US9143133B2 (en) | Output apparatus, output driver, and level shifting system | |
US20100277216A1 (en) | I/O Buffer Circuit | |
US6980194B2 (en) | Amplitude conversion circuit for converting signal amplitude | |
CN115993872A (zh) | 电平转移电路及芯片 | |
US8466722B2 (en) | Startup and protection circuitry for thin oxide output stage | |
US8315111B2 (en) | Voltage regulator with pre-charge circuit | |
US5786723A (en) | Voltage switching circuit for a semiconductor memory device | |
US7242222B2 (en) | Output circuit with reduced gate voltage swings | |
KR0159324B1 (ko) | 데이터 출력회로 | |
US20020041194A1 (en) | Semiconductor integrated circuit having output buffer | |
JP4357698B2 (ja) | リセット回路及び電源装置 | |
US20240222965A1 (en) | Driving circuit | |
US10770118B2 (en) | Reverse bias voltage adjuster | |
US10541684B2 (en) | Input/output circuit | |
Chauhan et al. | A high performance, high voltage output buffer in a low voltage CMOS process |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |