CN113054852B - 隔离电源及电子设备 - Google Patents

Abstract

本申请提供了一种隔离电源及电子设备，隔离电源包括：非交叠时钟信号发生电路，用于提供非交叠时钟信号：第一信号及第二信号；变压器，包括原边绕组及副边绕组；输入电路，具有输入端及输出端，所述输入端与所述非交叠时钟信号发生电路相连接，所述输出端与所述原边绕组的两端相连接，所述输入电路被配置为：响应于所述第一信号和第二信号非交叠时，为所述原边绕组充电；响应于所述第一信号和第二信号均为低电平时，将电荷储存于所述原边绕组的其中一端；以及输出电路，与所述变压器的副边绕组相连接。通过非交叠时钟信号发生电路和输入电路的配合实现了电荷的有效存储，提高了电路的效率。

Description

隔离电源及电子设备

技术领域

本发明涉及电源技术领域，尤其涉及一种隔离电源及电子设备。

背景技术

图1及图2示出了现有技术中常见的两种隔离电源的输入电路的实现方式，图1中，M2和M1分别是驱动外部器件的上管和下管，因为同尺寸的NMOS比PMOS的导通阻抗小，所以上管和下管均使用NMOS管。这样就会有一个问题，因为SW的电压最终需要升到PVIN,所以为了让M2导通，M2的栅极电压需要随SW升压到比SW高几伏的电平，如何实现电平的升压就成了一个设计要点。现有使用较多的方案为图1，即用一个二极管D1和电容CBOOT实现升压，原理如下：当M1导通时，SW降到0，此时PVIN通过的D1对CBOOT充电，CBOOT的电压最终为VBOOT＝PVIN-V(D1),这个电压将对M2-M5以及电平转换器供电。当M1关断，M2开始导通，SW上升，D1截至，由于CBOOT的存在，CBOOT的上极板最终能到SW+VBOOT,因此M2可以顺利的导通。

图1的缺点在于：CBOOT的电压由于要减去二极管的压降为PVIN-V(D1),假如采用内部二极管，则当流过充电电流的时候二极管两端压降很高，当PVIN较低的时候，电压损耗很大，最终导致M2的栅压很低，增加损耗。

如图2所示，M2和M1分别是驱动外部器件的上管和下管，上管采用PMOS,下管采用NMOS，好处是可以直接驱动但无需采用升压技术。

图2的缺点在于：第一PMOS在相同的尺寸下，导通阻抗是NMOS的两倍，所以增加了导通损耗；另外上管的驱动直接工作在PVIN和地之间，驱动M2栅极电容的电荷无法回收，因此也增加了开关损耗。

因此，有必要对现有隔离电源加以改进。

发明内容

鉴于现有技术中存在的上述技术问题，本申请提供了一种能够提高降低开关损耗、提高电路效率的隔离电源，包括：非交叠时钟信号发生电路，用于提供非交叠时钟信号：第一信号及第二信号；变压器，包括原边绕组及副边绕组；输入电路，具有输入端及输出端，所述输入端与所述非交叠时钟信号发生电路相连接，所述输出端与所述原边绕组的两端相连接，所述输入电路被配置为：响应于所述第一信号和第二信号非交叠时，为所述原边绕组充电；响应于所述第一信号和第二信号均为低电平时，将电荷储存于所述原边绕组的其中一端；以及输出电路，与所述变压器的副边绕组相连接。

可选地，所述输入电路包括：第一开关管，源极接地，栅极与所述原边绕组的第二端相连接，漏极与所述原边绕组的第一端相连接；第二开关管，源极接地，栅极与所述原边绕组的第一端相连接，漏极与所述原边绕组的第二端相连接；第一开关电路，被配置为接收所述第一信号，并与所述第一开关管的漏极相连接；以及第二开关电路，被配置为接收所述第二信号，并与所述第二开关管的漏极相连接。

可选地，所述第一开关电路被配置为：当所述第一信号为高电平信号时导通；所述第二开关电路被配置为：当所述第二信号为高电平信号时导通。

可选地，所述第一开关电路包括：第一电荷泵、第三开关管、第五开关管以及第六开关管，所述第一电荷泵由输入电压PVIN供电，其输入端与所述非交叠时钟信号发生电路相连接，并能够接收第一信号，所述第一电荷泵的输出端分别与所述第五开关管的源极、栅极以及所述第六开关管的栅极相连接；所述第五开关管的漏极和所述第六开关管的漏极相连接，且连接点与所述第三开关管的栅极相连接；所述第六开关管的源极与所述第三开关管的源极相连接；所述第三开关管的漏极由输入电压PVIN供电，源极与所述原边绕组的第一端相连接。

可选地，所述第一电荷泵能够将输入电压PVIN升压至PVIN+VP1并输出至所述第五开关管的源极。

可选地，所述第二开关电路包括：第二电荷泵、第四开关管、第七开关管以及第八开关管，所述第二电荷泵由电压PVIN供电，其输入端与所述非交叠时钟信号发生电路相连接，并能够接收第二信号，所述第二电荷泵的输出端分别与所述第七开关管的源极、栅极以及所述第八开关管的栅极相连接；所述第七开关管的漏极和所述第八开关管的漏极相连接，且连接点与所述第四开关管的栅极相连接；所述第八开关管的源极与所述第四开关管的源极相连接；所述第四开关管的漏极由输入电压PVIN供电，源极与所述原边绕组的第二端相连接。

可选地，所述第二电荷泵能够将输入电压PVIN升压至PVIN+VP2并输出至所述第七开关管的源极。

可选地，所述第一信号和所述第二信号不同时为高电平。

为了实现上述发明目的，本申请提供了一种电子设备，应用上文所述的隔离电源。

综上所述，本申请提供了一种隔离电源，其通过电荷泵的升压技术，以及栅极电荷存储技术，降低了开关损耗并提高了电路的效率。

附图说明

图1为现有技术中示出的一种隔离电源的输入电路的结构示意图；

图2为现有技术中示出的另一种隔离电源的输入电路的结构示意图；

图3为本申请的实施例中示出的隔离电源的结构示意图；

图4为图3中的隔离电源中第一开关电路的结构示意图。

具体实施方式

在下文，将参照附图详细描述示范性实施方式。然而，本申请不限于下面的实施方式，而是包括在本公开的技术范围内的各种改变、替代和变形。术语“第一”、“第二”等可以用于解释各种元件，元件的个数并不受这样的术语的限制。这些术语只是用于将一个元件与另一元件区分开。因此，在一个实施方式中被称为第一元件的元件可以在另一实施方式中被称为第二元件。除非上下文有另外的要求，否则单数形式不排除复数形式。

在下面的描述中，术语“包括”或“包含”用于表示特征、数字、步骤、操作、元件、部分或其组合而不排除其他特征、数字、步骤、操作、元件、部分或其组合。

本实施例提供了一种隔离电源，如图3所示，包括非交叠时钟信号发生电路1，用于提供非交叠时钟信号：第一信号ctrla及第二信号ctrlb，具体地，本实施例中，“非交叠”为第一信号ctrla和第二信号ctrlb不同时为高电平信号，在一些实施例中，“非交叠”也可以指第一信号ctrla和第二信号ctrlb不同时为低电平信号；变压器2，包括原边绕组21及副边绕组22；输入电路3，具有输入端及输出端，输入端与非交叠时钟信号发生电路1相连接，输出端与原边绕组21的两端相连接，输入电路3被配置为：响应于第一信号ctrla和第二信号ctrlb非交叠时，为原边绕组21充电；响应于第一信号ctrla和第二信号ctrlb均为低电平时，将电荷储存于原边绕组21的其中一端；以及输出电路4，与变压器2的副边绕组22相连接。

继续参考图3，输入电路3包括：第一开关管M1，源极接地，栅极与原边绕组21的第二端相连接，漏极与原边绕组21的第一端相连接；第二开关管M2，源极接地，栅极与原边绕组21的第一端相连接，漏极与原边绕组21的第二端相连接；第一开关电路31，被配置为接收第一信号ctrla，并与第一开关管M1的漏极相连接；以及第二开关电路32，被配置为接收第二信号ctrlb，并与第二开关管M2的漏极相连接。

第一开关电路31包括：第一电荷泵33、第三开关管M3、第五开关管M5以及第六开关管M6。第一电荷泵33由输入电压PVIN供电，其输入端与非交叠时钟信号发生电路1相连接，并能够接收第一信号ctrla，第一电荷泵33的输出端分别与第五开关管M5的源极、栅极以及第六开关管M6的栅极相连接；第五开关管M5的漏极和第六开关管M6的漏极相连接，且连接点与第三开关管M3的栅极相连接；第六开关管M6的源极与第三开关管M3的源极相连接；第三开关管M3的漏极由输入电压PVIN供电，源极与原边绕组21的第一端(也即第一开关管M1的漏极)相连接。

第二开关电路32包括：第二电荷泵34、第四开关管M4、第七开关管M7以及第八开关管M8。第二电荷泵34由电压PVIN供电，其输入端与非交叠时钟信号发生电路1相连接，并能够接收第二信号ctrlb，第二电荷泵34的输出端分别与第七开关管M7的源极、栅极以及第八开关管M8的栅极相连接。第七开关管M7的漏极和第八开关管M8的漏极相连接，且连接点与第四开关管M4的栅极相连接；第八开关管M8的源极与第四开关管M4的源极相连接；第四开关管M4的漏极由输入电压PVIN供电，源极与原边绕组21的第二端(也即第二开关管M2的漏极)相连接。

变压器2的副边绕组22的两端与输出电路4相连接，输出电路4并能够将副边绕组22产生的交变电压整流后并输出，具体地，如图3所示，输出电路4可以包括一整流电路41，整流电路41的输入端与副边绕组22的两端相连接，整流电路41的输出端能够提供输出电压VOUT。

下面对图3示出的隔离电源的工作原理进行说明：

当第一电荷泵33上电时，若第一信号ctrla为高电平，在第一信号ctrla的驱动下，第一电荷泵33通过升压将电压提升至PVIN+VP1(VP1为a点电压，同理，VP2为b点电压)并为第五开关管M5的源极进行供电，同时，第一电荷泵33向第五开关管M5和第六开关管M6的栅极发送的驱动信号为低电位VP1(此信号为高低电平分别为PVIN+VP1与VP1的逻辑信号)，开启第五开关管M5并关闭第六开关管M6，第五开关管M5的漏极电压提升至PVIN+VP1，进而驱动第三开关管M3，则a点(即第三开关管M3的源极以及第二开关M2的栅极)的电压变为PVIN。第二开关管M2开启。由于此时第二信号ctrlb为低电平，则b点的点位为零，此时，原边绕组21沿a→b方向充电。

当第一信号ctrla由高电平变为低电平，第五开关管M5的源极依旧为第一电荷泵33提供的供电电压，但是降至PVIN，第五开关管M5的栅极电压为PVIN,第六开关管M6的栅极电压为PVIN+VP1，此时第五开关管M5关闭同时第六开关管M6开启，第五开关管M5的漏极电压将被第六开关管M6拉低至VP1电位，进而关闭第三开关管M3。

因第一信号ctrla和第二信号ctrlb为不同时为高电平的非交叠时钟信号，下面对第一信号ctrla和第二信号ctrlb均为低电平时隔离电源的运行原理进行说明：

因电感器件特性，其内电流不会发生突变，变压器2的原边绕组21电流延续之前的a→b方向充电，此时因为第二信号ctrlb依然为低电平，第四开关管M4尚未导通，所以b点电位依然保持为低电平。但因第三开关管M3关断，原边绕组21内电流的电荷来源为a点(即第三开关管M3的源极以及第二开关管M2的栅极)的存储电荷以及通过第六开关管M6泄放的第三开关管M3的栅极电荷。

该电流保持a→b方向，直至a点(即第三开关管M3的源极以及第二开关管M2的栅极)降至较低电位。同时，由于a点电位的降低，第二开关管M2随之关闭。原边绕组21内的电流依旧会在第二开关管M2关闭之后以电荷的形式存储于b点(即第四开关管M4的源极以及第一开关管M1的栅极),并将在第二信号ctrlb变为高电平后，第四开关管M4打开时，为拉高b点电位至PVIN的过程节省电量，从而达到栅极电荷回收，提高工作效率的目的。

相对应地，在第二信号ctrlb变为低电平且第一信号ctrla为低电平期间，原边绕组21内的电流仍会在第一开关管M1关闭之后以电荷的形式存储于a点，并将在第一信号ctrla变为高电平后，第三开关管M3打开时，为拉高a点点位至PVIN的过程节省电量，此处不再赘述。

综上所述，本申请提供的隔离电源，在非交叠信号均为低电平期间，第一开关管M1和第二开关管M2的栅极电荷不会被泄放到地，而是会存储在原边绕组21的其中一端，并为第一开关管M1和第二开关管M2的漏极的电位拉升节省电量，因此提升了电路的效率。

可选地，第一电荷泵33和第二电荷泵34可以为开关式调整器升压泵。

可选地，下面结合图4，对第一开关电路31的一种具体实施方式进行说明：

如图4所示第一开关电路31包括功率管M01-M24、电容C1-C4以及功率器件Npowerfet，其中，第九功率管M09相当于图3中的第五开关管M5，第十五功率管M15相当于图3中的第五开关管M6，功率器件Npowerfet对相当于图3中的第三开关管M3，功率管M01-M08、M10-M14、M16-M24以及电容C1-C4相当于图3中的第一电荷泵33。

可选地，第二十三功率管M23和第二十四功率管M24构成一反相逻辑电路，具体地，输入第一逻辑信号CLKA与第二十三功率管M23和第二十四功率管M24的栅极相连接，第二十三功率管M23和第二十四功率管M24的漏极相连接并输出第二逻辑信号CLKB。第二十三功率管M23的源极和背栅连接至地，第二十四功率管M24的源极和背栅由输入电压PVIN供电。第二十三功率管M23为NMOS管，第二十四功率管M24为PMOS管，则，第二逻辑信号CLKB为与第一逻辑信号CLKA反相的逻辑信号。

可选地，功率管M01-M06及电容C1-C4构成一升压电路37，具体地，第一功率管M01至第四功率管M04的源极及背栅与PVIN相连接。

第一功率管M01的漏极与第一电容C1的正极板相连接，第一功率管M01的栅极和第二功率管M02的漏极、第三功率管M03的栅极以及第二电容C2的正极板相连接。

第二功率管M02的栅极与第三功率管M03的漏极、第四功率管M04的栅极以及第三电容C3的正极板相连接。

第四功率管M04的漏极与第四电容C4的正极板相连接。

第五功率管M05的漏极与第一电容C1的负极板相连接，栅极与第三电容C3的负极板相连接并被配置为接收第一逻辑信号CLKA，源极接地。

第六功率管M06的漏极与第四电容C4的负极板相连接，栅极与第二电容C2的负极板相连接并被配置为接收第二逻辑信号CLKB，源极接地。

第十七功率管M17以及第十八功率管M18构成一反相逻辑电路，具体地，第十七功率管M17以及第十八功率管M18的栅极被配置为接收第二逻辑信号CLKB，第十八功率管M18的源极与第一电容C1的负极板相连接，第十七功率管M17的源极与PVIN相连接，第十七功率管M17及第十八功率管M18的漏极相连接且其形成反相逻辑电路的输出端，该输出端分别与第二十功率管M20的漏极、第十九功率管M19的栅极以及第十六功率管M16的栅极相连接。

第二十功率管M20的源极与第一电容C1的负极板相连接，栅极与第二十二功率管M22的栅极、第十九功率管M19的漏极以及第二十一功率管M21的漏极相连接。

第二十二功率管M22的漏极与第一电容C1的负极板相连接，源极被配置为与图3中的a点相连接，背栅接地。

第二十一功率管M21的源极接地，栅极被配置为接收第一逻辑信号CLKA。

第十六功率管M16的源极与第一电容C1的正极板相连接，漏极分别与第十五功率管M15的栅极以及第十四功率管M14的漏极相连接。

第七功率管M07以及第八功率管M08构成一反相逻辑电路，具体地，第七功率管M07以及第八功率管M08的栅极被配置为接收第一逻辑信号CLKA，第八功率管M08的源极与第四电容C4的负极板相连接，第七功率管M07的源极与PVIN相连接，第七功率管M07及第八功率管M08的漏极相连接且其形成反相逻辑电路的输出端，该输出端分别与第十一功率管M11的漏极、第九功率管M09的栅极以及第十功率管M10的栅极相连接。

第九功率管M09的源极以及第十功率管M10的源极与第四电容C4的正极板相连接，第九功率管M09的漏极分别于第十五功率管M15的漏极以及功率器件Npowerfet的GATE端相连接。第十功率管M10的漏极分别与第十二功率管M12的漏极、第十三功率管M13的栅极、第十一功率管M11的栅极以及第十四功率管M14的栅极相连接。

第十一功率管M11的源极与第四电容C4的负极板相连接。

第十二功率管M12的源极接地，漏极被配置为接收第二逻辑信号CLKB。

第十三功率管M13的漏极与第四电容C4的负极板相连接，源极分别与图3中的a点、第十四功率管M14的源极、第十五功率管M15的源极以及功率器件Npowerfet的源极相连接。

功率器件Npowerfet的漏极与PVIN相连接。

下面结合图4对第一开关电路31的工作原理进行说明：

初始状态下，第一逻辑信号CLKA以及第二逻辑信号CLKB均为高电平，电容C1-C4的正极板的电压均为PVIN-VD＝VBOOT，其中，VD为功率管M01-M04的体二极管的导通压降。

当第一逻辑信号CLKA为低电平、第二逻辑信号CLKB由低电平变为高电平时，此时第六功率管M06开启，第四电容C4的负极板的电压被拉低至地。同时，由于电容两端电压不突变的工作特性，第二电容C2的正极板电压被电容器中的电荷抬高至PVIN+VBOOT电位。此时第一功率管M01、第三功率管M03开启，第一电容C1、第三电容C3的正极板电压升高至PVIN。

由于第二逻辑信号CLKB为高电平，通过第十七功率管M17和第十八功率管M18组成的反相逻辑电路的输出端输出低电平。该低电平信号将第十九功率管M19和第十六功率管M16开启，因为第十九功率管M19的开启，第二十二功率管M22的栅极电位被拉高，从而第二十二功率管也被开启，并将a点电位VP1传输给第一电容C1的负极板。因为电容特性，电容两端电压不突变，所以第一电容C1的正极板电压将随负极板电压一同升高，第一电容C1正极板电压将被抬高至PVIN+VP1电位。此时第十六功率管M16的源极电位为PVIN+VP1，其栅极电位为VP1，所以第十六功率管M16依然保持开启状态。

同时，由于第一逻辑信号CLKA为低电平，通过第七功率管M07和第八功率管M08组成的反相逻辑电路输出高电平信号。该信号将第九功率管M09和第十功率管M10关闭，同时第十二功率管M12开启，使得第十四功率管M14关闭。

因为第十六功率管M16的开启，所以第十五功率管M15同样被开启。又因为此时第九功率管M09关闭，所以GATE点电位被拉低至低电平，功率器件NPowerfet的VGS为0电压，所以功率器件NPowerfet关闭。

当第二逻辑信号CLKB信号为低电平、同时第一逻辑信号CLKA信号由低电平变为高电平时，此时第五功率管M05开启，第一电容C1的负极板电位被拉低至地。同时第一电容C1的正极板电压也随之从PVIN+VP电位降低至PVIN电位。第三电容C3的正极板电压被电容器中的电荷抬高至PVIN+VBOOT电位。此时第二功率管M02、第四功率管M04开启，第二电容C2、第四电容C4的正极板电压升高至PVIN。

由于第一逻辑信号CLKA信号为高电平，第二十一功率管M21开启，同时拉低第二十功率管M20、第二十二功率管M22的栅极的电位，将其关闭。又因为第二逻辑信号CLKB信号为低电平，通过第十七功率管M17和第十八功率管M18组成的反相逻辑电路输出高电平信号，即PVIN。该信号将第十九功率管M19和第十六功率管M16关闭。

由于第一逻辑信号CLKA信号为高电平，通过第七功率管M07和第八功率管M08组成的反相逻辑电路输出低电平信号，该信号将第九功率管M09和第十功率管M10开启。又因为第二逻辑信号CLKB信号为低电平，第十二功率管M12关闭，使得第十三功率管M13和第十四功率管M14开启。通过第十三功率管M13的开启，a点电位将被传递到第四电容C4的负极板，同时其正极板电位将被抬升至PVIN+VP1。

由于第十六功率管M16的关闭以及第十四功率管M14的开启，第十五功率管M15被关闭。此时第九功率管M09的源极和第四电容C4的正极板电位为PVIN+VP1，第九功率管M09的栅极电位为低电平即VP1，故第九功率管M09依然保持开启。GATE点电位将被拉高至PVIN+VP1。又因为此时功率器件NPowerfet的源极电位为VP1，所以功率器件NPowerfet开启。

第二开关电路32的结构和原理和第一开关电路31基本一致，在此不再赘述。

综上所述，本实施例通过第一开关电路31中升压电路37及相应控制电路的配合设置，实现了第一开关电路31中功率器件Npowerfet随外部高低电平信号的切换而相应开启/关闭。并且由于未使用本申请背景技术中所述的应用二极管D1的方案，从而降低了电压的损耗，提高了电路的效率。

本发明的技术内容及技术特征已揭示如上，然后熟悉本领域的技术人员仍可基于本发明的教示及揭示而作种种不背离本发明精神的替换及修饰，因此，本发明保护范围不限于实施例所揭示的内容，而应包括各种不背离本发明的替换及修饰，并为本专利申请的权利要求所涵盖。

Claims (7)

1.一种隔离电源，其特征在于，包括：

非交叠时钟信号发生电路，用于提供非交叠时钟信号：第一信号及第二信号；

变压器，包括原边绕组及副边绕组；

输入电路，具有输入端及输出端，所述输入端与所述非交叠时钟信号发生电路相连接，所述输出端与所述原边绕组的两端相连接，所述输入电路被配置为：

响应于所述第一信号和第二信号非交叠时，为所述原边绕组充电；

响应于所述第一信号和第二信号均为低电平时，将电荷储存于所述原边绕组的其中一端；以及

输出电路，与所述变压器的副边绕组相连接；所述输入电路包括：

第一开关管，源极接地，栅极与所述原边绕组的第二端相连接，漏极与所述原边绕组的第一端相连接；

第二开关管，源极接地，栅极与所述原边绕组的第一端相连接，漏极与所述原边绕组的第二端相连接；

第一开关电路，被配置为接收所述第一信号，并与所述第一开关管的漏极相连接；以及

第二开关电路，被配置为接收所述第二信号，并与所述第二开关管的漏极相连接；所述第一开关电路被配置为：

当所述第一信号为高电平信号时导通；

所述第二开关电路被配置为：

当所述第二信号为高电平信号时导通。

2.根据权利要求1所述的隔离电源，其特征在于，所述第一开关电路包括：第一电荷泵、第三开关管、第五开关管以及第六开关管，所述第一电荷泵由输入电压PVIN供电，其输入端与所述非交叠时钟信号发生电路相连接，并能够接收第一信号，所述第一电荷泵的输出端分别与所述第五开关管的源极、栅极以及所述第六开关管的栅极相连接；所述第五开关管的漏极和所述第六开关管的漏极相连接，且连接点与所述第三开关管的栅极相连接；所述第六开关管的源极与所述第三开关管的源极相连接；所述第三开关管的漏极由输入电压PVIN供电，源极与所述原边绕组的第一端相连接。

3.根据权利要求2所述的隔离电源，其特征在于，所述第一电荷泵能够将输入电压PVIN升压至PVIN+VP1并输出至所述第五开关管的源极。

4.根据权利要求1所述的隔离电源，其特征在于，所述第二开关电路包括：第二电荷泵、第四开关管、第七开关管以及第八开关管，所述第二电荷泵由电压PVIN供电，其输入端与所述非交叠时钟信号发生电路相连接，并能够接收第二信号，所述第二电荷泵的输出端分别与所述第七开关管的源极、栅极以及所述第八开关管的栅极相连接；所述第七开关管的漏极和所述第八开关管的漏极相连接，且连接点与所述第四开关管的栅极相连接；所述第八开关管的源极与所述第四开关管的源极相连接；所述第四开关管的漏极由输入电压PVIN供电，源极与所述原边绕组的第二端相连接。

5.根据权利要求4所述的隔离电源，其特征在于，所述第二电荷泵能够将输入电压PVIN升压至PVIN+VP2并输出至所述第七开关管的源极。

6.根据权利要求1、3、5中任一项所述的隔离电源，其特征在于，所述第一信号和所述第二信号不同时为高电平。

7.一种电子设备，其特征在于，应用权利要求1-6中任一项所述的隔离电源。

Images