CN216122367U - 一种快速响应的滤波电路 - Google Patents

Abstract

本实用新型公开了一种快速响应的滤波电路，第一反相单元输入端与原始信号输出端连接；第一延时滤波单元的输出端与第二延时滤波单元的输入端连接；第二延时滤波单元的输出端与触发单元输入端连接，触发单元的输出端分别与第一控制单元输入端、第二控制单元输入端连接；第三延时滤波单元输出端与第二反相单元的输入端连接；第一控制单元的输入端分别与触发单元输出端以及原始信号输出端连接，以及用于控制所述第二延时滤波单元的电位电压；本发明的有益效果为在对延时后的滤波加入施密特触发器和二次延时小滤波，去除毛刺风险；保证滤波电路需要的快速响应的同时不产生新的毛刺信号。

Description

一种快速响应的滤波电路

技术领域

本实用新型涉及滤波电路技术领域，具体而言，涉及一种快速响应的滤波电路。

背景技术

在信号传输中，需要对输入信号毛刺滤除，但是对信号通过毛刺滤波后，信号的传输延时要求尽量短，以保证信号传输速度。在信号传输系统中，为了增强信号的抗干扰能力，在输入端使用毛刺滤波电路，以滤除毛刺信号。传统滤波电路如图1所示采用延时电路，通过对输入信号延时，以达到滤除信号噪声的作用。而延时时间会大于毛刺时间的30％左右，这会产生很大的传输延时。对于信号响应速度有要求的电路来说，信号延时不满足设计需求。

如图2是传统滤波电路输入输出波形。输入信号的正负毛刺均被滤除，但是信号输入输出的延时时间是能滤除最大毛刺的130％的时间。对输入信号控制的响应时间将加大，考虑到PVT的影响，这将使系统最慢的响应速度恶化。在输入信号接近滤波宽度时，会导致输出信号产生新的窄脉冲，从系统看，没有起到滤波的作用(如图3)。在滤波电路中，接近滤波最大时间的毛刺使得电路中的B、C、D点电位浮动在中间状态。当毛刺结束时，D产生了更加小的毛刺信号，传入到输出OUT端。整个滤波电路在此时不但失效，而且让系统接收到了更窄的脉冲信号。可能对系统带来更大的危害。

有鉴于此，特提出本申请。

实用新型内容

本实用新型所要解决的技术问题是对输入信号的毛刺信号进行滤波的时候，产生的延迟时间大于毛刺时间带来的危害，滤波延时的时间大于，目的在于提供一种快速响应的滤波电路，能够实现减小在滤除毛刺信号产生的延时时间。

本实用新型通过下述技术方案实现：

一种快速响应的滤波电路，包括第一反相单元、第一延时滤波单元以及第二延时滤波单元，所述第一反相单元输入端与原始信号输出端连接，所述第一反相单元输出端原所述第一延时滤波单元的输入端连接；所述第一延时滤波单元的输出端与所述第二延时滤波单元的输入端连接；包括第一控制单元、第二控制单元、触发单元、第三延时滤波单元以及第二反相单元；

所述第二延时滤波单元的输出端与所述触发单元输入端连接，所述触发单元的输出端分别与所述第一控制单元输入端、所述第二控制单元输入端以及所述第三延时滤波单元的输入端连接；所述第三延时滤波单元输出端与所述第二反相单元的输入端连接；所述第二反相单元用于输出滤波信号；

所述第一控制单元的输入端分别与所述触发单元输出端以及原始信号输出端连接，且所述第一控制单元用于控制所述第一延时滤波单元的电位电压，以及用于控制所述第二延时滤波单元的电位电压；

所述第二控制单元的输入端分别与所述触发单元输出端以及原始信号输出端连接，且所述第二控制单元用于控制所述第一延时滤波单元的电位电压，以及用于控制所述第二延时滤波单元的电位电压。

优选地，所述第一反相单元包括MOS管M0与MOS管M1，且原始信号输出端分别与MOS管M0的栅极以及MOS管M1的栅极连接，所述MOS管M0的源极与电源连接，所述MOS管M0的漏极与所述MOS管M1的源极连接，且所述MOS管M0的漏极与所述MOS管M1的源极均与所述第一延时滤波单元连接；所述MOS管M1的漏极接地连接。

优选地，所述第一延时滤波单元包括MOS管M2、MOS管M3、电容C0以及电容C2，所述第一反相单元的输出端分别与所述MOS管M2的栅极以及MOS管M3的栅极连接；所述MOS管M3的源极与电源连接，所述MOS管M3的漏极与所述MOS管M2的源极连接，且所述MOS管M3的漏极与所述MOS管M2的源极均与所述第二延时滤波单元的输入端连接；所述MOS管M2的漏极接地，且所述MOS管M3的源极与漏极之间并联电容C2，所述MOS管M2的源极与漏极之间并联电容C0。

优选地，所述第二延时滤波单元包括MOS管M4、MOS管M5、电容C1以及电容C3，所述第一延时滤波单元的输出端分别与所述MOS管M4的栅极以及MOS管M5的栅极连接；所述MOS管M5的源极与电源连接，所述MOS管M5的漏极与所述MOS管M4的源极连接，且所述MOS管M5的漏极与所述MOS管M4的源极均与所述触发单元的输入端连接；所述MOS管M4的漏极接地，且所述MOS管M5的源极与漏极之间并联电容C3，所述MOS管M4的源极与漏极之间并联电容C1。

优选地，所述第三延时滤波单元包括MOS管M8、MOS管M9、电容C4以及电容C5，所述触发单元的输出端分别与所述MOS管M8的栅极以及MOS管M9的栅极连接；所述MOS管M9的源极与电源连接，所述MOS管M9的漏极与所述MOS管M8的源极连接，且所述MOS管M9的漏极与所述MOS管M8的源极均与所述第二反相单元的输入端连接；所述MOS管M8的漏极接地，且所述MOS管M9的源极与漏极之间并联电容C5，所述MOS管M8的源极与漏极之间并联电容C4。

优选地，所述第二反相单元包括MOS管M11与MOS管M10，所述第三延时滤波单元的输出端分别与所述MOS管M11的栅极以及MOS管M10的栅极连接，所述MOS管M11的源极与电源连接，所述MOS管M11的漏极与所述MOS管M10的源极连接，且作为输出端，输出信号，所述MOS管M10的漏极接地。

优选地，所述第一控制单元包括与非门电路以及第一非门电路，原始信号输出端与所述触发单元的输出端均所述与非门电路的输入端连接，所述与非门的输出端分别与所述第一非门电路输入端以及MOS管M12的栅极连接；所述与非门电路用于通过MOS管M12控制所述第一延时滤波单元的电位电压；所述第一非门电路输出端与所述MOS管M15的栅极连接，且所述第一非门电路用于通过MOS管M15控制所述第二延时滤波单元的电位电压。

优选地，所述第二控制单元包括或非门电路以及第二非门电路，原始信号输出端与所述触发单元的输出端均所述或非门电路的输入端连接，所述或非门的输出端分别与所述第二非门电路输入端以及MOS管M13的栅极连接；所述或非门电路用于通过MOS管M13控制所述第一延时滤波单元的电位电压；所述第二非门电路的输出端与MOS管M14的栅极连接，且所述第二非门电路用于通过MOS管M14控制所述第二延时滤波单元的电位电压。

优选地，所述MOS管M0、所述MOS管M3、所述MOS管M5、所述MOS管M9、所述MOS管M11、所述MOS管M12以及所述MOS管M14均为PMOS管；

所述MOS管M1、所述MOS管M2、所述MOS管M4、所述MOS管M8、所述MOS管M10、所述MOS管M13以及所述MOS管M15均为NMOS管。

优选地，所述触发单元为施密特触发器。

本实用新型与现有技术相比，具有如下的优点和有益效果：

1、本实用新型实施例提供的一种快速响应的滤波电路，在对延时后的滤波加入施密特触发器和二次延时小滤波，去除毛刺风险；

2、本实用新型实施例提供的一种快速响应的滤波电路，保证滤波电路需要的快速响应的同时不产生新的毛刺信号。

附图说明

为了更清楚地说明本实用新型示例性实施方式的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本实用新型的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。

图1为传统滤波电路

图2为传统滤波电路的波形

图3为传统滤波电路在产生毛刺信号的波形

图4为实施例一中滤波电路示意图

图5为具体设置结构后的滤波电路示意图

图6为输入IN脉冲宽度大于滤波时间的滤波电路波形示意图

图7为输入IN脉冲宽度接近滤波时间的滤波电路波形示意图

具体实施方式

为使本实用新型的目的、技术方案和优点更加清楚明白，下面结合实施例和附图，对本实用新型作进一步的详细说明，本实用新型的示意性实施方式及其说明仅用于解释本实用新型，并不作为对本实用新型的限定。

在以下描述中，为了提供对本实用新型的透彻理解阐述了大量特定细节。然而，对于本领域普通技术人员显而易见的是：不必采用这些特定细节来实行本本实用新型。在其他实施例中，为了避免混淆本本实用新型，未具体描述公知的结构、电路、材料或方法。

在整个说明书中，对“一个实施例”、“实施例”、“一个示例”或“示例”的提及意味着：结合该实施例或示例描述的特定特征、结构或特性被包含在本本实用新型至少一个实施例中。因此，在整个说明书的各个地方出现的短语“一个实施例”、“实施例”、“一个示例”或“示例”不一定都指同一实施例或示例。此外，可以以任何适当的组合和、或子组合将特定的特征、结构或特性组合在一个或多个实施例或示例中。此外，本领域普通技术人员应当理解，在此提供的示图都是为了说明的目的，并且示图不一定是按比例绘制的。这里使用的术语“和/或”包括一个或多个相关列出的项目的任何和所有组合。

在本实用新型的描述中，术语“前”、“后”、“左”、“右”、“上”、“下”、“竖直”、“水平”、“高”、“低”“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本实用新型和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本实用新型保护范围的限制。

实施例一

本实施例公开了一种快速响应的滤波电路，如图4、5所示，包括第一反相单元、第一延时滤波单元以及第二延时滤波单元，所述第一反相单元输入端与原始信号输出端连接，所述第一反相单元输出端原所述第一延时滤波单元的输入端连接；所述第一延时滤波单元的输出端与所述第二延时滤波单元的输入端连接；

在本实施例中，第一反相单元包括MOS管M0与MOS管M1，且原始信号输出端分别与MOS管M0的栅极以及MOS管M1的栅极连接，所述MOS管M0的源极与电源连接，所述MOS管M0的漏极与所述MOS管M1的源极连接，且所述MOS管M0的漏极与所述MOS管M1的源极均与所述第一延时滤波单元连接；所述MOS管M1的漏极接地连接。

所述第一延时滤波单元包括MOS管M2、MOS管M3、电容C0以及电容C2，所述第一反相单元的输出端分别与所述MOS管M2的栅极以及MOS管M3的栅极连接；所述MOS管M3的源极与电源连接，所述MOS管M3的漏极与所述MOS管M2的源极连接，且所述MOS管M3的漏极与所述MOS管M2的源极均与所述第二延时滤波单元的输入端连接；所述MOS管M2的漏极接地，且所述MOS管M3的源极与漏极之间并联电容C2，所述MOS管M2的源极与漏极之间并联电容C0。

所述第二延时滤波单元包括MOS管M4、MOS管M5、电容C1以及电容C3，所述第一延时滤波单元的输出端分别与所述MOS管M4的栅极以及MOS管M5的栅极连接；所述MOS管M5的源极与电源连接，所述MOS管M5的漏极与所述MOS管M4的源极连接，且所述MOS管M5的漏极与所述MOS管M4的源极均与所述触发单元的输入端连接；所述MOS管M4的漏极接地，且所述MOS管M5的源极与漏极之间并联电容C3，所述MOS管M4的源极与漏极之间并联电容C1。

包括第一控制单元、第二控制单元、触发单元、第三延时滤波单元以及第二反相单元；

所述第二延时滤波单元的输出端与所述触发单元输入端连接，所述触发单元的输出端分别与所述第一控制单元输入端、所述第二控制单元输入端以及所述第三延时滤波单元的输入端连接；所述第三延时滤波单元输出端与所述第二反相单元的输入端连接；所述第二反相单元用于输出滤波信号；

所述第三延时滤波单元包括MOS管M8、MOS管M9、电容C4以及电容C5，所述触发单元的输出端分别与所述MOS管M8的栅极以及MOS管M9的栅极连接；所述MOS管M9的源极与电源连接，所述MOS管M9的漏极与所述MOS管M8的源极连接，且所述MOS管M9的漏极与所述MOS管M8的源极均与所述第二反相单元的输入端连接；所述MOS管M8的漏极接地，且所述MOS管M9的源极与漏极之间并联电容C5，所述MOS管M8的源极与漏极之间并联电容C4。

所述第二反相单元包括MOS管M11与MOS管M10，所述第三延时滤波单元的输出端分别与所述MOS管M11的栅极以及MOS管M10的栅极连接，所述MOS管M11的源极与电源连接，所述MOS管M11的漏极与所述MOS管M10的源极连接，且作为输出端，输出信号，所述MOS管M10的漏极接地。

所述第一控制单元的输入端分别与所述触发单元输出端以及原始信号输出端连接，且所述第一控制单元用于控制所述第一延时滤波单元的电位电压，以及用于控制所述第二延时滤波单元的电位电压；

在本实施例中，所述第一控制单元包括与非门电路以及第一非门电路，原始信号输出端与所述触发单元的输出端均所述与非门电路的输入端连接，所述与非门的输出端分别与所述第一非门电路输入端以及MOS管M12的栅极连接；所述与非门电路用于通过MOS管M12控制所述第一延时滤波单元的电位电压；所述第一非门电路输出端与所述MOS管M15的栅极连接，且所述第一非门电路用于通过MOS管M15控制所述第二延时滤波单元的电位电压。

所述第二控制单元的输入端分别与所述触发单元输出端以及原始信号输出端连接，且所述第二控制单元用于控制所述第一延时滤波单元的电位电压，以及用于控制所述第二延时滤波单元的电位电压。

所述第二控制单元包括或非门电路以及第二非门电路，原始信号输出端与所述触发单元的输出端均所述或非门电路的输入端连接，所述或非门的输出端分别与所述第二非门电路输入端以及MOS管M13的栅极连接；所述或非门电路用于通过MOS管M13控制所述第一延时滤波单元的电位电压；所述第二非门电路的输出端与MOS管M14的栅极连接，且所述第二非门电路用于通过MOS管M14控制所述第二延时滤波单元的电位电压。

所述MOS管M0、所述MOS管M3、所述MOS管M5、所述MOS管M9、所述MOS管M11、所述MOS管M12以及所述MOS管M14均为PMOS管；

所述MOS管M1、所述MOS管M2、所述MOS管M4、所述MOS管M8、所述MOS管M10、所述MOS管M13以及所述MOS管M15均为NMOS管。

在本实施例中，设置的触发单元为施密特触发器，设置的施密特触发器与第三延时滤波单元可以用于滤除输入信号中的毛刺信号。

工作原理：

如图6与图7所示，对于快速响应滤波电路设计，监控输入IN，中间节点A、B、C、D，输出节点OUT。当IN从低到高时，A点是IN的反向信号从高到低，通过M3导通，M2截止，B点为低电位，M3向C0、C2充电，以提高B点电压。M4、M5根据B点电压决定对C1、C3的充放电，进而确定C点电位。此时M12～M15均截止状态。当C点电位通过施密特触发器使得D点电位为高电位时，I1输出低电位，M12导通，B点被迅速拉高；I2输出高电位，M15导通，C点被迅速拉低；IN的从低到高延时结束。如果输入的高脉宽小于此延时时间时，IN变成低电平，I3输出高电位，M13导通，B点被迅速拉低；I4输出低电位，M14导通，C点被迅速拉高；D点状态不变。

当IN从高电位到低电位时，A点是IN的反向信号从低电位到高电位，通过M2导通，M3截止，B点为高电位，M2对C0、C2放电，以降低B点电压。M4、M5根据B点电压决定对C1、C3的充放电，进而确定C点电位。此时M12～M15均截止状态。当C点电位通过施密特触发器使得D点电位为低电位时，I3输出高电位，M13导通，B点被迅速拉低；I4输出低电位，M14导通，C点被迅速拉高；IN的高电位到低电位延时结束。如果输入的低脉宽小于此延时时间时，IN变成高电平，I1输出低电位，M12导通，B点被迅速拉高；I2输出高电位，M15导通，C点被迅速拉低；D点状态不变。

如果IN的低脉冲宽度接近滤波最大时间时，即IN重新拉高时，D的状态刚刚由于延时到达低电位的状态。此时B点电压在0V附近，而C点电压刚刚使得施密特输出低电位。如果D点状态使得B点拉高、C点拉低，D点形成窄脉冲，会被C4、C5滤除，OUT为低电为，IN的低脉冲被滤除。如果IN、D的状态使得M12～M15没有导通，由于B点状态是从0V附近开启的，而C点已经使得D点为低电位，因此能保证D点的脉宽能保证与IN的低脉冲宽度相近。OUT将得到接近IN脉冲宽度。

本实施例提供的一种快速响应的滤波电路，能够在保证滤波电路需要的快速响应的同时不产生新的毛刺信号，去除毛刺信号带来的风险。

以上所述的具体实施方式，对本实用新型的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本实用新型的具体实施方式而已，并不用于限定本实用新型的保护范围，凡在本实用新型的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本实用新型的保护范围之内。

Claims (10)

1.一种快速响应的滤波电路，包括第一反相单元、第一延时滤波单元以及第二延时滤波单元，所述第一反相单元输入端与原始信号输出端连接，所述第一反相单元输出端原所述第一延时滤波单元的输入端连接；所述第一延时滤波单元的输出端与所述第二延时滤波单元的输入端连接；其特征在于，包括第一控制单元、第二控制单元、触发单元、第三延时滤波单元以及第二反相单元；

所述第二延时滤波单元的输出端与所述触发单元输入端连接，所述触发单元的输出端分别与所述第一控制单元输入端、所述第二控制单元输入端以及所述第三延时滤波单元的输入端连接；所述第三延时滤波单元输出端与所述第二反相单元的输入端连接；所述第二反相单元用于输出滤波信号；

所述第一控制单元的输入端分别与所述触发单元输出端以及原始信号输出端连接，且所述第一控制单元用于控制所述第一延时滤波单元的电位电压，以及用于控制所述第二延时滤波单元的电位电压；

所述第二控制单元的输入端分别与所述触发单元输出端以及原始信号输出端连接，且所述第二控制单元用于控制所述第一延时滤波单元的电位电压，以及用于控制所述第二延时滤波单元的电位电压。

2.根据权利要求1所述的一种快速响应的滤波电路，其特征在于，所述第一反相单元包括MOS管M0与MOS管M1，且原始信号输出端分别与MOS管M0的栅极以及MOS管M1的栅极连接，所述MOS管M0的源极与电源连接，所述MOS管M0的漏极与所述MOS管M1的源极连接，且所述MOS管M0的漏极与所述MOS管M1的源极均与所述第一延时滤波单元连接；所述MOS管M1的漏极接地连接。

3.根据权利要求2所述的一种快速响应的滤波电路，其特征在于，所述第一延时滤波单元包括MOS管M2、MOS管M3、电容C0以及电容C2，所述第一反相单元的输出端分别与所述MOS管M2的栅极以及MOS管M3的栅极连接；所述MOS管M3的源极与电源连接，所述MOS管M3的漏极与所述MOS管M2的源极连接，且所述MOS管M3的漏极与所述MOS管M2的源极均与所述第二延时滤波单元的输入端连接；所述MOS管M2的漏极接地，且所述MOS管M3的源极与漏极之间并联电容C2，所述MOS管M2的源极与漏极之间并联电容C0。

4.根据权利要求3所述的一种快速响应的滤波电路，其特征在于，所述第二延时滤波单元包括MOS管M4、MOS管M5、电容C1以及电容C3，所述第一延时滤波单元的输出端分别与所述MOS管M4的栅极以及MOS管M5的栅极连接；所述MOS管M5的源极与电源连接，所述MOS管M5的漏极与所述MOS管M4的源极连接，且所述MOS管M5的漏极与所述MOS管M4的源极均与所述触发单元的输入端连接；所述MOS管M4的漏极接地，且所述MOS管M5的源极与漏极之间并联电容C3，所述MOS管M4的源极与漏极之间并联电容C1。

5.根据权利要求4所述的一种快速响应的滤波电路，其特征在于，所述第三延时滤波单元包括MOS管M8、MOS管M9、电容C4以及电容C5，所述触发单元的输出端分别与所述MOS管M8的栅极以及MOS管M9的栅极连接；所述MOS管M9的源极与电源连接，所述MOS管M9的漏极与所述MOS管M8的源极连接，且所述MOS管M9的漏极与所述MOS管M8的源极均与所述第二反相单元的输入端连接；所述MOS管M8的漏极接地，且所述MOS管M9的源极与漏极之间并联电容C5，所述MOS管M8的源极与漏极之间并联电容C4。

6.根据权利要求5所述的一种快速响应的滤波电路，其特征在于，所述第二反相单元包括MOS管M11与MOS管M10，所述第三延时滤波单元的输出端分别与所述MOS管M11的栅极以及MOS管M10的栅极连接，所述MOS管M11的源极与电源连接，所述MOS管M11的漏极与所述MOS管M10的源极连接，且作为输出端，输出信号，所述MOS管M10的漏极接地。

7.根据权利要求6所述的一种快速响应的滤波电路，其特征在于，所述第一控制单元包括与非门电路以及第一非门电路，原始信号输出端与所述触发单元的输出端均所述与非门电路的输入端连接，所述与非门的输出端分别与所述第一非门电路输入端以及MOS管M12的栅极连接；所述与非门电路用于通过MOS管M12控制所述第一延时滤波单元的电位电压；所述第一非门电路输出端与所述MOS管M15的栅极连接，且所述第一非门电路用于通过MOS管M15控制所述第二延时滤波单元的电位电压。

8.根据权利要求1～7任一所述的一种快速响应的滤波电路，其特征在于，所述第二控制单元包括或非门电路以及第二非门电路，原始信号输出端与所述触发单元的输出端均所述或非门电路的输入端连接，所述或非门的输出端分别与所述第二非门电路输入端以及MOS管M13的栅极连接；所述或非门电路用于通过MOS管M13控制所述第一延时滤波单元的电位电压；所述第二非门电路的输出端与MOS管M14的栅极连接，且所述第二非门电路用于通过MOS管M14控制所述第二延时滤波单元的电位电压。

9.根据权利要求8所述的一种快速响应的滤波电路，其特征在于，所述MOS管M0、所述MOS管M3、所述MOS管M5、所述MOS管M9、所述MOS管M11、所述MOS管M12以及所述MOS管M14均为PMOS管；

所述MOS管M1、所述MOS管M2、所述MOS管M4、所述MOS管M8、所述MOS管M10、所述MOS管M13以及所述MOS管M15均为NMOS管。

10.根据权利要求1所述的一种快速响应的滤波电路，其特征在于，所述触发单元为施密特触发器。

Images