CN113093857A - 一种延迟对称的缓冲分压电路、电压比较电路、接收电路和lin接收机 - Google Patents

Abstract

本申请涉及一种延迟对称的缓冲分压电路、电压比较电路、接收电路和LIN接收机，缓冲分压电路包括一种延时对称的缓冲分压电路，包括第一开关电路、第二开关电路、第一分压电路、上拉电路、第一信号输入端口Vin_1和第一信号输出端口Vout_1；上拉电路，电压输入端用于与电源的正极连接，电压输出端与第一开关电路的第一电压输入端连接；第一开关电路，用于导通上拉电路和第二开关电路；第二开关电路，用于导通所述第一分压电路；第一分压电路，第一电压输出端与第一信号输出端口Vout_1连接，第二电压输出端与接地端连接；上拉电路的等效阻值等于第一分压电路的等效阻值，第一开关电路的等效阻值等于第二开关电路的等效阻值。与相关技术相比，本申请具有改善LIN接收机输入端和输出端的传输时延不对称的问题的效果。

Description

一种延迟对称的缓冲分压电路、电压比较电路、接收电路和 LIN接收机

技术领域

本申请涉及延迟对称电路的领域，尤其是涉及一种延迟对称的缓冲分压电路、电压比较电路、接收电路和LIN接收机。

背景技术

LIN总线是为分布式汽车电子系统而定义的一种低成本的串行通讯网络，主要用于连接汽车智能传感器和执行器等简单组件，是一种低成本网络。一般的，传感器或执行器等组件上都设置有接收机，来接收通过LIN总线传输的信号。

需要传输的信号先被接收机接收，接收机接收信号后进行滤波，以使输出的信号为需求的信号，然后将需求的信号输送到传感器或执行器等组件的接收口上。

但是在使用接收机接收LIN总线传输的信号并输出的过程中，在接收机内部电路的影响下，使得上升沿延时和下降沿延时不对称，从而经过接收机内部电路的信号与接收机接收的信号相比，脉冲宽度会发生变化，而信号的脉冲宽度变化较大则易被滤波电路滤掉，使得无法被正确检测出来，从而接收机检测到信号的几率较低。

发明内容

为了提高接收机检测到信号的几率，本申请提供一种延迟对称的缓冲分压电路、电压比较电路和LIN接收电路。

第一方面，本申请提供一种延时对称的缓冲分压电路，采用如下的技术方案：

一种延时对称的缓冲分压电路，包括第一开关电路、第二开关电路、第一分压电路、上拉电路、第一信号输入端口Vin_1和第一信号输出端口Vout_1；

所述上拉电路，电压输入端用于与电源的正极连接，电压输出端与所述第一开关电路的第一电压输入端连接；

所述第一开关电路，信号输入端与所述第一信号输入端口Vin_1连接，电压输入端分别与所述上拉电路的电压输出端以及所述第二开关电路的开关信号输入端连接，电压输出端与接地端连接，用于导通所述上拉电路和第二开关电路；

所述第二开关电路，电压输入端用于与电源的输出正极连接，电压输出端与所述第一分压电路的电压输入端连接，用于导通所述第一分压电路；

所述第一分压电路，第一电压输出端与所述第一信号输出端口Vout_1连接，第二电压输出端与接地端连接；

所述上拉电路的等效阻值等于所述第一分压电路的等效阻值，所述第一开关电路的等效阻值等于所述第二开关电路的等效阻值。

通过采用上述技术方案，第一信号输入端Vin_1输入高电平，的第一开关电路导通，上拉电路导通，从而第二开关电路导通，最终第一分压电路导通，第一信号输出端Vout_1输出分压后的电压信号，反之，第一开关电路上拉电路、第二开关电路和第一分压电路均不导通，第一信号输出端Vout_1无输出，且由于上拉电路的等效阻值等于第一分压电路的等效阻值，第一开关电路的等效阻值等于第二开关电路的等效阻值，因此第一信号输出端Vout1输出的是上升沿延时和下降沿延时相等的电压信号，从而降低对所接收的信号的脉冲宽度的影响，进而有助于提高接收机检测到信号的几率。

可选的，所述第一开关电路包括第一PMOS管Q1，所述第二开关电路包括第一NNOS管Q2；

所述第一PMOS管Q1，栅极与所述第一开关电路的信号输入端连接，漏极分别与所述第一NMOS管Q2的栅极以及所述第一开关电路的电压输入端连接，源极第一开关电路的电压输出端连接；

所述第一NMOS管Q2，漏极与所述第二开关电路的电压输入端连接，源极与所述第二开关电路的电压输出端连接；

所述第一PMOS管Q1的导通阻值等于所述第一NMOS管Q2的导通阻值。

通过采用上述技术方案，电平信号输入端输入高电平时，第一PMOS管Q1导通，第一NMOS管Q2的栅极为高电平，第一NMOS管Q1随之导通，从而缓冲开关电路导通，第一分压电路的电压输入端有电压输入，反之，缓冲开关电路断开，第一分压电路无电压输入，从而起到根据电平信号的输入而导通或闭合的效果；且由于第一PMOS管Q1的导通阻值等于第一NMOS管Q2的导通阻值，因此第一PMOS管Q1的上拉能力等于第一NMOS管Q2的下拉能力，使缓冲分压电路的上拉时间和下拉时间相接近，从而进一步降低对所接收的信号的脉冲宽度的影响。

可选的，所述上拉电路包括第七电阻器R7，所述第七电阻器R7的一端与上拉电路的电压输入端连接，所述第七电阻器R7的另一端与上拉电路的电压输出端连接。

通过采用上述技术方案，第一开关导通时，第七电阻R7先将电源电压进行上拉之后再进入第一开关电路的电压输入端，从而有助于导通第二开关电路，有助于使缓冲分压电路的第一信号输出端Vout_1输出的信号的上升沿延时和下降沿延时相等，降低对所接收的信号的脉冲宽度的影响，有助于提高接收机检测到信号的几率。

可选的，所述第一分压电路包括第一电阻器R1和第二电阻器R2；

所述第一电阻器R1，一端与第一分压电路的第一电压输入端连接，另一端与第二电阻器R2的一端连接；

所述第二电阻器R2的另一端与第一分压电路的第二电压输出端连接。通过采用上述技术方案，第一电阻器R1和第二电阻器R2进行分压，将缓冲分压电路的电平信号输入端的高压域信号转换成低压域信号输出，且与上拉电路配合，有助于降低对所接收的信号的脉冲宽度的影响，进而有助于提高接收机检测到信号的几率。

第二方面，本申请提供一种延时对称的电压比较电路，采用如下的技术方案：

一种延时对称的电压比较电路，包括电压信号输出电路、参考信号输出电路、第二分压电路、低压比较电路、第二信号输入端口Vin_2和第二信号输出端口Vout_2；

所述电压信号输出电路，采用如第一方面中任一项所述的延时对称的缓冲分压电路，第一电平信号输入端为所述缓冲分压电路的第一信号输入端口Vin_1，电压信号输出端LIN_DIV为所述缓冲分压电路的第一信号输出端口Vout_1,所述电压信号输出端LIN_DIV与低压比较电路的第一电压输入端连接，所述第一电平信号输入端与所述第二信号输入端口Vin_2连接；

所述参考信号输出电路，采用如第二方面中任一项所述的延时对称的缓冲分压电路，第二电平信号输入端VBAT/2为所述缓冲分压电路的第一信号输入端口Vin_1，参考信号输出端VBAT/2_DIV为所述缓冲分压电路的第一信号输出端口Vout_1,所述参考信号输出端VBAT/2_DIV与低压比较电路的第二电压输入端连接，所述第二电平信号输入端VBAT/2与第二分压电路的电压输出端连接；

所述第二分压电路的电压输入端用于与电源的正极连接，所述低压比较电路的信号输出端与所述第二信号输出端口Vout_2连接。

通过采用上述技术方案，电压信号输出电路输出延时对称的电压信号至低压比较电路的第一电压输入端，参考信号输出电路输出延时对称的参考信号至低压比较电路的第二电压输入端，且电压信号输出电路和参考信号输出电路的输出电压的有无均由第二信号输入端口Vin_2输入的电平信号来决定，在一定程度上使进入低压比较电路的两个电压信号的上升沿时延和下降沿时延对称，降低对所接收的信号的脉冲宽度的影响，进而有助于提高接收机检测到信号的几率。

可选的，所述电压比较电路包括电压比较器，所述电压比较器的正极与低压比较电路的第一电压输入端连接，所述电压比较器的负极与低压比较电路的第二电压输入端连接。

可选的，所述第二分压电路包括第五电阻器R5和第六电阻器R6；

所述第五电阻器R5，一端用于与第二分压电路的电压输入端连接，另一端与第二分压电路的电压输出端以及第六电阻器R6的一端连接；

所述第六电阻器R6的另一端与接地端连接。

通过采用上述技术方案，第一电阻器R5和第六电阻器R6共同作用，将电源提供的电压进行降压后输入参考信号输出电路的第二电平信号输入端VBAT/2，在一定程度上使参考信号输出电路能够一直输出延时对称的高电平信号，进而有助于使电压比较电路输出延时对称的电平信号。

第三方面，本申请提供一种延时对称的接收电路，采用如下的技术方案：

一种延时对称的接收电路，包括低通滤波电路，以及如第二方面中任一项所述的电压比较电路，所述第二信号输出端口Vout_2与低通滤波电路的信号输入端连接，所述第二信号输入端口Vin_2与接收电路的信号输入端LIN_BUS连接,所述低通滤波电路的信号输出端与接收电路的信号输出端RX_LIN连接。

通过采用上述技术方案，第二信号输入端口Vin_2接收到高电平后，经过电压比较电路输出上升沿延时和下降沿延时对称的信号，降低对所接收的信号的脉冲宽度的影响，从而信号不易被低通滤波电路滤掉，进而能够提高接收机检测到信号的几率。

可选的，所述低通滤波电路包括低通滤波器LRF，所述低通滤波器LRF的信号输入端与所述低通滤波电路的信号输入端连接，所述低通滤波器LRF的信号输出端与所述低通滤波电路的信号输出端连接。

通过采用上述技术方案，低通滤波电路将电压比较电路输出的信号进行滤波，输出需求的信号。

第四方面，本申请提供一种LIN接收机，采用如下的技术方案：

一种LIN接收机，所述LIN接收机基于如第三方面所述的一种延时对称的接收电路实现。

通过采用上述技术方案，接收电路对所接收的信号的脉冲宽度的影响极大降低，进而能够提高接收机检测到信号的几率。

附图说明

图1是本申请实施例的一种延时对称的缓冲分压电路的结构示意图。

图2是本申请实施例的一种延时对称的缓冲分压电路的电路原理图。

图3是本申请实施例的一种延时对称的电压比较电路的结构示意图。

图4是本申请实施例的一种延时对称的电压比较电路的电路原理图。

图5是本申请实施例的一种延时对称的接收电路的结构示意图。

图6是本申请实施例的一种延时对称的接收电路的电路原理图。

图7是现有的接收机的暂态波形图。

图8是现有的接收机实际的暂态波形图。

图9是本申请实施例的LIN接收机的暂态波形图。

图10是本申请实施例的LIN接收机实际的暂态波形图。

附图标记说明：101、上拉电路；102、第一开关电路；103、第二开关电路；104、第一分压电路；201、电压信号输出电路；202、第二分压电路；203、参考信号输出电路；204、低压比较电路；301、电压比较电路；302、低通滤波电路。

具体实施方式

以下结合附图1-图10对本申请作进一步详细说明。

现有的LIN接收机，由于接收机内部电路的影响，接收机输入端到输出端的传输时延不对称，即接收机的上升沿延迟和下降沿延迟的时间差超过±2us的范围，使信号的脉冲宽度发生变化，脉冲宽度变化的信号更容易被滤波电路滤掉，使得接收机检测到需求信号的几率极大地降低，从而接收机的信号接收能力较差，影响信号的传输。

本申请实施例公开一种延时对称的缓冲分压电路。参照图1和图2，缓冲分压电路包括缓冲开关电路、第一分压电路104、上拉电路101、第一信号输入端口Vin_1和第一信号输出端口Vout_1；

上拉电路101，电压输入端用于与电源的正极连接，电压输出端与第一开关电路102的第一电压输入端连接；

第一开关电路102，信号输入端与第一信号输入端口Vin_1连接，电压输入端分别与上拉电路101的电压输出端以及第二开关电路103的开关信号输入端连接，电压输出端与接地端连接，用于导通上拉电路101和第二开关电路103；

第二开关电路103，电压输入端用于与电源的输出正极连接，电压输出端与所述第一分压电路104的电压输入端连接，用于导通第一分压电路104；

第一分压电路104，电压输出端与缓冲分压电路的电压信号输出端Vout_1连接，用于输出分压后的电压信号；

第一分压电路104，第一电压输出端与所述第一信号输出端口Vout_1连接，第二电压输出端与接地端连接；

上拉电路101的等效阻值等于第一分压电路104的等效阻值，第一开关电路102的等效阻值等于所述第二开关电路103的等效阻值。

其中，由于上拉电路101的等效阻值等于第一分压电路104的等效阻值，第一开关电路102的等效阻值等于第二开关电路103的等效阻值，因此缓冲分压电路的上拉能力等于下拉能力，上拉能力指的是从低电平变为高电平所需要的时间，下拉能力指的是从高电平变为低电平所需要的时间，从而缓冲分压电路的上升沿延时和下降沿延时相等，从而缓冲分压电路对所输入的信号的脉冲宽度的影响极小。

参照图2，作为第一开关电路102和第二开关电路103的一种实施方式，第一开关电路102包括第一PMOS管Q1，所述第二开关电路103包括第一NNOS管Q2；

第一PMOS管Q1，栅极与第一开关电路102的信号输入端连接，漏极分别与第一NMOS管Q2的栅极以及第一开关电路102的电压输入端连接，源极第一开关电路102的电压输出端连接；

第一NMOS管Q2，漏极与第二开关电路103的电压输入端连接，源极与第二开关电路103的电压输出端连接；

第一PMOS管Q1的导通阻值等于所述第一NMOS管Q2的导通阻值。

一般的，NMOS管的迁移率总是比PMOS管的迁移率快，因此为了使第一PMOS管Q1的导通阻值等于第一NMOS管Q2的导通阻值，即使第一PMOS管Q1的下拉能力等于第一NMOS管Q2的上拉能力，使W_1/L_1＝2×(W_2/L_2)。其中，W_1表示第一PMOS管Q1的沟宽，L_1表示第一PMOS管Q2的沟长，W_2表示第一NMOS管Q2的沟宽，L_2表示第一NMOS管Q2的沟长。

参照图2，作为第一分压电路104的一种实施方式，第一分压电路104包括第一电阻器R1和第二电阻器R2；

第一电阻器R1，一端与分压电路的电压输入端连接，另一端与第二电阻器R2的一端连接；

第二电阻器R2的另一端与接地端连接。

参照图2，作为上拉电路101的一种实施方式，上拉电路101包括第七电阻器R7，第七电阻器R7的一端与上拉电路101的电压输入端连接，所述第七电阻器R7的另一端与上拉电路101的电压输出端连接。

为了实现上拉电路101的等效阻值等于第一分压电路104的等效阻值，R7＝R1+R2,使得第七电阻器R7的上拉能力等于第一电阻器R1和第二电阻器R2的总下拉能力。

从而缓冲分压电路的上升沿延时包含第七电阻器R7的上拉和第一NMOS管的上拉，下拉延时包含第一PMOS管Q1的下拉以及第一电阻器R1和第二电阻器R2的下拉，从使得缓冲分压电路的上拉能力等于下拉能力，以在一定程度上使得电平信号输入端和电压信号输出端的延时对称，进而从而信号经缓冲分压电路后，脉冲宽度的变化极小或几乎无变化。

本申请实施例还公开一种延时对称的电压比较电路301，参照图3和图4，电压比较电路301包括电压信号输出电路201、参考信号输出电路203、第二分压电路202、低压比较电路204、第二信号输入端口Vin_2和第二信号输出端口Vout_2；

电压信号输出电路201，采用如上述的一种延时对称的缓冲分压电路，第一电平信号输入端为缓冲分压电路的第一信号输入端口Vin_1，电压信号输出端LIN_DIV为缓冲分压电路的第一信号输出端口Vout_1,电压信号输出端LIN_DIV与低压比较电路204的第一电压输入端连接，所述第一电平信号输入端与第二信号输入端口Vin_2连接；

参考信号输出电路203，采用如上述的一种延时对称的缓冲分压电路，第二电平信号输入端VBAT/2为缓冲分压电路的第一信号输入端口Vin_1，参考信号输出端VBAT/2_DIV为缓冲分压电路的第一信号输出端口Vout_1,参考信号输出端VBAT/2_DIV与低压比较电路204的第二电压输入端连接，第二电平信号输入端VBAT/2与第二分压电路202的电压输出端连接；

第二分压电路202的电压输入端用于与电源的正极连接，低压比较电路204的信号输出端与第二信号输出端口Vout_2连接。

第二分压电路202将电源输出的电压进行分压，使第二分压电路202输出的电压能够驱动参考信号输出电路203输出参考信号，且参考信号的上升沿延时和下降沿延时对称。

参照图4，作为电压信号输出电路201的一种实施方式，第一电压信号包括第七电阻器R7、第一电阻器R1、第二电阻器R2、第一PMOS管Q1和第一NMOS管Q2；

第七电阻器R7的一端以及第一NMOS管Q1的漏极均用于与电源的正极连接，第七电阻器R7的另一端分别与第一PMOS管Q1的漏极以及第一NMOS管Q2的栅极连接；

第一PMOS管Q1，栅极为电压信号输出电路201的第一电平信号输入端，源极与接地端连接；

第一电阻器R1，一端与第一NMOS管Q2的源极连接，另一端与第二电阻器R2的一端连接；

第二电阻器R2的另一端与接地端连接。

其中，第七电阻器R7的阻值等于第一电阻器R1的阻值与第二电阻器R2的阻值之和，即R7＝R1+R2。第一PMOS管Q1的导通阻值等于第一NMOS管Q2的导通阻值，即W_1/L_1＝2×(W_2/L_2)，W_1表示第一PMOS管Q1的沟宽，L_1表示第一PMOS管Q2的沟长，W_2表示第一NMOS管Q2的沟宽，L_2表示第一NMOS管Q2的沟长。因此，电压信号输出电路201的上升沿延时等于下降沿延时。

参照图4，作为参考信号输出电路203的一种实施方式，第二电压信号包括第八电阻器R8、第三电阻器R3、第四电阻器R4、第二PMOS管Q3和第二NMOS管Q4；

第八电阻器R8的一端以及第二NMOS管Q4的漏极均用于与电源的正极连接，第八电阻器R8的另一端分别与第二PMOS管Q3的漏极以及第二NMOS管Q4的栅极连接；

第二PMOS管Q3，栅极与电压比较电路301的第一电压输入端连接，源极与接地端连接；

第三电阻器R3，一端与第二NMOS管Q4的源极连接，另一端分别与第四电阻器R4的一端以及参考信号输出电路203的参考信号输出端VBAT/2_DIV连接；

第四电阻器R4的另一端与接地端连接。

其中，第八电阻器R8的阻值等于第三电阻器R3的阻值与第四电阻器R4的阻值之和，即R8＝R3+R4。第二PMOS管Q3的导通阻值等于第二NMOS管Q4的导通电阻，即W_3/L_3＝2×(W_4/L_4)，W_3表示第二PMOS管Q3的沟宽，L_3表示第二PMOS管Q3的沟长，W_4表示第二NMOS管Q4的沟宽，L_4表示第二NMOS管Q4的沟长。因此，参考信号输出电路203的上升沿延时等于下降沿延时。

需要说明的是，第一电阻器R1的阻值等于第三电阻器R3的阻值，R1＝R3；第二电阻器R2的阻值等于第四电阻器R4的阻值，R2＝R4；第七电阻器R7的阻值等于第八电阻器R8的阻值，R7＝R8；第一PMOS管Q1的沟宽等于第二PMOS管Q3的沟宽，第一PMOS管Q1的沟长等于第二PMOS管Q3的沟长，W_1＝W_3，L_1＝L_3；第一NMOS管Q2的沟宽等于第二NMOS管Q4的沟宽，第一NMOS管Q2的沟长等于第二NMOS管Q4的沟长，W_2＝W_4，L_2＝L_4。

参照图4，作为低压比较电路204的一种实施方式，低压比较电路204包括电压比较器，电压比较器的正极与低压比较电路204的第一电压输入端连接，电压比较器的负极与低压比较电路204的第二电压输入端连接。

参照图4，作为第二分压电路202的一种实施方式，第二分压电路202包括第五电阻器R5和第六电阻器R6；

第五电阻器R5，一端用于与电源的正极连接，另一端与第二分压电路202的电压输出端以及第六电阻器R6的一端连接；

第六电阻器R6的另一端与接地端连接。

其中，第五电阻器R5的阻值等于第六电阻器R6的阻值，R5＝R6。

需要说明的是:LIN_DIV＝(LIN_BUS+V_GSQ1-V_GSQ2)×R2/(R1+R2)；

VBAT/2_DIV＝(VBAT×R5/(R5+R6))+V_GSQ3-V_GSQ1)×R4/(R4+R3)。

本申请实施例还公开一种延时对称的接收电路，参照图，包括低通滤波电路，以及如上述的一种电压比较电路301，第二信号输出端口Vout_2与低通滤波电路的信号输入端连接，第二信号输入端口Vin_2与接收电路的信号输入端LIN_BUS连接,低通滤波电路的信号输出端与接收电路的信号输出端RX_LIN连接。

参照图5和图6，作为低通滤波电路的一种实施方式，低通滤波电路包括低通滤波器LRF，低通滤波器LRF的信号输入端与低通滤波电路的信号输入端连接，低通滤波器LRF的信号输出端与低通滤波电路的信号输出端连接。

本申请提供的一种延时对称的接收电路，在一定程度上使电压比较电路301输出的信号上升沿延时和下降沿延时对称，从而电压比较电路301输出的信号的脉冲宽度变化极小或者几乎不改变，脉冲宽度变化极小的信号不易于被低通滤波电路滤去，从而能够改善信号的传输效果，进而有助于提高信号被正确检测的几率。

本申请实施例还公开一种LIN接收机，基于上述的一种延时对称的接收电路实现。

参照图7，图7为现有的接收机的暂态波形图，LIN_BUS表示输入的信号，V1表示高分压器的输入电压，RX表示接收机输出的信号，trx_pdr表示上升沿时延，trx_pdf表示下降沿时延，由此可见，现有的接收机上升沿时延和下降沿时延不对称，使得接收机输出的信号变宽。参照图8，图8为现有的接收机实际的暂态波形图，上升沿时延td_rec＝74.2694ns，下降沿时延td_dom＝3.77455us，上升沿时延和下降沿时延的差距td_diff＝-3.70028us。

参照图9，图9为本申请提供的LIN接收机的暂态波形图，LIN_BUS表示输入的信号，V1表示输入第一分压电路104的电压信号，RX表示接收机输出的信号，trx_pdr表示上升沿时延，trx_pdf表示下降沿时延，由此可见，现有的接收机上升沿时延和下降沿时延对称，使得接收机输出的信号脉冲宽度几乎没有变化。参照图10，图10是本申请提供的LIN接收机实际的暂态波形图，上升沿时延td_rec＝3.08457us，下降沿时延td_dom＝3.22212us，上升沿时延和下降沿时延的差距td_diff＝-137.557ns。

可以毫无疑义地得出，本申请提供的LIN接收机的输出端和输入端的信号的脉冲宽度更接近，且信号的上升沿时延和下降沿时延几乎相等。

以上均为本申请的较佳实施例，并非依此限制本申请的保护范围，故：凡依本申请的结构、形状、原理所做的等效变化，均应涵盖于本申请的保护范围之内。

Claims (10)

1.一种延时对称的缓冲分压电路，其特征在于：包括第一开关电路(102)、第二开关电路(103)、第一分压电路(104)、上拉电路(101)、第一信号输入端口Vin_1和第一信号输出端口Vout_1；

所述上拉电路(101)，电压输入端用于与电源的正极连接，电压输出端与所述第一开关电路(102)的第一电压输入端连接；

所述第一开关电路(102)，信号输入端与所述第一信号输入端口Vin_1连接，电压输入端分别与所述上拉电路(101)的电压输出端以及所述第二开关电路(103)的开关信号输入端连接，电压输出端与接地端连接，用于导通所述上拉电路(101)和第二开关电路(103)；

所述第二开关电路(103)，电压输入端用于与电源的输出正极连接，电压输出端与所述第一分压电路(104)的电压输入端连接，用于导通所述第一分压电路(104)；

所述第一分压电路(104)，第一电压输出端与所述第一信号输出端口Vout_1连接，第二电压输出端与接地端连接；

所述上拉电路(101)的等效阻值等于所述第一分压电路(104)的等效阻值，所述第一开关电路(102)的等效阻值等于所述第二开关电路(103)的等效阻值。

2.根据权利要求1所述的一种延时对称的缓冲分压电路，其特征在于：所述第一开关电路(102)包括第一PMOS管Q1，所述第二开关电路(103)包括第一NNOS管Q2；

所述第一PMOS管Q1，栅极与所述第一开关电路(102)的信号输入端连接，漏极分别与所述第一NMOS管Q2的栅极以及所述第一开关电路(102)的电压输入端连接，源极第一开关电路(102)的电压输出端连接；

所述第一NMOS管Q2，漏极与所述第二开关电路(103)的电压输入端连接，源极与所述第二开关电路(103)的电压输出端连接；

所述第一PMOS管Q1的导通阻值等于所述第一NMOS管Q2的导通阻值。

3.根据权利要求1或2所述的一种延时对称的缓冲分压电路，其特征在于：所述上拉电路(101)包括第七电阻器R7，所述第七电阻器R7的一端与上拉电路(101)的电压输入端连接，所述第七电阻器R7的另一端与上拉电路(101)的电压输出端连接。

4.根据权利要求1或2所述的一种延时对称的缓冲分压电路，其特征在于：所述第一分压电路(104)包括第一电阻器R1和第二电阻器R2；

所述第一电阻器R1，一端与第一分压电路(104)的第一电压输入端连接，另一端与第二电阻器R2的一端连接；

所述第二电阻器R2的另一端与第一分压电路(104)的第二电压输出端连接。

5.一种延时对称的电压比较电路(301)，其特征在于：包括电压信号输出电路(201)、参考信号输出电路(203)、第二分压电路(202)、低压比较电路(204)、第二信号输入端口Vin_2和第二信号输出端口Vout_2；

所述电压信号输出电路(201)，采用如权利要求1至4中任一项所述的延时对称的缓冲分压电路，第一电平信号输入端为所述缓冲分压电路的第一信号输入端口Vin_1，电压信号输出端LIN_DIV为所述缓冲分压电路的第一信号输出端口Vout_1,所述电压信号输出端LIN_DIV与低压比较电路(204)的第一电压输入端连接，所述第一电平信号输入端与所述第二信号输入端口Vin_2连接；

所述参考信号输出电路(203)，采用如权利要求1至4中任一项所述的延时对称的缓冲分压电路，第二电平信号输入端VBAT/2为所述缓冲分压电路的第一信号输入端口Vin_1，参考信号输出端VBAT/2_DIV为所述缓冲分压电路的第一信号输出端口Vout_1,所述参考信号输出端VBAT/2_DIV与低压比较电路(204)的第二电压输入端连接，所述第二电平信号输入端VBAT/2与第二分压电路(202)的电压输出端连接；

所述第二分压电路(202)的电压输入端用于与电源的正极连接，所述低压比较电路(204)的信号输出端与所述第二信号输出端口Vout_2连接。

6.根据权利要求5所述的一种延时对称的电压比较电路(301)，其特征在于：所述电压比较电路(301)包括电压比较器，所述电压比较器的正极与低压比较电路(204)的第一电压输入端连接，所述电压比较器的负极与低压比较电路(204)的第二电压输入端连接。

7.根据权利要求5所述的一种延时对称的电压比较电路(301)，其特征在于：所述第二分压电路(202)包括第五电阻器R5和第六电阻器R6；

所述第五电阻器R5，一端用于与第二分压电路(202)的电压输入端连接，另一端与第二分压电路(202)的电压输出端以及第六电阻器R6的一端连接；

所述第六电阻器R6的另一端与接地端连接。

8.一种延时对称的接收电路，其特征在于：包括低通滤波电路(302)，以及如权利要求5至7中任一项所述的电压比较电路(301)，所述第二信号输出端口Vout_2与低通滤波电路(302)的信号输入端连接，所述第二信号输入端口Vin_2与接收电路的信号输入端LIN_BUS连接, 所述低通滤波电路(302)的信号输出端与接收电路的信号输出端RX_LIN连接。

9.根据权利要求8所述的一种延时对称的接收电路，其特征在于：所述低通滤波电路(302)包括低通滤波器LRF，所述低通滤波器LRF的信号输入端与所述低通滤波电路(302)的信号输入端连接，所述低通滤波器LRF的信号输出端与所述低通滤波电路(302)的信号输出端连接。

10.一种LIN接收机，其特征在于：所述LIN接收机基于如权利要求8或9所述的一种延时对称的接收电路实现。

Images