CN114785335A - 上拉电阻电路、i2c隔离电路及上拉电阻设置方法 - Google Patents

上拉电阻电路、i2c隔离电路及上拉电阻设置方法 Download PDF

Info

Publication number
CN114785335A
CN114785335A CN202210439697.7A CN202210439697A CN114785335A CN 114785335 A CN114785335 A CN 114785335A CN 202210439697 A CN202210439697 A CN 202210439697A CN 114785335 A CN114785335 A CN 114785335A
Authority
CN
China
Prior art keywords
resistor
pull
circuit
voltage
reference voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202210439697.7A
Other languages
English (en)
Other versions
CN114785335B (zh
Inventor
程忠诚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rongpai Semiconductor Shanghai Co ltd
Original Assignee
Rongpai Semiconductor Shanghai Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rongpai Semiconductor Shanghai Co ltd filed Critical Rongpai Semiconductor Shanghai Co ltd
Priority to CN202210439697.7A priority Critical patent/CN114785335B/zh
Publication of CN114785335A publication Critical patent/CN114785335A/zh
Application granted granted Critical
Publication of CN114785335B publication Critical patent/CN114785335B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/017545—Coupling arrangements; Impedance matching circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H03K19/0013—Arrangements for reducing power consumption in field effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00346—Modifications for eliminating interference or parasitic voltages or currents
    • H03K19/00361—Modifications for eliminating interference or parasitic voltages or currents in field effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/01—Modifications for accelerating switching
    • H03K19/017—Modifications for accelerating switching in field-effect transistor circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)

Abstract

本申请提供了一种上拉电阻电路、I2C隔离电路及上拉电阻设置方法。上拉电阻电路包括始终连接的第一上拉电阻，第二上拉电阻在数字信号上升沿的设定电压区间内连接，以提供额外的上拉电流。I2C隔离电路包括上拉电阻电路。上拉电阻设置方法通过电压比较电路将数字信号的电平和设定的参考电压作比较，其输出为开关管提供偏置电压；在数字信号的上升沿，当数字信号的电平低于第一参考电压或高于第二参考电压时开关管截止，当数字信号电平高于第一参考电压且小于第二参考电压时开关管导通并接通额外的上拉电阻；在数字信号的下降沿开关管保持截止。本申请可以提高I2C隔离电路数字信号上升沿的抗干扰能力，降低数字信号保持在低电平时的灌电流。

Description

上拉电阻电路、I2C隔离电路及上拉电阻设置方法
技术领域
本申请涉及数字隔离电路技术领域，尤其涉及一种上拉电阻电路、I2C隔离电路及上拉电阻设置方法。
背景技术
目前I2C隔离电路采用单独上拉电阻的设计，为了实现较小的功耗，上拉电阻通常是在满足最高通讯速率的情况下，尽可能选择阻值大的电阻，同时由于I2C隔离芯片承受长时间电流能力有限，也需要比较大的上拉电阻。这样在一些强干扰的应用场合，较大的上拉电阻在电压敏感的时间段容易被干扰产生通讯错误，系统只能勉强容忍这样的误码率，或通过软件纠错进行补救，但在一些功耗要求较低，同时通讯可靠性要求非常高的场合难以满足要求。
发明内容
针对现有技术存在的以上缺陷，本申请的目的在于提供一种在电压敏感时间段接入额外上拉电阻、同时在信号端低电平时减少灌电流的上拉电阻电路，以及基于该上拉电阻电路的I2C隔离电路，和一种I2C隔离电路上拉电阻设置方法。
为了实现上述目的，本申请提供了以下技术方案。
一种上拉电阻电路，包括第一上拉电阻、第二上拉电阻、开关管和电压比较电路；其中第一上拉电阻连接至数字信号的负载电容，为所述负载电容提供上拉功能，所述第二上拉电阻和所述开关管串联后并联至所述第一上拉电阻；所述电压比较电路用于将所述数字信号的电平和设定的第一参考电压、第二参考电压作比较，所述第二参考电压高于所述第一参考电压，所述电压比较电路的输出为所述开关管提供偏置电压；在所述数字信号的上升沿，当所述数字信号的电平低于所述第一参考电压或高于所述第二参考电压时，所述电压比较电路的输出使所述开关管截止，当所述数字信号的电平高于所述第一参考电压且小于所述第二参考电压时，所述开关管导通。
在一些实施方式中，在所述数字信号的下降沿，所述电压比较电路的输出使所述开关管保持截止。
在一些实施方式中，所述电压比较电路包括第一电压比较器、第二电压比较器、第一二极管、第一负载电阻和第二二极管，所述开关管为NMOS管；其中所述第一电压比较器的同相输入端和所述第二电压比较器的反相输入端均连接至所述数字信号，所述第一电压比较器的反相输入端的电平保持在所述第一参考电压，所述第二电压比较器的同相输入端至少在所述数字信号从低电平上升至所述第二参考电压的过程中保持在所述第二参考电压；所述第一电压比较器的输出端、所述第一二极管的正极和负极、所述第一负载电阻、所述第二二极管的正极和负极、所述第二电压比较器的输出端依次连接，所述第二二极管的正极输出所述偏置电压。
在一些实施方式中，还包括第一分压电路和第二分压电路；所述第一分压电路包括第一电阻和第二电阻，所述第一电阻的第一端连接至VDD、第二端连接至所述第二电阻的第一端，所述第二电阻的第二端接地，所述第一电阻的第二端还连接至所述第一电压比较器的反相输入端；所述第二分压电路包括第三电阻和第四电阻，所述第三电阻的第一端连接至VDD、第二端连接至所述第四电阻的第一端，所述第四电阻的第二端接地，所述第三电阻的第二端还连接至所述第二电压比较器的同相输入端。
在一些实施方式中，所述第二分压电路还包括第五电阻，所述第五电阻连接于所述第二电压比较器的输出端和同相输入端之间，使所述第二电压比较器的输出为低电平时，所述第二电压比较器的同相输入端的电平低于所述第一参考电压。
本申请提供的I2C隔离电路包括I2C隔离器和前述的任一种上拉电阻电路；所述第一上拉电阻连接于所述I2C隔离器的一个信号端和VDD之间，所述第二上拉电阻的第一端连接VDD、另一端通过所述开关管连接至所述信号端。
在一些实施方式中，所述上拉电阻电路包括第一上拉电阻电路和第二上拉电阻电路；所述第一上拉电阻电路的第一上拉电阻连接于所述I2C隔离器的第一侧的SDA端和VDD之间，所述第一上拉电阻电路的第二上拉电阻的第一端连接VDD、第二端通过所述第一上拉电阻电路的开关管连接至所述SDA端；所述第二上拉电阻电路的第一上拉电阻连接于所述I2C隔离器的第一侧的SCL端和VDD之间，所述第二上拉电阻电路的第二上拉电阻的第一端连接VDD、第二端通过所述第二上拉电阻电路的开关管连接至所述SCL端。
在一些实施方式中，所述第一上拉电阻电路的第一分压电路和所述第二上拉电阻电路的第一分压电路共用同一电路。
在一些实施方式中，所述第一参考电压为0.5V；所述第二参考电压为1.0V。
本申请提供的I2C隔离电路上拉电阻设置方法为信号端设置第一上拉电阻和第二上拉电阻，其中所述第一上拉电阻始终连接，所述第二上拉电阻在信号上升沿的设定电压区间内连接；通过开关管控制所述第二上拉电阻的连接，通过电压比较电路的输出为所述开关管提供偏置电压；所述电压比较电路将所述信号端的电平和设定的第一参考电压、第二参考电压作比较，所述第二参考电压高于所述第一参考电压；在所述信号端的信号上升沿，当所述信号端的电平低于所述第一参考电压或高于所述第二参考电压时，所述电压比较电路的输出使所述开关管截止，当所述信号端的电平高于所述第一参考电压且小于所述第二参考电压时，所述开关管导通；在所述信号端的信号下降沿，所述电压比较电路的输出使所述开关管保持截止。
本申请的各个实施例具有以下技术效果中的至少一种：
1.通过电压比较电路自动检测I2C隔离器第一侧信号上升沿的易受干扰的时间段，通过并联接入额外的上拉电阻，提高了抗干扰能力；
2.通过在I2C隔离器信号的低电平状态仅用一个阻值相对较大的上拉电阻，降低了开漏输出管的导通灌电流从而降低了功耗；
3.通过第二分压电路的反馈设计，使上拉电阻电路的开关管在信号下降沿保持截止，进一步降低功耗；
4.通过适时接入的额外上拉电阻，可以在负载电容较高的电路实现高速驱动，并同时降低功耗。
附图说明
下面将以明确易懂的方式，结合附图说明优选实施方式，对本发明的上述特性、技术特征、优点及其实现方式予以进一步说明。
图1是上拉电阻电路及I2C隔离电路的一个实施例的电路图；
图2是上拉电阻电路及I2C隔离电路的另一个实施例的电路图；
图3是上拉电阻电路及I2C隔离电路的另一个实施例的电路图；
附图标号说明：
100.第一上拉电阻电路，101.第一分压电路，102.第二分压电路，200.第二上拉电阻电路，VDD1.第一电源电压，VDD2.第二电源电压，GND1.第一接地端，GND2.第二接地端，R1.第一电阻，R2.第二电阻，R3.第三电阻，R4.第四电阻，R5.第五电阻，R6.第六电阻，R7.第七电阻，R8.第八电阻，R9.第九电阻，R10.第十电阻，R11.第一负载电阻，R12.第十二电阻，R13.第十三电阻，R14.第十四电阻，R15.第二上拉电阻，R16.第一上拉电阻，R17.第四上拉电阻，R18.第三上拉电阻，U1A.第一电压比较器，U1B.第二电压比较器，U1C.第三电压比较器，U1D.第四电压比较器，U2.I2C隔离器，Q1.第一开关管，Q2.第二开关管，C1.第一负载电容，C2.第二负载电容，D1.第一二极管，D2.第二二极管，D3.第三二极管，D4.第四二极管，SDA1.第一侧SDA信号端，SDA2.第二侧SDA信号端，SCL1.第一侧SCL信号端，SCL2.第二侧SCL信号端。
具体实施方式
为了更清楚地说明本申请的实施例或现有技术中的技术方案，下面将对照附图说明本申请的具体实施方式。下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图，并获得其他的实施方式。
为使图面简洁，各图中只示意性地表示出了与本申请相关的部分，它们并不代表其作为产品的实际结构。在有些图中具有相同结构或功能的部件，仅示意性地绘示了其中的一个，或仅标出了其中的一个。在本文中，“一个”不仅表示“仅此一个”，也可以表示“多于一个”的情形。在本申请说明书和所附权利要求书中使用的术语“和/或”是指相关联列出的项中的一个或多个的任何组合以及所有可能组合，并且包括这些组合。术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。
如图1所示，在上拉电阻电路的一个实施例中，第一上拉电阻电路100用于在I2C隔离器U2第一侧的数字信号上升沿的设定电压区间为第一负载电容C1连接额外的上拉电阻，即图中的第二上拉电阻R15，包括第一开关管Q1和电压比较电路；其中第一开关管Q1用于将额外的第二上拉电阻R15连接至第一负载电容C1，使第一开关管Q1导通时第二上拉电阻R15为第一负载电容C1提供额外的充电电流；电压比较电路用于将数字信号的电平和设定的第一参考电压、第二参考电压作比较，电压比较电路的输出为第一开关管Q1提供偏置电压，第二参考电压高于第一参考电压。在数字信号的上升沿，当数字信号的电平低于第一参考电压或高于第二参考电压时，电压比较电路的输出使第一开关管Q1截止；当数字信号高于第一参考电压且小于第二参考电压时，第一开关管Q1导通。
因为I2C隔离总线要实现单线双向传输，I2C隔离器U2内部需要具备防双向互锁电路，这使得I2C隔离器U2第一侧的数据信号端SDA1和时钟信号端SCL1在由低电平变为高电平的过程中，会先维持在0.7V左右一小段时间，然后再上升到VDD1。维持在0.7V左右这一小段时间，如果仅仅依靠通常配置的一个第一上拉电阻R16单独上拉，非常容易受到系统干扰，导致通讯出错。本申请的上拉电阻电路通过自动检测这一敏感时间段，当SDA1或SCL1上升到0.5V左右的第一参考电压时，打开第一开关管Q1，采用第二上拉电阻R15和第一上拉电阻R16并联进行强上拉，避免受到系统干扰出错。对于SCL1信号，则通过类似设置的第二上拉电阻电路200的第二开关管Q2控制第四上拉电阻R17的连接和断开。在其他时间段，第一上拉电阻电路100通过断开第一开关管Q1，使I2C隔离器U2内部的开漏管灌电流较小，降低系统功耗。
本申请在保证系统低功耗的同时，可极大提高在强干扰场合I2C隔离通信的可靠性。通常情况下，为了兼顾I2C隔离通信的速度和限制信号端低电平时的开漏管灌电流，上拉电阻需要设置一个中间值，典型阻值为4.7千欧。由于本申请在信号的上升沿可以通过接入第二上拉电阻R15，因此可以将第一上拉电阻R16设为4.7千欧或更高的阻值，在提高抗干扰性的同时，可以降低功耗，提高最高通信速度。图1所示实施例的第二上拉电阻R15的阻值为220欧，并联至第一上拉电阻R16后可明显提高上拉能力。除了用于I2C隔离电路之外，本申请的上拉电阻电路还可用于其他带有负载电容、需要迅速上拉、同时上拉电阻不宜设置得很小的应用场合。
在一些实施例中，在SDA1的下降沿，第一上拉电阻电路100的电压比较电路的输出使第一开关管Q1保持截止。具体可通过设置电压比较电路的结构实现上述功能。为简便起见，本说明书中的I2C隔离器U2的第一侧的数据信号和数据端口均用SDA1表示，第一侧的时钟信号和时钟端口均用SCL1表示，并不影响技术方案的说明。第二侧亦类似地处理。
如图1所示，在一些实施例中，第一上拉电阻电路100的电压比较电路包括第一电压比较器U1A、第二电压比较器U1B、第一二极管D1、第一负载电阻R11和第二二极管D2，第一开关管Q1为NMOS管；其中第一电压比较器U1A的同相输入端和第二电压比较器U1B的反相输入端均连接至SDA1信号，第一电压比较器U1A的反相输入端的电平保持在第一参考电压，第二电压比较器U1B的同相输入端至少在SDA1信号从低电平上升至第二参考电压的过程中保持在第二参考电压；第一电压比较器U1A的输出端、第一二极管D1的正极和负极、第一负载电阻R11、第二二极管D2的正极和负极、第二电压比较器U1B的输出端依次连接，第二二极管D2的正极输出第一开关管Q1的偏置电压。
第一开关管Q1也可采用PMOS管或双极型器件，第一上拉电阻电路100的结构适应性地设计即可。如图1所示，第一负载电阻R11为第一电压比较器U1A的负载电阻，用于在第一电压比较器U1A输出高电平、第二电压比较器U1B输出低点平时提供负载，在图1所示实施例中R11的阻值为1千欧。第十三电阻R13为电压比较电路的输出负载电阻，阻值为5欧。由于I2C隔离器U2的SDA1信号和SCL1信号在0.7V左右容易受到干扰，在VDD1为3.3V时，可将第一参考电压设为0.5V，第二参考电压设为1.0V。当然为了在抗干扰的基础上提高通讯速度、降低功耗，也可将第二参考电压设置为接近VDD1，此时可适当增大第一上拉电阻R16的阻值，而不影响I2C隔离通信的最高速度。
如图3所示，在一些实施例中，第一上拉电阻电路100还包括第一分压电路101和第二分压电路102；第一分压电路101包括第一电阻R1和第二电阻R2，第一电阻R1的第一端连接至VDD、第二端连接至第二电阻R2的第一端，第二电阻R2的第二端接地，第一电阻R1的第二端还连接至第一电压比较器U1A的反相输入端；第二分压电路102包括第三电阻R3和第四电阻R4，第三电阻R3的第一端连接至VDD、第二端连接至第四电阻R4的第一端，第四电阻R4的第二端接地，第三电阻R3的第二端还连接至第二电压比较器U1B的同相输入端。
图3所示的是最简单的分压电路设计，其中第一电阻R1和第二电阻R2的阻值分别为1千欧和5.6千欧，在VDD1为3.3V时，可使第一电压比较器U1A的反相输入端保持在0.5V的第一参考电压。类似地，通过设置第三电阻R3和第四电阻R4可使U1B的同相输入端保持在1.0V的第二参考电压。
在一些实施例中，如图1所示，第二分压电路102还包括第五电阻R5，第五电阻R5连接于第二电压比较器U1B的输出端和同相输入端之间，使第二电压比较器U1B的输出为低电平时，第二电压比较器U1B的同相输入端的电平低于第一参考电压。
第五电阻的设置使第二电压比较器U1B的同相输入端的电平具有两种状态，一种是第二电压比较器U1B的输出端为低电平时，上述同相输入端的电平较低；另一种是上述输出端为高电平时，上述同相输入端的电平较高。根据VDD1的电压和第二电压比较器U1B的输出端高低电平电压，以及第二电压比较器U1B的同相输入端的目标电压，可以计算出第三电阻R3、第四电阻R4和第五电阻R5的阻值。例如，在VDD1为3.3V，第二电压比较器U1B采用5V单电源供电时，第二电压比较器U1B输出端的高电平接近5V、低电平接近0V，第三电阻R3和第五电阻R5可设置为6.2千欧、第四电阻R4可设置为1千欧时，即可以在第二电压比较器U1B的同相输入端产生两种电平：当第二电压比较器U1B的输出端为高电平时，上述同相输入端的电压为第二参考电压，本实施例为1.0V；当第二电压比较器U1B的输出端为低电平时，上述同相输入端的电压低于第一参考电压，本实施例为0.4V。上述设置可以实现SDA1信号在高电平、低电平以及整个下降沿时，第一开关管Q1均保持截止。
如图1所示，本申请提供的I2C隔离电路的一个实施例包括I2C隔离器U2和第一上拉电阻电路100；第一上拉电阻R16连接于I2C隔离器U2的第一侧的一个信号端和VDD1之间，第二上拉电阻R15的第一端连接VDD1、另一端通过第一开关管Q1连接至信号端。上述信号端可为任一带有负载电容，并需要在信号上升沿强力上拉的信号端。
在一些实施例中，还包括第二上拉电阻电路200。第一上拉电阻R16连接于I2C隔离器U2的SDA1端和VDD1之间，第二上拉电阻R15的第一端连接VDD1、第二端通过第一上拉电阻电路100的第一开关管Q1连接至SDA1端。第二上拉电阻电路200的结构和第一上拉电阻电路100类似设置。为区别起见，第二上拉电阻电路200的两个上拉电阻标识为第三上拉电阻R18和第四上拉电阻R17、两个电压比较器标识为第三电压比较器U1C和第四电压比较器U1D、两个负载电阻标识为第二负载电阻R12和第十四电阻R14、开关管标识为第二开关管Q2、负载电容标识为第二负载电容C2；第二上拉电阻电路200的分压电阻分别标识为第六电阻R6、第七电阻R7、第八电阻R8、第九电阻R9、第十电阻R10；两个二极管分别标识为第三二极管D3、第四二极管D4；具体的电路的内部连接方式见说明书附图，在此不再详述。第三上拉电阻R18连接于I2C隔离器U2的SCL1端和VDD1之间，第四上拉电阻R17的第一端连接VDD1、第二端通过第二开关管Q2连接至SCL1端。
如图2所示，在一些实施例中，第一上拉电阻电路100和第二上拉电阻电路200共用同一第一分压电路101。此时第一上拉电阻电路100和第二上拉电阻电路200均采用同一第一参考电压。而如图1所示的实施例可以分别设置不同的第一参考电压和不同的第二参考电压。
如图1所示，本申请提供的I2C隔离电路设置方法的一个实施例中，为I2C隔离器U2的信号端设置第一上拉电阻R16和第二上拉电阻R15，其中第一上拉电阻R16始终连接，第二上拉电阻R15在信号上升沿的设定电压区间内连接；通过第一开关管Q1控制第二上拉电阻R15的连接，通过电压比较电路的输出为第一开关管Q1提供偏置电压；电压比较电路通过将信号端的电平和设定的第一参考电压、第二参考电压作比较，第二参考电压高于第一参考电压；在信号端的信号上升沿，当信号端的电平低于第一参考电压或高于第二参考电压时，电压比较电路的输出使第一开关管Q1截止，当数字信号高于第一参考电压且小于第二参考电压时，第一开关管Q1导通；在信号端的信号下降沿，电压比较电路的输出使开关管保持截止。
上述仅为本申请的较佳实施例及所运用的技术原理，在不脱离本申请构思的情况下，还可以进行各种明显的变化、重新调整和替代。本领域技术人员可由本说明书所揭露的内容轻易地了解本申请的其他优点和功效。本申请还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本申请的精神的情况下进行各种修饰或改变。在不冲突的情况下，以上实施例及实施例中的特征可以相互组合。

Claims (10)

1.一种上拉电阻电路，其特征在于，
包括第一上拉电阻、第二上拉电阻、开关管和电压比较电路；
其中第一上拉电阻连接至数字信号的负载电容，为所述负载电容提供上拉功能，所述第二上拉电阻和所述开关管串联后并联至所述第一上拉电阻；
所述电压比较电路用于将所述数字信号的电平和设定的第一参考电压、第二参考电压作比较，所述第二参考电压高于所述第一参考电压，所述电压比较电路的输出为所述开关管提供偏置电压；
在所述数字信号的上升沿，当所述数字信号的电平低于所述第一参考电压或高于所述第二参考电压时，所述电压比较电路的输出使所述开关管截止，当所述数字信号的电平高于所述第一参考电压且小于所述第二参考电压时，所述开关管导通。
2.根据权利要求1所述的上拉电阻电路，其特征在于，
在所述数字信号的下降沿，所述电压比较电路的输出使所述开关管保持截止。
3.根据权利要求1或2所述的上拉电阻电路，其特征在于，
所述电压比较电路包括第一电压比较器、第二电压比较器、第一二极管、第一负载电阻和第二二极管，所述开关管为NMOS管；
其中所述第一电压比较器的同相输入端和所述第二电压比较器的反相输入端均连接至所述数字信号，所述第一电压比较器的反相输入端的电平保持在所述第一参考电压，所述第二电压比较器的同相输入端至少在所述数字信号从低电平上升至所述第二参考电压的过程中保持在所述第二参考电压；
所述第一电压比较器的输出端、所述第一二极管的正极和负极、所述第一负载电阻、所述第二二极管的正极和负极、所述第二电压比较器的输出端依次连接，所述第二二极管的正极输出所述偏置电压。
4.根据权利要求3所述的上拉电阻电路，其特征在于，
还包括第一分压电路和第二分压电路；
所述第一分压电路包括第一电阻和第二电阻，所述第一电阻的第一端连接至VDD、第二端连接至所述第二电阻的第一端，所述第二电阻的第二端接地，所述第一电阻的第二端还连接至所述第一电压比较器的反相输入端；
所述第二分压电路包括第三电阻和第四电阻，所述第三电阻的第一端连接至VDD、第二端连接至所述第四电阻的第一端，所述第四电阻的第二端接地，所述第三电阻的第二端还连接至所述第二电压比较器的同相输入端。
5.根据权利要求4所述的上拉电阻电路，其特征在于，
所述第二分压电路还包括第五电阻，所述第五电阻连接于所述第二电压比较器的输出端和同相输入端之间，使所述第二电压比较器的输出为低电平时，所述第二电压比较器的同相输入端的电平低于所述第一参考电压。
6.一种I2C隔离电路，其特征在于，
包括I2C隔离器和权利要求1至5中任一项所述的上拉电阻电路；
所述第一上拉电阻连接于所述I2C隔离器的一个信号端和VDD之间，所述第二上拉电阻的第一端连接VDD、另一端通过所述开关管连接至所述信号端。
7.根据权利要求6所述的I2C隔离电路，其特征在于，
所述上拉电阻电路包括第一上拉电阻电路和第二上拉电阻电路；
所述第一上拉电阻电路的第一上拉电阻连接于所述I2C隔离器的第一侧的SDA端和VDD之间，所述第一上拉电阻电路的第二上拉电阻的第一端连接VDD、第二端通过所述第一上拉电阻电路的开关管连接至所述SDA端；
所述第二上拉电阻电路的第一上拉电阻连接于所述I2C隔离器的第一侧的SCL端和VDD之间，所述第二上拉电阻电路的第二上拉电阻的第一端连接VDD、第二端通过所述第二上拉电阻电路的开关管连接至所述SCL端。
8.根据权利要求7所述的I2C隔离电路，其特征在于，
所述第一上拉电阻电路的第一分压电路和所述第二上拉电阻电路的第一分压电路共用同一电路。
9.根据权利要求6至8中任一项所述的I2C隔离电路，其特征在于，
所述第一参考电压为0.5V；
所述第二参考电压为1.0V。
10.一种I2C隔离电路上拉电阻设置方法，其特征在于，
为信号端设置第一上拉电阻和第二上拉电阻，其中所述第一上拉电阻始终连接，所述第二上拉电阻在信号上升沿的设定电压区间内连接；
通过开关管控制所述第二上拉电阻的连接，通过电压比较电路的输出为所述开关管提供偏置电压；
所述电压比较电路将所述信号端的电平和设定的第一参考电压、第二参考电压作比较，所述第二参考电压高于所述第一参考电压；
在所述信号端的信号上升沿，当所述信号端的电平低于所述第一参考电压或高于所述第二参考电压时，所述电压比较电路的输出使所述开关管截止，当所述信号端的电平高于所述第一参考电压且小于所述第二参考电压时，所述开关管导通；
在所述信号端的信号下降沿，所述电压比较电路的输出使所述开关管保持截止。
CN202210439697.7A 2022-04-25 2022-04-25 上拉电阻电路、i2c隔离电路及上拉电阻设置方法 Active CN114785335B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210439697.7A CN114785335B (zh) 2022-04-25 2022-04-25 上拉电阻电路、i2c隔离电路及上拉电阻设置方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210439697.7A CN114785335B (zh) 2022-04-25 2022-04-25 上拉电阻电路、i2c隔离电路及上拉电阻设置方法

Publications (2)

Publication Number Publication Date
CN114785335A true CN114785335A (zh) 2022-07-22
CN114785335B CN114785335B (zh) 2024-03-22

Family

ID=82432151

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210439697.7A Active CN114785335B (zh) 2022-04-25 2022-04-25 上拉电阻电路、i2c隔离电路及上拉电阻设置方法

Country Status (1)

Country Link
CN (1) CN114785335B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116932448A (zh) * 2023-09-14 2023-10-24 厦门优迅高速芯片有限公司 一种i2c总线隔离电路
CN116979946A (zh) * 2023-07-28 2023-10-31 北京中科格励微科技有限公司 一种可调上拉电阻的控制电路
CN117459052A (zh) * 2023-11-15 2024-01-26 北京中科格励微科技有限公司 一种i2c接口电路的输出电路及i2c接口电路

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080007443A1 (en) * 2006-07-07 2008-01-10 Nec Electronics Corporation Input interface circuit adapted to both of analog and digital signals
CN201994644U (zh) * 2011-04-18 2011-09-28 常熟开关制造有限公司(原常熟开关厂） 一种断路器的过电流保护装置
CN107919867A (zh) * 2016-10-09 2018-04-17 华为技术有限公司 数字信号输入电路
CN108231123A (zh) * 2018-02-07 2018-06-29 睿力集成电路有限公司 一种半导体存储器件的校准方法
CN108306254A (zh) * 2018-04-09 2018-07-20 广州金升阳科技有限公司 一种隔离保护电路及包含该电路的开关电源
CN110070905A (zh) * 2018-01-22 2019-07-30 长鑫存储技术有限公司 半导体存储器件的检测电路及检测方法
CN111243537A (zh) * 2020-01-16 2020-06-05 昆山龙腾光电股份有限公司 公共电压发生电路、方法及显示装置
CN113093857A (zh) * 2021-03-31 2021-07-09 旋智电子科技（上海）有限公司 一种延迟对称的缓冲分压电路、电压比较电路、接收电路和lin接收机
CN214507065U (zh) * 2021-04-23 2021-10-26 杭州老板电器股份有限公司 隔离通讯电路和系统

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080007443A1 (en) * 2006-07-07 2008-01-10 Nec Electronics Corporation Input interface circuit adapted to both of analog and digital signals
CN201994644U (zh) * 2011-04-18 2011-09-28 常熟开关制造有限公司(原常熟开关厂） 一种断路器的过电流保护装置
CN107919867A (zh) * 2016-10-09 2018-04-17 华为技术有限公司 数字信号输入电路
CN110070905A (zh) * 2018-01-22 2019-07-30 长鑫存储技术有限公司 半导体存储器件的检测电路及检测方法
CN108231123A (zh) * 2018-02-07 2018-06-29 睿力集成电路有限公司 一种半导体存储器件的校准方法
CN108306254A (zh) * 2018-04-09 2018-07-20 广州金升阳科技有限公司 一种隔离保护电路及包含该电路的开关电源
CN111243537A (zh) * 2020-01-16 2020-06-05 昆山龙腾光电股份有限公司 公共电压发生电路、方法及显示装置
CN113093857A (zh) * 2021-03-31 2021-07-09 旋智电子科技（上海）有限公司 一种延迟对称的缓冲分压电路、电压比较电路、接收电路和lin接收机
CN214507065U (zh) * 2021-04-23 2021-10-26 杭州老板电器股份有限公司 隔离通讯电路和系统

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
PING HUANG等: "Impacts of NBTI/PBTI on power gated SRAM", JOURNAL OF CENTRAL SOUTH UNIVERSITY, no. 05, 15 May 2013 (2013-05-15), pages 101 - 106 *
张慧, 杨鲁天, 赵士青: "低功耗无线双向数传模块的实现", 信息技术与信息化, no. 05, 30 October 2005 (2005-10-30), pages 125 - 129 *

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116979946A (zh) * 2023-07-28 2023-10-31 北京中科格励微科技有限公司 一种可调上拉电阻的控制电路
CN116979946B (zh) * 2023-07-28 2024-03-05 北京中科格励微科技有限公司 一种可调上拉电阻的控制电路
CN116932448A (zh) * 2023-09-14 2023-10-24 厦门优迅高速芯片有限公司 一种i2c总线隔离电路
CN116932448B (zh) * 2023-09-14 2024-01-23 厦门优迅高速芯片有限公司 一种i2c总线隔离电路
CN117459052A (zh) * 2023-11-15 2024-01-26 北京中科格励微科技有限公司 一种i2c接口电路的输出电路及i2c接口电路
CN117459052B (zh) * 2023-11-15 2024-06-18 北京中科格励微科技有限公司 一种i2c接口电路的输出电路及i2c接口电路

Also Published As

Publication number Publication date
CN114785335B (zh) 2024-03-22

Similar Documents

Publication Publication Date Title
CN114785335B (zh) 上拉电阻电路、i2c隔离电路及上拉电阻设置方法
US11372468B2 (en) Power supply architecture for USB-C controllers
CN112154578B (zh) 通用串行总线c型(usb-c)连接器系统的电压保护
US10873162B2 (en) Overvoltage protection for Universal Serial Bus Type-C (USB-C) connector systems
CN110456896B (zh) 具有高空闲噪声和dc电平抑制的低功率type-c接收器
US8230151B2 (en) Configurable data port for I2C or single-wire broadcast interface
US10317969B1 (en) Dynamic VCONN swapping in dual-powered type-C cable applications
US10452113B2 (en) Power supply switch with programmable switching decision
US8253453B2 (en) Brown-out detection circuit
CN112753027A (zh) 嵌入式通用串行总线2中继器
CN105701046A (zh) 集成电路
US10630028B2 (en) Reverse overcurrent protection for universal serial bus type-C (USB-C) connector systems
CN107210296B (zh) 自感测逆电流保护开关
US7292073B2 (en) Transmission line driver circuit
US20160061905A1 (en) Semiconductor device, battery monitoring system, and method for activating semiconductor device
JP2007518179A (ja) プルアップ回路
US7872501B2 (en) Device for transforming input in output signals with different voltage ranges
US11290108B2 (en) Negative voltage protection for bus interface devices
US9557789B2 (en) Power control device
US7782116B2 (en) Power supply insensitive voltage level translator
CN112953221B (zh) 一种电压转换装置
CN107562671B (zh) 通讯总线供电电路
CN110319894B (zh) 一种应用于计量仪表的脉冲信号检测电路
KR100293303B1 (ko) 반도체 장치용 입력 버퍼
CN118157298A (zh) 芯片断线保护电路及其断线保护方法以及芯片

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant