CN112671386A - 一种新型高压传输门电路 - Google Patents
一种新型高压传输门电路 Download PDFInfo
- Publication number
- CN112671386A CN112671386A CN202110062877.3A CN202110062877A CN112671386A CN 112671386 A CN112671386 A CN 112671386A CN 202110062877 A CN202110062877 A CN 202110062877A CN 112671386 A CN112671386 A CN 112671386A
- Authority
- CN
- China
- Prior art keywords
- electrode
- nmos transistor
- tube
- diode
- drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Electronic Switches (AREA)
Abstract
本发明涉及高压模拟集成电路设计技术领域,具体公开了一种新型高压传输门电路,包括栅极驱动电路和高压开关管电路;其中,所述栅极驱动电路,用于在一开关电流信号的控制下,为所述高压开关管电路提供一高压栅极控制信号;所述高压开关管电路,用于根据所述高压栅极控制信号将一高压输入信号隔离或传输。本发明提供的新型高压传输门电路,具有高隔离度、低干扰、可直接级联的优点,特别可以克服现有技术中存在的传输门对信号源产生干扰、输出节点无法级联的缺点。
Description
技术领域
本发明涉及高压模拟集成电路设计技术领域,更具体地,涉及一种新型高压传输门电路。
背景技术
高压传输门电路在各种系统中都有应用,是组成高压多路复用器的关键电路,特别是在电池管理系统中,用来实现不同电池信号的选通。
在高压BCD工艺中,DMOS器件可以实现漏极与源极耐高压,但是由于工艺的限制,栅极与源极之间一般不能耐高压。因此,高压传输门的栅极控制信号需要小心的设计。
传统的高压传输门电路如图1所示,该电路高压开关管P1、P2的栅极控制信号大小由第一电阻R1的压降决定,VS为开关控制信号;由于电阻R1、R2直接与高压输入信号节点A相连,当开关处于导通状态时,流过电阻R1、R2的电流信号会对输入信号产生干扰,在一些高精度场合要求中会引入较大误差;另外,该结构的高压传输门存在开关管P1、P2衬底二极管导通的可能,因此在应用时输出节点B无法级联。
发明内容
为了解决现有技术中存在的不足,本发明提供了一种新型高压传输门电路,可以克服现有技术中存在的栅极控制信号对输入信号产生干扰、输出节点无法级联的缺点。
作为本发明的第一个方面,提供一种新型高压传输门电路,包括栅极驱动电路和高压开关管电路;其中,
所述栅极驱动电路,用于在一开关电流信号的控制下,为所述高压开关管电路提供一高压栅极控制信号;
所述高压开关管电路,用于根据所述高压栅极控制信号将一高压输入信号隔离或传输。
进一步地,所述栅极驱动电路包括第一NMOS管N1、第四NMOS管N4、第五NMOS管N5、第六NMOS管N6、第七NMOS管N7、第八NMOS管N8、第一PMOS管P1、第二PMOS管P2、第三PMOS管P3、第四PMOS管P4、第五PMOS管P5、第六PMOS管P6、第一二极管D1、第二二极管D2、第三二极管D3、第四二极管D4以及第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4;所述高压开关管电路包括第二NMOS管N2和第三NMOS管N3;其中,
所述第一NMOS管N1的栅极分别连接高压输入信号A端和所述第三二极管D3的负极,漏极与所述第一电阻R1的一端相连,源极分别连接所述第三二极管D3的正极、第五NMOS管N5的漏极、第三电阻R3的一端以及第一二极管D1的正极;
所述第五NMOS管N5的栅极连接偏置信号VB2,漏极分别连接第三二极管D3的正极、第一NMOS管N1的源极、第三电阻R3的一端以及第一二极管D1的正极,源极连接第七NMOS管N7的漏极;
所述第七NMOS管N7的栅极连接偏置信号VB1,漏极连接第五NMOS管N5的源极,源极连接地;
所述第四NMOS管N4的栅极分别连接高压输出信号B端和所述第四二极管D4的负极,漏极与所述第二电阻R2的一端相连,源极分别连接所述第四二极管D4的正极、第六NMOS管N6的漏极、第四电阻R4的一端以及第二二极管D2的正极;
所述第六NMOS管N6的栅极连接偏置信号VB2,漏极分别连接第四二极管D4的正极、第四NMOS管N4的源极、第四电阻R4的一端以及第二二极管D2的正极,源极连接第八NMOS管N8的漏极;
所述第八NMOS管N8的栅极连接偏置信号VB1,漏极连接第六NMOS管N6的源极,源极连接地;
所述第一PMOS管P1的栅极连接自身的漏极,其栅极与漏极还均分别连接第二PMOS管P2的栅极、第三PMOS管P3的栅极、第四PMOS管P4的源极,其源极接电源端VDD;
所述第二PMOS管P2的栅极分别连接第一PMOS管P1的栅极与源极、第四PMOS管P4的源极和第三PMOS管P3的栅极,漏极连接第五PMOS管P5的源极,源极连接电源端VDD;
所述第三PMOS管P3的栅极分别连接第一PMOS管P1的栅极与源极、第四PMOS管P4的源极和第二PMOS管P2的栅极,漏极连接第六PMOS管P6的源极,源极连接电源端VDD;
所述第四PMOS管P4的栅极连接自身的漏极,其栅极与漏极还均分别连接开关电流信号IS端、第五PMOS管P5的栅极和第六PMOS管P6的栅极,源极分别连接第一PMOS管P1的漏极和栅极、第二PMOS管P2和第三PMOS管P3的栅极;
所述第五PMOS管P5的栅极分别连接第四PMOS管P4的栅极和漏极、第六PMOS管P6的栅极、开关电流信号IS端,漏极分别连接所述第三电阻R3的另一端、第二NMOS管N2的栅极和第一二极管D1的负极,源极连接第二PMOS管P2的漏极;
所述第六PMOS管P6的栅极分别连接第四PMOS管P4的栅极和漏极、第五PMOS管P5的栅极、开关电流信号IS端,漏极分别连接所述第四电阻R4的另一端、第三NMOS管N3的栅极和第二二极管D2的负极,源极连接第三PMOS管P3的漏极;
所述第一二极管D1的负极分别连接第三电阻R3的一端、第五PMOS管P5的漏极和第二NMOS管N2的栅极,正极分别连接第三电阻R3的另一端、第三二极管D3的正极、第一NMOS管N1的源极和第五NMOS管N5的漏极;
所述第二二极管D2的负极分别连接第四电阻R4的一端、第六PMOS管P6的漏极和第三NMOS管N3的栅极,正极分别连接第四电阻R4的另一端、第四二极管D4的正极、第四NMOS管N4的源极和第六NMOS管N6的漏极;
所述第三二极管D3的负极分别连接高压输入信号A端和第一NMOS管N1的栅极,正极分别连接第一NMOS管N1的源极、第五NMOS管N5的漏极、第三电阻R3的一端以及第一二极管D1的正极;
所述第四二极管D4的负极分别连接高压输出信号B端和第四NMOS管N4的栅极,正极分别连接第四NMOS管N4的源极、第六NMOS管N6的漏极、第四电阻R4的一端以及第二二极管D2的正极;
所述第一电阻R1的一端连接电源端VDD,另一端连接第一NMOS管N1的漏极;
所述第二电阻R2的一端连接电源端VDD,另一端连接第四NMOS管N4的漏极;
所述第三电阻R3的一端分别连接第一二极管D1的负极、第五PMOS管P5的漏极和第二NMOS管N2的栅极,另一端分别连接第一二极管D1的正极、第三二极管D3的正极、第一NMOS管N1的源极和第五NMOS管N5的漏极;
所述第四电阻R4的一端分别连接第二二极管D2的负极、第六PMOS管P6的漏极和第三NMOS管N3的栅极,另一端分别连接第二二极管D2的正极、第四二极管D4的正极、第四NMOS管N4的源极和第六NMOS管N6的漏极;
所述第二NMOS管N2的栅极分别连接第三电阻R3的一端、第五PMOS管P5的漏极和第一二极管D1的负极,漏极连接第三NMOS管N3的漏极,源极连接高压输入信号A端;
所述第三NMOS管N3的栅极分别连接第四电阻R4的一端、第六PMOS管P6的漏极和第二二极管D2的负极,漏极连接第二NMOS管N2的漏极,源极连接高压输出信号B端。
进一步地,所述第一NMOS管N1为源极跟随器。
进一步地,所述第四NMOS管N4为源极跟随器。
本发明提供的新型高压传输门电路具有以下优点:该电路采用了2个源极跟随器N1、N4,将高压输入信号A端与高压输出信号B端进行了隔离,所以栅极驱动电路提供的高压栅极控制信号不会对高压输入信号A端和高压输出信号B端产生干扰,可以克服现有技术中存在的栅极控制信号对高压输入信号产生干扰、输出节点无法级联的缺点,以实现高隔离度、低干扰、可级联的优点。
附图说明
附图是用来提供对本发明的进一步理解,并且构成说明书的一部分,与下面的具体实施方式一起用于解释本发明,但并不构成对本发明的限制。
图1为现有技术中传统的高压传输门电路的工作原理示意图。
图2为本发明提供的新型高压传输门电路的工作原理示意图。
具体实施方式
为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效,以下结合附图及较佳实施例,对依据本发明提出的新型高压传输门电路其具体实施方式、结构、特征及其功效,详细说明如后。显然,所描述的实施例为本发明的一部分实施例,而不是全部的实施例。基于本发明的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本发明的保护范围。
在本实施例中提供了一种新型高压传输门电路,如图2所示,所述新型高压传输门电路包括栅极驱动电路21和高压开关管电路22;其中,
所述栅极驱动电路21,用于在一开关电流信号的控制下,为所述高压开关管电路22提供一高压栅极控制信号;
所述高压开关管电路22,用于根据所述高压栅极控制信号将一高压输入信号隔离或传输。
优选地,如图2所示,所述栅极驱动电路21包括第一NMOS管N1、第四NMOS管N4、第五NMOS管N5、第六NMOS管N6、第七NMOS管N7、第八NMOS管N8、第一PMOS管P1、第二PMOS管P2、第三PMOS管P3、第四PMOS管P4、第五PMOS管P5、第六PMOS管P6、第一二极管D1、第二二极管D2、第三二极管D3、第四二极管D4以及第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4;所述高压开关管电路22包括第二NMOS管N2和第三NMOS管N3;其中,
所述第一NMOS管N1的栅极分别连接高压输入信号A端和所述第三二极管D3的负极,漏极与所述第一电阻R1的一端相连,源极分别连接所述第三二极管D3的正极、第五NMOS管N5的漏极、第三电阻R3的一端以及第一二极管D1的正极;
所述第五NMOS管N5的栅极连接偏置信号VB2,漏极分别连接第三二极管D3的正极、第一NMOS管N1的源极、第三电阻R3的一端以及第一二极管D1的正极,源极连接第七NMOS管N7的漏极;
所述第七NMOS管N7的栅极连接偏置信号VB1,漏极连接第五NMOS管N5的源极,源极连接地;
所述第四NMOS管N4的栅极分别连接高压输出信号B端和所述第四二极管D4的负极,漏极与所述第二电阻R2的一端相连,源极分别连接所述第四二极管D4的正极、第六NMOS管N6的漏极、第四电阻R4的一端以及第二二极管D2的正极;
所述第六NMOS管N6的栅极连接偏置信号VB2,漏极分别连接第四二极管D4的正极、第四NMOS管N4的源极、第四电阻R4的一端以及第二二极管D2的正极,源极连接第八NMOS管N8的漏极;
所述第八NMOS管N8的栅极连接偏置信号VB1,漏极连接第六NMOS管N6的源极,源极连接地;
所述第一PMOS管P1的栅极连接自身的漏极,其栅极与漏极还均分别连接第二PMOS管P2的栅极、第三PMOS管P3的栅极、第四PMOS管P4的源极,其源极接电源端VDD;
所述第二PMOS管P2的栅极分别连接第一PMOS管P1的栅极与源极、第四PMOS管P4的源极和第三PMOS管P3的栅极,漏极连接第五PMOS管P5的源极,源极连接电源端VDD;
所述第三PMOS管P3的栅极分别连接第一PMOS管P1的栅极与源极、第四PMOS管P4的源极和第二PMOS管P2的栅极,漏极连接第六PMOS管P6的源极,源极连接电源端VDD;
所述第四PMOS管P4的栅极连接自身的漏极,其栅极与漏极还均分别连接开关电流信号IS端、第五PMOS管P5的栅极和第六PMOS管P6的栅极,源极分别连接第一PMOS管P1的漏极和栅极、第二PMOS管P2和第三PMOS管P3的栅极;
所述第五PMOS管P5的栅极分别连接第四PMOS管P4的栅极和漏极、第六PMOS管P6的栅极、开关电流信号IS端,漏极分别连接所述第三电阻R3的另一端、第二NMOS管N2的栅极和第一二极管D1的负极,源极连接第二PMOS管P2的漏极;
所述第六PMOS管P6的栅极分别连接第四PMOS管P4的栅极和漏极、第五PMOS管P5的栅极、开关电流信号IS端,漏极分别连接所述第四电阻R4的另一端、第三NMOS管N3的栅极和第二二极管D2的负极,源极连接第三PMOS管P3的漏极;
所述第一二极管D1的负极分别连接第三电阻R3的一端、第五PMOS管P5的漏极和第二NMOS管N2的栅极,正极分别连接第三电阻R3的另一端、第三二极管D3的正极、第一NMOS管N1的源极和第五NMOS管N5的漏极;
所述第二二极管D2的负极分别连接第四电阻R4的一端、第六PMOS管P6的漏极和第三NMOS管N3的栅极,正极分别连接第四电阻R4的另一端、第四二极管D4的正极、第四NMOS管N4的源极和第六NMOS管N6的漏极;
所述第三二极管D3的负极分别连接高压输入信号A端和第一NMOS管N1的栅极,正极分别连接第一NMOS管N1的源极、第五NMOS管N5的漏极、第三电阻R3的一端以及第一二极管D1的正极;
所述第四二极管D4的负极分别连接高压输出信号B端和第四NMOS管N4的栅极,正极分别连接第四NMOS管N4的源极、第六NMOS管N6的漏极、第四电阻R4的一端以及第二二极管D2的正极;
所述第一电阻R1的一端连接电源端VDD,另一端连接第一NMOS管N1的漏极;
所述第二电阻R2的一端连接电源端VDD,另一端连接第四NMOS管N4的漏极;
所述第三电阻R3的一端分别连接第一二极管D1的负极、第五PMOS管P5的漏极和第二NMOS管N2的栅极,另一端分别连接第一二极管D1的正极、第三二极管D3的正极、第一NMOS管N1的源极和第五NMOS管N5的漏极;
所述第四电阻R4的一端分别连接第二二极管D2的负极、第六PMOS管P6的漏极和第三NMOS管N3的栅极,另一端分别连接第二二极管D2的正极、第四二极管D4的正极、第四NMOS管N4的源极和第六NMOS管N6的漏极;
所述第二NMOS管N2的栅极分别连接第三电阻R3的一端、第五PMOS管P5的漏极和第一二极管D1的负极,漏极连接第三NMOS管N3的漏极,源极连接高压输入信号A端;
所述第三NMOS管N3的栅极分别连接第四电阻R4的一端、第六PMOS管P6的漏极和第二二极管D2的负极,漏极连接第二NMOS管N2的漏极,源极连接高压输出信号B端。
优选地,所述第一NMOS管N1为源极跟随器。
优选地,所述第四NMOS管N4为源极跟随器。
本发明提供的新型高压传输门电路的工作原理如下:当开关电流信号IS开启时,PMOS管P1、P2、P3、P4、P5、P6进入工作状态,在第三电阻R3、第四电阻R4产生电阻压降,合理选择电流I的大小和第三电阻R3、第四电阻R4的大小,即可保证第二NMOS管N2、第三NMOS管N3的VGS大于开启电压VTH同时小于5V,高压开关管电路22处于导通状态,将高压输入信号由A端传输到B端,此时,第二NMOS管N2的VGSN2和第三NMOS管N3的VGSN3的计算公式如下:
VGSN2=I·R3-VTHN1
VGSN3=I·R3-VTHN4
当开关电流信号IS关断时,PMOS管P1、P2、P3、P4、P5、P6进入截止状态,在第三电阻R3、第四电阻R4没有压降的产生,此时第二NMOS管N2、第三NMOS管N3的VGS小于开启电压VTH,高压开关管电路22处于关断状态,此时,第二NMOS管N2的VGSN2和第三NMOS管N3的VGSN3的计算公式如下:
VGSN2=-VTHN1
VGSN3=-VTHN4
由于使用了源极跟随器N1、N4,将高压输入信号A端与高压输出信号B端进行了隔离,所以栅极驱动电路21提供的高压栅极控制信号不会对高压输入信号A端和高压输出信号B端产生干扰,可以克服现有技术中存在的栅极控制信号对高压输入信号产生干扰、输出节点无法级联的缺点,以实现高隔离度、低干扰、可级联的优点。
以上所述,仅是本发明的较佳实施例而已,并非对本发明作任何形式上的限制,虽然本发明已以较佳实施例揭露如上,然而并非用以限定本发明,任何熟悉本专业的技术人员,在不脱离本发明技术方案范围内,当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例,但凡是未脱离本发明技术方案的内容,依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰,均仍属于本发明技术方案的范围内。
Claims (4)
1.一种新型高压传输门电路,其特征在于,包括栅极驱动电路(21)和高压开关管电路(22);其中,
所述栅极驱动电路(21),用于在一开关电流信号的控制下,为所述高压开关管电路(22)提供一高压栅极控制信号;
所述高压开关管电路(22),用于根据所述高压栅极控制信号将一高压输入信号隔离或传输。
2.根据权利要求1所述的一种新型高压传输门电路,其特征在于,所述栅极驱动电路(21)包括第一NMOS管N1、第四NMOS管N4、第五NMOS管N5、第六NMOS管N6、第七NMOS管N7、第八NMOS管N8、第一PMOS管P1、第二PMOS管P2、第三PMOS管P3、第四PMOS管P4、第五PMOS管P5、第六PMOS管P6、第一二极管D1、第二二极管D2、第三二极管D3、第四二极管D4以及第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4;所述高压开关管电路(22)包括第二NMOS管N2和第三NMOS管N3;其中,
所述第一NMOS管N1的栅极分别连接高压输入信号A端和所述第三二极管D3的负极,漏极与所述第一电阻R1的一端相连,源极分别连接所述第三二极管D3的正极、第五NMOS管N5的漏极、第三电阻R3的一端以及第一二极管D1的正极;
所述第五NMOS管N5的栅极连接偏置信号VB2,漏极分别连接第三二极管D3的正极、第一NMOS管N1的源极、第三电阻R3的一端以及第一二极管D1的正极,源极连接第七NMOS管N7的漏极;
所述第七NMOS管N7的栅极连接偏置信号VB1,漏极连接第五NMOS管N5的源极,源极连接地;
所述第四NMOS管N4的栅极分别连接高压输出信号B端和所述第四二极管D4的负极,漏极与所述第二电阻R2的一端相连,源极分别连接所述第四二极管D4的正极、第六NMOS管N6的漏极、第四电阻R4的一端以及第二二极管D2的正极;
所述第六NMOS管N6的栅极连接偏置信号VB2,漏极分别连接第四二极管D4的正极、第四NMOS管N4的源极、第四电阻R4的一端以及第二二极管D2的正极,源极连接第八NMOS管N8的漏极;
所述第八NMOS管N8的栅极连接偏置信号VB1,漏极连接第六NMOS管N6的源极,源极连接地;
所述第一PMOS管P1的栅极连接自身的漏极,其栅极与漏极还均分别连接第二PMOS管P2的栅极、第三PMOS管P3的栅极、第四PMOS管P4的源极,其源极接电源端VDD;
所述第二PMOS管P2的栅极分别连接第一PMOS管P1的栅极与源极、第四PMOS管P4的源极和第三PMOS管P3的栅极,漏极连接第五PMOS管P5的源极,源极连接电源端VDD;
所述第三PMOS管P3的栅极分别连接第一PMOS管P1的栅极与源极、第四PMOS管P4的源极和第二PMOS管P2的栅极,漏极连接第六PMOS管P6的源极,源极连接电源端VDD;
所述第四PMOS管P4的栅极连接自身的漏极,其栅极与漏极还均分别连接开关电流信号IS端、第五PMOS管P5的栅极和第六PMOS管P6的栅极,源极分别连接第一PMOS管P1的漏极和栅极、第二PMOS管P2和第三PMOS管P3的栅极;
所述第五PMOS管P5的栅极分别连接第四PMOS管P4的栅极和漏极、第六PMOS管P6的栅极、开关电流信号IS端,漏极分别连接所述第三电阻R3的另一端、第二NMOS管N2的栅极和第一二极管D1的负极,源极连接第二PMOS管P2的漏极;
所述第六PMOS管P6的栅极分别连接第四PMOS管P4的栅极和漏极、第五PMOS管P5的栅极、开关电流信号IS端,漏极分别连接所述第四电阻R4的另一端、第三NMOS管N3的栅极和第二二极管D2的负极,源极连接第三PMOS管P3的漏极;
所述第一二极管D1的负极分别连接第三电阻R3的一端、第五PMOS管P5的漏极和第二NMOS管N2的栅极,正极分别连接第三电阻R3的另一端、第三二极管D3的正极、第一NMOS管N1的源极和第五NMOS管N5的漏极;
所述第二二极管D2的负极分别连接第四电阻R4的一端、第六PMOS管P6的漏极和第三NMOS管N3的栅极,正极分别连接第四电阻R4的另一端、第四二极管D4的正极、第四NMOS管N4的源极和第六NMOS管N6的漏极;
所述第三二极管D3的负极分别连接高压输入信号A端和第一NMOS管N1的栅极,正极分别连接第一NMOS管N1的源极、第五NMOS管N5的漏极、第三电阻R3的一端以及第一二极管D1的正极;
所述第四二极管D4的负极分别连接高压输出信号B端和第四NMOS管N4的栅极,正极分别连接第四NMOS管N4的源极、第六NMOS管N6的漏极、第四电阻R4的一端以及第二二极管D2的正极;
所述第一电阻R1的一端连接电源端VDD,另一端连接第一NMOS管N1的漏极;
所述第二电阻R2的一端连接电源端VDD,另一端连接第四NMOS管N4的漏极;
所述第三电阻R3的一端分别连接第一二极管D1的负极、第五PMOS管P5的漏极和第二NMOS管N2的栅极,另一端分别连接第一二极管D1的正极、第三二极管D3的正极、第一NMOS管N1的源极和第五NMOS管N5的漏极;
所述第四电阻R4的一端分别连接第二二极管D2的负极、第六PMOS管P6的漏极和第三NMOS管N3的栅极,另一端分别连接第二二极管D2的正极、第四二极管D4的正极、第四NMOS管N4的源极和第六NMOS管N6的漏极;
所述第二NMOS管N2的栅极分别连接第三电阻R3的一端、第五PMOS管P5的漏极和第一二极管D1的负极,漏极连接第三NMOS管N3的漏极,源极连接高压输入信号A端;
所述第三NMOS管N3的栅极分别连接第四电阻R4的一端、第六PMOS管P6的漏极和第二二极管D2的负极,漏极连接第二NMOS管N2的漏极,源极连接高压输出信号B端。
3.根据权利要求2所述的一种新型高压传输门电路,其特征在于,所述第一NMOS管N1为源极跟随器。
4.根据权利要求2所述的一种新型高压传输门电路,其特征在于,所述第四NMOS管N4为源极跟随器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110062877.3A CN112671386A (zh) | 2021-01-18 | 2021-01-18 | 一种新型高压传输门电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110062877.3A CN112671386A (zh) | 2021-01-18 | 2021-01-18 | 一种新型高压传输门电路 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN112671386A true CN112671386A (zh) | 2021-04-16 |
Family
ID=75415522
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110062877.3A Pending CN112671386A (zh) | 2021-01-18 | 2021-01-18 | 一种新型高压传输门电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN112671386A (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115483923A (zh) * | 2022-10-08 | 2022-12-16 | 上海类比半导体技术有限公司 | 高压传输门电路、芯片及比较器 |
CN117895932A (zh) * | 2024-03-15 | 2024-04-16 | 江苏润石科技有限公司 | 具有关断隔离功能的模拟开关 |
CN117895932B (zh) * | 2024-03-15 | 2024-06-11 | 江苏润石科技有限公司 | 具有关断隔离功能的模拟开关 |
-
2021
- 2021-01-18 CN CN202110062877.3A patent/CN112671386A/zh active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115483923A (zh) * | 2022-10-08 | 2022-12-16 | 上海类比半导体技术有限公司 | 高压传输门电路、芯片及比较器 |
CN115483923B (zh) * | 2022-10-08 | 2023-11-14 | 上海类比半导体技术有限公司 | 高压传输门电路、芯片及比较器 |
CN117895932A (zh) * | 2024-03-15 | 2024-04-16 | 江苏润石科技有限公司 | 具有关断隔离功能的模拟开关 |
CN117895932B (zh) * | 2024-03-15 | 2024-06-11 | 江苏润石科技有限公司 | 具有关断隔离功能的模拟开关 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100423617B1 (ko) | 반도체 집적 회로 | |
US8847661B2 (en) | Level shift device | |
US20130009623A1 (en) | Four-quadrant bootstrapped switch circuit | |
CN112671386A (zh) | 一种新型高压传输门电路 | |
CN115903985A (zh) | 适用于宽输入电压范围ldo电路的限流电路 | |
US9941885B2 (en) | Low power general purpose input/output level shifting driver | |
CN214205490U (zh) | 一种新型高压传输门电路 | |
US6717456B2 (en) | Level conversion circuit | |
CN113885644B (zh) | 用于ldo防倒灌的衬底切换电路 | |
CN114498572B (zh) | 一种cmos工艺兼容的接口芯片掉电保护电路及方法 | |
CN113744690B (zh) | 电平转换电路、显示驱动电路及硅基有机发光显示装置 | |
US20220147084A1 (en) | Voltage regulator | |
KR102112794B1 (ko) | 스위칭 회로 | |
CN114389232B (zh) | 一种用于多路复用器的断电保护电路 | |
CN117895932B (zh) | 具有关断隔离功能的模拟开关 | |
CN110545098A (zh) | 一种cmos电平转换器、运行方法、装置、设备 | |
TWI747790B (zh) | 位準移位器 | |
TWI757068B (zh) | 功率放大器以及功率放大方法 | |
CN117713788B (zh) | 基于薄栅氧化层工艺的高压开关的控制电路 | |
CN216959635U (zh) | 一种防止外部电源短接的开关电路及供电装置 | |
CN219420370U (zh) | 电源切换电路 | |
CN113872588B (zh) | 一种适用lvds接收级的冷备份和失效保护电路 | |
CN116339430B (zh) | 一种可耐极低负压的浮动衬底电压电路 | |
CN218183326U (zh) | 一种模拟开关 | |
CN117997326A (zh) | 模拟开关 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |