KR102112794B1 - 스위칭 회로 - Google Patents

스위칭 회로 Download PDF

Info

Publication number
KR102112794B1
KR102112794B1 KR1020190033500A KR20190033500A KR102112794B1 KR 102112794 B1 KR102112794 B1 KR 102112794B1 KR 1020190033500 A KR1020190033500 A KR 1020190033500A KR 20190033500 A KR20190033500 A KR 20190033500A KR 102112794 B1 KR102112794 B1 KR 102112794B1
Authority
KR
South Korea
Prior art keywords
field effect
effect transistor
mos field
circuit
source follower
Prior art date
Application number
KR1020190033500A
Other languages
English (en)
Inventor
김영원
Original Assignee
주식회사 레오엘에스아이
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 레오엘에스아이 filed Critical 주식회사 레오엘에스아이
Priority to KR1020190033500A priority Critical patent/KR102112794B1/ko
Application granted granted Critical
Publication of KR102112794B1 publication Critical patent/KR102112794B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
    • H03K17/08104—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors

Landscapes

  • Electronic Switches (AREA)

Abstract

스위칭 회로는, 소오스 노드와 드레인 노드 사이를 온 또는 오프하는 스위칭 소자로서 동작하는 제 1 P-모스 전계 효과 트랜지스터; 및 상기 제 1 P-모스 전계 효과 트랜지스터의 바디와 연결된 바디 전원 공급 회로;를 포함하되, 상기 바디 전원 공급 회로는, 제 2 P-모스 전계 효과 트랜지스터를 이용한 제 1 소오스 팔로워 회로;를 포함한다.

Description

스위칭 회로{SWITCHING CIRCUITS}
본 발명은 스위칭 회로에 관한 것으로, 더욱 상세하게는 P-모스 전계 효과 트랜지스터를 이용한 스위칭 회로에 관한 것이다.
도 1은 종래의 P-모스 전계 효과 트랜지스터를 이용한 스위칭 회로(100)를 나타낸다. 아울러, 도 2는 종래 및 본 발명의 스위칭 회로(100, 200, 300)의 등가 회로도를 나타낸다.
도 1로부터 알 수 있는 바와 같이 종래의 P-모스 전계 효과 트랜지스터를 이용한 스위칭 회로(100)는, 소오스 노드(S(P))가 입력 노드가 되고, 드레인 노드(D(P))가 출력 노드가 된다. 아울러, 게이트 노드(G(P))로 제어 전압(V(CON))을 인가하여 소오스 노드(S(P))와 드레인 노드(D(P)) 사이를 온 또는 오프로 제어한다. 즉, P-모스 전계 효과 트랜지스터를 이용한 스위칭 회로(100)는, 도 2와 같이 하나의 스위칭 소자(SW)를 포함하는 등가 회로에 의해 표현할 수 있다. 예를 들면, 제어 전압(V(CON))으로 그라운드 전위가 인가되면 스위칭 소자(SW)는 온이 되고, 제어 전압(V(CON))으로 전원 전압이 인가되면 스위칭 소자(SW)는 오프가 된다. 스위칭 소자(SW)가 오프가 되면 출력 전압(V(OUT)은 0V가 된다.
참고로 입력 전압(V(IN))은 3.3V가 인가될 수 있고, 전원 전압은 5V가 인가될 수 있다.
아울러, 종래의 P-모스 전계 효과 트랜지스터를 이용한 스위칭 회로(100)에서, P-모스 전계 효과 트랜지스터의 바디(B(P))에는 전원 전압이 입력되게 된다.
P-모스 전계 효과 트랜지스터를 이용한 스위칭 회로(100)의 오프 시 누설 전류는, 바디(B(P))와 드레인 노드(D(P)) 사이의 기생 다이오드(Parasitic Diode, D2)에 걸리는 역방향 바이어스(Reverse Bias)에 의해 발생한다.
따라서, P-모스 전계 효과 트랜지스터를 이용한 스위칭 회로(100)의 오프 시 누설 전류를 감소시킬 필요가 있다.
국내공개특허 제10-2015-0092011호 : 전계 효과 트랜지스터 스위칭 회로(2015년 8월 12일 공개).
본 발명은 전술한 바와 같은 기술적 과제를 해결하는 데 목적이 있는 발명으로서, P-모스 전계 효과 트랜지스터를 이용한 스위칭 회로의 오프 시 누설 전류를 감소시킬 수 있는 스위칭 회로에 관한 것이다.
본 발명의 바람직한 제 1 실시예 및 제 2 실시예에 따른 스위칭 회로는, 소오스 노드와 드레인 노드 사이를 온 또는 오프하는 스위칭 소자로서 동작하는 제 1 P-모스 전계 효과 트랜지스터; 및 상기 제 1 P-모스 전계 효과 트랜지스터의 바디와 연결된 바디 전원 공급 회로;를 포함한다.
아울러, 본 발명의 바람직한 제 1 실시예 및 제 2 실시예에 따른 바디 전원 공급 회로는, 제 2 P-모스 전계 효과 트랜지스터를 이용한 제 1 소오스 팔로워 회로;를 포함하는 것을 특징으로 한다.
구체적으로 본 발명의 바람직한 제 1 실시예에 따른 제 1 소오스 팔로워 회로는, 상기 제 2 P-모스 전계 효과 트랜지스터의 게이트 노드와 상기 제 1 P-모스 전계 효과 트랜지스터의 소오스 노드가 연결되고, 상기 제 2 P-모스 전계 효과 트랜지스터의 소오스 노드와 상기 제 1 P-모스 전계 효과 트랜지스터의 바디가 연결된 것이 바람직하다.
본 발명의 바람직한 제 2 실시예에 따른 바디 전원 공급 회로는, 상기 제 1 소오스 팔로워 회로와 캐스케이드로 연결된 제 2 소오스 팔로워 회로;를 더 포함하되, 상기 제 1 소오스 팔로워 회로가 상기 제 2 소오스 팔로워 회로의 전단 또는 후단에 배치될 수 있는 것을 특징으로 한다.
아울러, 본 발명의 바람직한 제 2 실시예에 따른 제 2 소오스 팔로워 회로는, 제 1 N-모스 전계 효과 트랜지스터를 이용하는 것이 바람직하다.
또한, 본 발명의 바람직한 제 2 실시예에 따른 바디 전원 공급 회로는, 상기 제 2 P-모스 전계 효과 트랜지스터 또는 상기 제 1 N-모스 전계 효과 트랜지스터 중 하나의 트랜지스터의 게이트 노드와 상기 제 1 P-모스 전계 효과 트랜지스터의 소오스 노드가 연결되고, 상기 제 2 P-모스 전계 효과 트랜지스터 또는 상기 제 1 N-모스 전계 효과 트랜지스터 중 다른 하나의 트랜지스터의 소오스 노드와 상기 제 1 P-모스 전계 효과 트랜지스터의 바디가 연결된 것을 특징으로 한다.
본 발명의 스위칭 회로에 따르면, P-모스 전계 효과 트랜지스터를 이용한 스위칭 회로의 오프 시 누설 전류를 감소시킬 수 있다.
도 1은 일반적인 P-모스 전계 효과 트랜지스터를 이용한 스위칭 회로의 구성도.
도 2는 종래 및 본 발명의 스위칭 회로의 등가 회로도.
도 3은 본 발명의 바람직한 제 1 실시예에 따른 스위칭 회로의 구성도.
도 4는 본 발명의 바람직한 제 2 실시예에 따른 스위칭 회로의 구성도.
이하, 첨부된 도면을 참조하면서 본 발명의 실시예들에 따른 스위칭 회로에 대해 상세히 설명하기로 한다.
본 발명의 하기의 실시예들은 본 발명을 구체화하기 위한 것일 뿐 본 발명의 권리 범위를 제한하거나 한정하는 것이 아님은 물론이다. 본 발명의 상세한 설명 및 실시예들로부터 본 발명이 속하는 기술 분야의 전문가가 용이하게 유추할 수 있는 것은 본 발명의 권리 범위에 속하는 것으로 해석된다.
먼저, 도 3은 본 발명의 바람직한 제 1 실시예에 따른 스위칭 회로(200)의 구성도를 나타낸다.
도 3으로부터 알 수 있는 바와 같이 본 발명의 바람직한 제 1 실시예에 따른 스위칭 회로(200)는, 제 1 P-모스 전계 효과 트랜지스터(P1) 및 바디 전원 공급 회로(VS)를 포함하여 구성된다.
제 1 P-모스 전계 효과 트랜지스터(P1)는, 소오스 노드(S(P))와 드레인 노드(D(P)) 사이를 온 또는 오프하는 스위칭 소자로서 동작한다.
도 3으로부터 알 수 있는 바와 같이 본 발명의 바람직한 제 1 실시예에 따른 스위칭 회로(200)는, 소오스 노드(S(P))가 입력 노드가 되고, 드레인 노드(D(P))가 출력 노드가 된다. 아울러, 게이트 노드(G(P))로 제어 전압(V(CON))을 인가하여 소오스 노드(S(P))와 드레인 노드(D(P)) 사이를 온 또는 오프로 제어한다. 즉, 본 발명의 바람직한 제 1 실시예에 따른 스위칭 회로(200)는, 도 2와 같이 하나의 스위칭 소자(SW)를 포함하는 등가 회로에 의해 표현할 수 있다. 예를 들면, 제어 전압(V(CON))으로 그라운드 전위가 인가되면 스위칭 소자(SW)는 온이 되고, 제어 전압(V(CON))으로 전원 전압이 인가되면 스위칭 소자(SW)는 오프가 된다. 스위칭 소자(SW)가 오프가 되면 출력 전압(V(OUT)은 0V가 된다.
참고로 입력 전압(V(IN))은 3.3V가 인가될 수 있고, 전원 전압은 5V가 인가될 수 있다. 즉, 전원 전압은 입력 전압(V(IN)) 보다 높은 레벨이 전압이 인가될 수 있다.
아울러, 바디 전원 공급 회로(VS)는, 제 1 P-모스 전계 효과 트랜지스터(P1)의 바디(B(P))와 연결되어, 제 1 P-모스 전계 효과 트랜지스터(P1)의 바디(B(P))에 전원을 공급하는 역할을 한다.
구체적으로, 바디 전원 공급 회로(VS)는, 제 2 P-모스 전계 효과 트랜지스터(P2)를 이용한 제 1 소오스 팔로워 회로(S1)를 포함하여 구성된다.
제 1 소오스 팔로워 회로(S1)는, 제 2 P-모스 전계 효과 트랜지스터(P2)의 게이트 노드와 제 1 P-모스 전계 효과 트랜지스터(P1)의 소오스 노드(S(P))가 연결되고, 제 2 P-모스 전계 효과 트랜지스터(P2)의 소오스 노드와 제 1 P-모스 전계 효과 트랜지스터(P1)의 바디(B(P))가 연결된 것을 특징으로 한다.
본 발명의 바람직한 제 1 실시예에 따른 스위칭 회로(200)의 특징에 대해 하기에 정리해 보기로 한다.
제 1 P-모스 전계 효과 트랜지스터(P1)의 바디에는 적절한 전원 전원을 공급할 필요가 있는데, 제 1 P-모스 전계 효과 트랜지스터(P1)가 오프로서 스위칭 동작을 하는 경우, 제 1 P-모스 전계 효과 트랜지스터(P1)의 소오스 노드(S(P))로 입력되는 입력 전압(V(IN)) 이하의 전압이 바디(B(P))로 입력되게 되면, 제 1 P-모스 전계 효과 트랜지스터(P1)의 소오스 노드(S(P))와 바디(B(P)) 사이의 기생 다이오드(D1)에 의해 제 1 P-모스 전계 효과 트랜지스터(P1)가 오프 동작을 할 수 없게 된다.
이를 위해 제 1 P-모스 전계 효과 트랜지스터(P1)의 바디(B(P))에 제 1 P-모스 전계 효과 트랜지스터(P1)의 소오스 노드(S(P))로 입력되는 입력 전압(V(IN)) 보다 다소 높은 전압을 인가하기 위하여, 제 1 소오스 팔로워 회로(S1)의 출력을 이용하는 것이다.
즉, 제 1 P-모스 전계 효과 트랜지스터(P1)의 바디(B(P))의 바이어스 전압 V(BD)는 다음의 [수학식 1]과 같이 나타낼 수 있다.
Figure 112019030286294-pat00001
[수학식 1]에서 V(IN)은 제 1 P-모스 전계 효과 트랜지스터(P1)의 소오스 노드(S(P))로 입력되는 입력 전압, Vthp는 제 2 P-모스 전계 효과 트랜지스터(P2)의 문턱 전압값을 각각 나타낸다.
이에 따라 제 1 P-모스 전계 효과 트랜지스터(P1)의 바디(B(P))의 바이어스 전압은, 입력 전압(V(IN))보다 제 2 P-모스 전계 효과 트랜지스터(P2)의 문턱 전압값만큼 높아진다. 즉, 제 1 P-모스 전계 효과 트랜지스터(P1)의 바디(B(P))의 바이어스 전압은 전원 전압 보다는 훨씬 낮아져서, 바디(B(P))와 드레인 노드(D(P)) 사이의 기생 다이오드(Parasitic Diode, D2)에 걸리는 역방향 바이어스(Reverse Bias)가 감소한다. 이에 따라 제 1 P-모스 전계 효과 트랜지스터(P1)를 이용한 스위칭 회로(200)의 오프 시 누설 전류는, 도 1의 종래의 스위칭 회로(100)에 비해 훨씬 감소하게 된다.
도 4는 본 발명의 바람직한 제 2 실시예에 따른 스위칭 회로(300)의 구성도를 나타낸다.
도 4로부터 알 수 있는 바와 같이 본 발명의 바람직한 제 2 실시예에 따른 스위칭 회로(300)는, 제 1 P-모스 전계 효과 트랜지스터(P1) 및 바디 전원 공급 회로(VS)를 포함하여 구성된다.
제 1 P-모스 전계 효과 트랜지스터(P1)는, 소오스 노드(S(P))와 드레인 노드(D(P)) 사이를 온 또는 오프하는 스위칭 소자로서 동작한다.
도 3으로부터 알 수 있는 바와 같이 본 발명의 바람직한 제 1 실시예에 따른 스위칭 회로(300)는, 소오스 노드(S(P))가 입력 노드가 되고, 드레인 노드(D(P))가 출력 노드가 된다. 아울러, 게이트 노드(G(P))로 제어 전압을 인가하여 소오스 노(S(P))드와 드레인 노드(D(P)) 사이를 온 또는 오프로 제어한다. 즉, 본 발명의 바람직한 제 1 실시예에 따른 스위칭 회로(300)는, 도 2와 같이 하나의 스위칭 소자(SW)를 포함하는 등가 회로에 의해 표현할 수 있다. 예를 들면, 제어 전압(V(CON))으로 그라운드 전위가 인가되면 스위칭 소자(SW)는 온이 되고, 제어 전압(V(CON))으로 전원 전압이 인가되면 스위칭 소자(SW)는 오프가 된다. 스위칭 소자(SW)가 오프가 되면 출력 전압(V(OUT)은 0V가 된다.
참고로 입력 전압(V(IN))은 3.3V가 인가될 수 있고, 전원 전압은 5V가 인가될 수 있다. 즉, 전원 전압은 입력 전압(V(IN)) 보다 높은 레벨이 전압이 인가될 수 있다.
아울러, 바디 전원 공급 회로(VS)는, 제 1 P-모스 전계 효과 트랜지스터(P1)의 바디(B(P))와 연결되어, 제 1 P-모스 전계 효과 트랜지스터(P1)의 바디(B(P))에 전원을 공급하는 역할을 한다.
구체적으로, 바디 전원 공급 회로(VS)는, 제 1 소오스 팔로워 회로(S1) 및 제 1 소오스 팔로워 회로(S1)와 캐스케이드(Cascade)로 연결된 제 2 소오스 팔로워 회로(S2)를 포함하여 구성된다. 제 1 소오스 팔로워 회로(S1)가 제 2 소오스 팔로워 회로(S2)의 전단 또는 후단에 배치될 수 있다. 즉, 도 3에서는 제 1 소오스 팔로워 회로(S1)의 후단에 제 2 소오스 팔로워 회로(S2)가 배치되어 있으나, 제 2 소오스 팔로워 회로(S2)의 후단에 제 1 소오스 팔로워 회로(S1)가 배치될 수도 있다. 다시 말해, 제 1 소오스 팔로워 회로(S1)와 제 2 소오스 팔로워 회로(S2)의 배치 순서는 상관없다.
제 1 소오스 팔로워 회로(S1)는, 제 2 P-모스 전계 효과 트랜지스터(P2)를 이용한다. 아울러, 제 2 소오스 팔로워 회로(S2)는, 제 1 N-모스 전계 효과 트랜지스터(N1)를 이용하는 것을 특징으로 한다.
구체적으로 바디 전원 공급 회로(VS)는, 제 2 P-모스 전계 효과 트랜지스터(P2) 또는 제 1 N-모스 전계 효과 트랜지스터(N1) 중 하나의 트랜지스터의 게이트 노드와 제 1 P-모스 전계 효과 트랜지스터(P1)의 소오스 노드가 연결된다. 아울러, 제 2 P-모스 전계 효과 트랜지스터(P2) 또는 제 1 N-모스 전계 효과 트랜지스터(N1) 중 다른 하나의 트랜지스터의 소오스 노드가 제 1 P-모스 전계 효과 트랜지스터(P1)의 바디와 연결된 것을 특징으로 한다.
본 발명의 바람직한 제 2 실시예에 따른 스위칭 회로(300)의 특징에 대해 하기에 정리해 보기로 한다.
제 1 P-모스 전계 효과 트랜지스터(P1)의 바디에는 적절한 전원 전원을 공급할 필요가 있는데, 제 1 P-모스 전계 효과 트랜지스터(P1)가 오프로서 스위칭 동작을 하는 경우, 제 1 P-모스 전계 효과 트랜지스터(P1)의 소오스 노드(S(P))로 입력되는 입력 전압(V(IN)) 이하의 전압이 바디(B(P))로 입력되게 되면, 제 1 P-모스 전계 효과 트랜지스터(P1)의 소오스 노드(S(P))와 바디(B(P)) 사이의 기생 다이오드(D1)에 의해 제 1 P-모스 전계 효과 트랜지스터(P1)가 오프 동작을 할 수 없게 된다.
이를 위해 제 1 P-모스 전계 효과 트랜지스터(P1)의 바디에 제 1 P-모스 전계 효과 트랜지스터(P1)의 소오스 노드(S(P))로 입력되는 입력 전압(V(IN)) 보다 다소 높은 전압을 인가하기 위하여, 제 1 소오스 팔로워 회로(S1) 및 제 2 소오스 팔로워 회로(S2)를 이용하는 것이다.
즉, 제 1 P-모스 전계 효과 트랜지스터(P1)의 바디(B(P))의 바이어스 전압 V(BD)는 다음의 [수학식 2]와 같이 나타낼 수 있다.
Figure 112019030286294-pat00002
[수학식 2]에서 V(IN)은 제 1 P-모스 전계 효과 트랜지스터(P1)의 소오스 노드로 입력되는 입력 전압, Vthp는 제 2 P-모스 전계 효과 트랜지스터(P2)의 문턱 전압값, Vthn는 제 1 N-모스 전계 효과 트랜지스터(N1)의 문턱 전압값을 각각 나타낸다.
이에 따라, 제 1 P-모스 전계 효과 트랜지스터(P1)의 바디(B(P))의 바이어스 전압은, 제 2 P-모스 전계 효과 트랜지스터(P2)의 문턱 전압값으로부터 제 1 N-모스 전계 효과 트랜지스터(N1)의 문턱 전압값을 뺀 값만큼 입력 전압(V(IN))보다 높아진다. 참고로, 일반적으로 P-모스 전계 효과 트랜지스터의 문턱 전압값은 N-모스 전계 효과 트랜지스터의 문턱 전압값 보다 높은 데, 본 발명의 바람직한 제 2 실시예에 따른 스위칭 회로(300)는 이 특징을 이용하는 것이다.
즉, 제 1 P-모스 전계 효과 트랜지스터(P1)의 바디(B(P))의 바이어스 전압은 전원 전압 보다는 훨씬 낮아져서, 바디(B(P))와 드레인 노드(D(P)) 사이의 기생 다이오드(Parasitic Diode)에 걸리는 역방향 바이어스(Reverse Bias)가 감소한다. 이에 따라 제 1 P-모스 전계 효과 트랜지스터(P1)를 이용한 스위칭 회로(300)의 오프 시 누설 전류는, 도 1의 종래의 스위칭 회로(100) 뿐만 아니라, 도 2의 본 발명의 바람직한 제 1 실시예에 따른 스위칭 회로(200)에 비해서도 훨씬 감소하게 된다.
상술한 바와 같이, 본 발명의 스위칭 회로(200, 3000에 따르면, P-모스 전계 효과 트랜지스터(P1)를 이용한 스위칭 회로(200, 300)의 오프 시 누설 전류를 감소시킬 수 있음을 알 수 있다.
100, 200, 300 : 스위칭 회로
VS : 바디 전원 공급 회로
S1 : 제 1 소오스 팔로워 회로
S2 : 제 2 소오스 팔로워 회로
P1 : 제 1 P-모스 전계 효과 트랜지스터
P2 : 제 2 P-모스 전계 효과 트랜지스터
N1 : 제 1 N-모스 전계 효과 트랜지스터

Claims (6)

  1. 스위칭 회로에 있어서,
    소오스 노드와 드레인 노드 사이를 온 또는 오프하는 스위칭 소자로서 동작하는 제 1 P-모스 전계 효과 트랜지스터; 및
    상기 제 1 P-모스 전계 효과 트랜지스터의 바디와 연결된 바디 전원 공급 회로;를 포함하되,
    상기 바디 전원 공급 회로는,
    제 2 P-모스 전계 효과 트랜지스터를 이용한 제 1 소오스 팔로워 회로; 및
    제 1 N-모스 전계 효과 트랜지스터를 이용한 제 2 소오스 팔로워 회로;를 포함하되,
    상기 제 1 소오스 팔로워 회로 또는 상기 제 2 소오스 팔로워 회로 중 하나의 소오스 팔로워 회로의 출력이, 상기 제 1 소오스 팔로워 회로 또는 상기 제 2 소오스 팔로워 회로 중 다른 하나의 소오스 팔로워 회로로 입력되고,
    상기 바디 전원 공급 회로는,
    상기 제 2 P-모스 전계 효과 트랜지스터 또는 상기 제 1 N-모스 전계 효과 트랜지스터 중 하나의 트랜지스터의 게이트 노드와 상기 제 1 P-모스 전계 효과 트랜지스터의 소오스 노드가 연결되고, 상기 제 2 P-모스 전계 효과 트랜지스터 또는 상기 제 1 N-모스 전계 효과 트랜지스터 중 다른 하나의 트랜지스터의 소오스 노드와 상기 제 1 P-모스 전계 효과 트랜지스터의 바디가 연결된 것을 특징으로 하는 스위칭 회로.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
KR1020190033500A 2019-03-25 2019-03-25 스위칭 회로 KR102112794B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020190033500A KR102112794B1 (ko) 2019-03-25 2019-03-25 스위칭 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190033500A KR102112794B1 (ko) 2019-03-25 2019-03-25 스위칭 회로

Publications (1)

Publication Number Publication Date
KR102112794B1 true KR102112794B1 (ko) 2020-05-19

Family

ID=70913225

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190033500A KR102112794B1 (ko) 2019-03-25 2019-03-25 스위칭 회로

Country Status (1)

Country Link
KR (1) KR102112794B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220160732A (ko) * 2021-05-28 2022-12-06 주식회사 실리콘프리시젼 모스 전계 효과 트랜지스터를 이용한 스위칭 회로

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990074292A (ko) * 1998-03-09 1999-10-05 윤덕용 보조 트랜지스터를 구비한 고속/저전력 전계효과트랜지스터
KR20010006988A (ko) * 1999-04-22 2001-01-26 포만 제프리 엘 통합된 논리 및 메모리 회로에 대한 실리콘 온 절연체구동 회로
KR20150092011A (ko) 2014-02-04 2015-08-12 트리퀸트 세미컨덕터 인코퍼레이티드 전계 효과 트랜지스터 스위칭 회로

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990074292A (ko) * 1998-03-09 1999-10-05 윤덕용 보조 트랜지스터를 구비한 고속/저전력 전계효과트랜지스터
KR20010006988A (ko) * 1999-04-22 2001-01-26 포만 제프리 엘 통합된 논리 및 메모리 회로에 대한 실리콘 온 절연체구동 회로
KR20150092011A (ko) 2014-02-04 2015-08-12 트리퀸트 세미컨덕터 인코퍼레이티드 전계 효과 트랜지스터 스위칭 회로

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220160732A (ko) * 2021-05-28 2022-12-06 주식회사 실리콘프리시젼 모스 전계 효과 트랜지스터를 이용한 스위칭 회로
KR102610477B1 (ko) * 2021-05-28 2023-12-06 주식회사 실리콘프리시젼 모스 전계 효과 트랜지스터를 이용한 스위칭 회로

Similar Documents

Publication Publication Date Title
US7274254B2 (en) Device and method for enhancing output current driving
JP2009152680A (ja) 増幅回路
JP6176826B2 (ja) 起動回路を有する完全相補型自己バイアス差動受信機
US20030098712A1 (en) Level conversion circuit for which an operation at power voltage rise time is stabilized
US7733182B2 (en) Hybrid class AB super follower
JP2003235245A (ja) 負電圧出力チャージポンプ回路
JP4958434B2 (ja) 電圧選択回路
JP3492765B2 (ja) レベル変換回路
US7667525B2 (en) Bus switch circuit with back-gate control during power down
KR102112794B1 (ko) 스위칭 회로
CN108336991B (zh) 电平移位电路
US6236195B1 (en) Voltage variation correction circuit
US7301399B2 (en) Class AB CMOS output circuit equipped with CMOS circuit operating by predetermined operating current
US8237502B2 (en) Amplifier with bias stabilizer
TWI716980B (zh) 使用具回授之主動前置驅動器的GaN驅動器
US7598791B2 (en) Semiconductor integrated apparatus using two or more types of power supplies
US20050068070A1 (en) I/O buffer with wide range voltage translator
US20060244506A1 (en) Digitally controlled threshold adjustment circuit
JP2018019333A (ja) 半導体スイッチング回路
US8330500B2 (en) Comparator
JP4957422B2 (ja) レベルシフト回路
KR102610477B1 (ko) 모스 전계 효과 트랜지스터를 이용한 스위칭 회로
JP5689778B2 (ja) 入力回路
US11320851B1 (en) All-MOSFET voltage reference circuit with stable bias current and reduced error
CN110011657B (zh) 输入输出电路

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant