CN110858496A - 存储单元读取电路 - Google Patents

存储单元读取电路 Download PDF

Info

Publication number
CN110858496A
CN110858496A CN201810961601.7A CN201810961601A CN110858496A CN 110858496 A CN110858496 A CN 110858496A CN 201810961601 A CN201810961601 A CN 201810961601A CN 110858496 A CN110858496 A CN 110858496A
Authority
CN
China
Prior art keywords
memory cell
nmos transistor
circuit
pmos transistor
reading circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810961601.7A
Other languages
English (en)
Inventor
简红
蒋信
熊保玉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETHIK Group Ltd
Original Assignee
CETHIK Group Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETHIK Group Ltd filed Critical CETHIK Group Ltd
Priority to CN201810961601.7A priority Critical patent/CN110858496A/zh
Publication of CN110858496A publication Critical patent/CN110858496A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods

Abstract

本发明提供一种存储单元读取电路，包括：存储单元、NMOS晶体管及PMOS晶体管，其中，所述存储单元一端与位线连接，所述位线连接至一电流源，所述电流源用于产生读电流，所述存储单元另一端与字线控制电路连接；所述NMOS晶体管的栅极与所述位线连接，所述NMOS晶体管的源极接地，所述NMOS晶体管的漏极与所述PMOS晶体管的漏极连接，作为数据输出端；所述PMOS晶体管的栅极输入预充电控制信号，所述PMOS晶体管的源极输入预充电电压信号。本发明能够提高存储单元的数据读取速度。

Description

存储单元读取电路
技术领域
本发明涉及存储器技术领域，尤其涉及一种存储单元读取电路。
背景技术
传统磁存储器(Magnetic Random Access Memory，简称MRAM)的存储单元的核心部分是磁隧道结MTJ，MTJ是一个由多层膜组成的两端口结构器件，其核心部分主要由三层薄膜组成，两个铁磁层被一个隧穿势垒层分隔开，其中一个铁磁层的磁化方向是固定不变的，被称为固定层或者参考层，另一个铁磁层的磁化方向可以改变，被称为自由层，自由层的磁化方向可以与参考层的磁化方向平行(Parallel，简称P)或者与参考层的磁化方向反平行(Anti-Parallel，简称AP)。当两个铁磁层的磁化方向平行时，MTJ呈现低阻态，记为Rp，反之，当两个铁磁层的磁化方向反平行时，MTJ呈现高阻态，记为Rap。这两种截然不同的电阻状态在信息存储的时候可以分别用来表征二进制数据“0”和“1”。
现有的MRAM存储单元的读取电路，如图1所示，虚线框表示一个MRAM存储单元，通常对要读取的存储单元和参考单元(参考单元的阻值取1/2*(Rp+Rap))施加相同的读电压Vr，二者输出的读电流分别输入灵敏放大器SA的两个输入端，通过灵敏放大器SA进行比较从而识别出MRAM存储单元的高阻态或者低阻态。
在实现本发明的过程中，发明人发现现有技术中至少存在如下技术问题：
由于MTJ的电阻较高，读电流相对较小，通过灵敏放大器读取阻态时，读取速度较慢。
发明内容
为解决上述问题，本发明提供一种存储单元读取电路，能够提高存储单元的数据读取速度。
本发明提供一种存储单元读取电路，包括：存储单元、NMOS晶体管及PMOS晶体管，其中，
所述存储单元一端与位线连接，所述位线连接至一电流源，所述电流源用于产生读电流，所述存储单元另一端与字线控制电路相连接；
所述NMOS晶体管的栅极与所述位线连接，所述NMOS晶体管的源极接地，所述NMOS晶体管的漏极与所述PMOS晶体管的漏极连接，作为数据输出端；
所述PMOS晶体管的栅极输入预充电控制信号，所述PMOS晶体管的源极输入预充电电压信号。
可选地，所述NMOS晶体管的体电压可调节，具有可变的导通阈值电压。
可选地，还包括温度补偿电路，所述温度补偿电路的输出端连接至所述NMOS晶体管的衬底，所述温度补偿电路用于调节所述NMOS晶体管的体电压，以改变所述NMOS晶体管的导通阈值电压。
可选地，所述NMOS晶体管为长沟道器件。
可选地，所述NMOS晶体管的结构采用平面MOSFET结构或者FINFET结构。
可选地，还包括滤波电容，所述滤波电容连接在所述数据输出端和地之间。
可选地，所述存储单元为MRAM存储单元、阻变存储单元或者相变存储单元。
本发明提供的存储单元读取电路，只需要利用NMOS晶体管和PMOS晶体管就能读取存储单元的阻值，能够提高数据读取速度，并且省掉了灵敏放大器和参考单元，简化了电路结构，同时也避免了由于参考单元的分布产生的读操作错误。
附图说明
图1为现有的存储单元读取电路的结构示意图；
图2为本发明的存储单元读取电路的一个实施例的结构示意图；
图3为本发明的存储单元读取电路的另一个实施例的结构示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明实施例提供一种存储单元读取电路，如图2所示，所述电路包括：存储单元、NMOS晶体管NM1及PMOS晶体管PM1，其中，存储单元一端与位线BL连接，位线BL连接至一个电流源，该电流源用于产生读操作需要的读电流Iread，存储单元的另一端与字线控制电路连接，字线控制电路一般选择NMOS晶体管，NMOS管的栅极与字线连接，漏极与存储单元连接，源极接地；NM1的栅极与位线BL连接，NM1的源极接地，NM1的漏极与PM1的漏极相连接，作为数据输出端，输出信号Vout，PM1的栅极输入预充电控制信号PRE_N，PM1的源极输入预充电电压信号VPRE。
通过上述存储单元读取电路，在读操作之前，输入的预充电控制信号PRE_N为低电平，使PMOS晶体管PM1导通，数据输出端Vout被充电至预充电电压VPRE；此时字线控制电路关断，读电流Iread为零，位线BL上的电压Vin为零，NMOS晶体管NM1关断。在读操作时，先将预充电控制信号PRE_N拉高，使PMOS晶体管PM1关断，再打开字线控制电路，会使读电流Iread流过存储单元，此时Vin的电压只取决于存储单元的阻值。NMOS晶体管NM1在Vin的作用下导通或者关断，从而Vout输出为高电平或低电平。根据Vout的电平状态即可反推出存储单元是低阻态还是高阻态。
具体地，当存储单元为高阻态时，Vin为高电压且大于NM1的导通阈值电压Vth，NM1导通，此时Vout输出为低电平，记为逻辑“0”；
当存储单元为低阻态时，Vin为低电压且小于NM1的导通阈值电压Vth，NM1关断，此时Vout输出为高电平，记为逻辑“1”。
存储单元的阻态与Vout的电平状态之间的对应关系参见下表：
存储单元阻态 Vout电平
高阻态 低电平
低阻态 高电平
因此，本发明实施例提供的存储单元读取电路，只需要利用NMOS晶体管和PMOS晶体管就能读取存储单元的阻值，而NMOS晶体管和PMOS晶体管的通断速度非常快，能够提高数据读取速度，并且省掉了灵敏放大器和参考单元，简化了电路结构，同时也避免了由于参考单元的分布产生的读操作错误。
进一步地，由于NMOS晶体管的导通阈值电压Vth受温度的影响较大，影响读取数据的准确性。为了减小温度对NMOS晶体管导通阈值电压Vth的影响，如图3所示，NM1采用体电压可调节的NMOS晶体管，其具有可变的导通阈值电压，通过调节体电压来调整导通阈值电压。对应地，存储单元读取电路中加入了温度补偿电路，温度补偿电路的输出端连接至NM1的衬底，用于调节NM1的体电压Vbb，从而通过NMOS晶体管的衬偏效应来调节NM1的导通阈值电压Vth，减小温度对Vth的影响。
进一步地，本发明实施例中的NMOS晶体管采用深井工艺器件，以使体电压可调节。同时，NMOS晶体管为长沟道器件，采用长沟道器件可以使导通阈值电压Vth随工艺变化较小。而NMOS晶体管的结构可以采用平面MOSFET结构，也可以采用FINFET结构。
如图3所示，为了减小Vout的波动，存储单元读取电路可以在Vout和地之间加入滤波电容C1，使Vout更加平滑。需要说明的是，图3中存储单元采用了MRAM存储单元，包括磁隧道结MTJ，在读操作的过程中，MTJ的自由层磁矩不发生翻转。但存储单元并不局限于MRAM存储单元，任何具有高阻态和低阻态两种阻值的存储单元都可以采用本发明的存储单元读取电路进行读取，例如存储单元还可以采用阻变存储单元或者相变存储单元。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应该以权利要求的保护范围为准。

Claims (7)

1.一种存储单元读取电路，其特征在于，包括：存储单元、NMOS晶体管及PMOS晶体管，其中，
所述存储单元一端与位线连接，所述位线连接至一电流源，所述电流源用于产生读电流，所述存储单元另一端与字线控制电路连接；
所述NMOS晶体管的栅极与所述位线连接，所述NMOS晶体管的源极接地，所述NMOS晶体管的漏极与所述PMOS晶体管的漏极连接，作为数据输出端；
所述PMOS晶体管的栅极输入预充电控制信号，所述PMOS晶体管的源极输入预充电电压信号。
2.根据权利要求1所述的存储单元读取电路，其特征在于，所述NMOS晶体管的体电压可调节，具有可变的导通阈值电压。
3.根据权利要求2所述的存储单元读取电路，其特征在于，还包括温度补偿电路，所述温度补偿电路的输出端连接至所述NMOS晶体管的衬底，所述温度补偿电路用于调节所述NMOS晶体管的体电压，以改变所述NMOS晶体管的导通阈值电压。
4.根据权利要求1所述的存储单元读取电路，其特征在于，所述NMOS晶体管为长沟道器件。
5.根据权利要求1所述的存储单元读取电路，其特征在于，所述NMOS晶体管的结构采用平面MOSFET结构或者FINFET结构。
6.根据权利要求1所述的存储单元读取电路，其特征在于，还包括滤波电容，所述滤波电容连接在所述数据输出端和地之间。
7.根据权利要求1所述的存储单元读取电路，其特征在于，所述存储单元为MRAM存储单元、阻变存储单元或者相变存储单元。
CN201810961601.7A 2018-08-22 2018-08-22 存储单元读取电路 Pending CN110858496A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810961601.7A CN110858496A (zh) 2018-08-22 2018-08-22 存储单元读取电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810961601.7A CN110858496A (zh) 2018-08-22 2018-08-22 存储单元读取电路

Publications (1)

Publication Number Publication Date
CN110858496A true CN110858496A (zh) 2020-03-03

Family

ID=69635276

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810961601.7A Pending CN110858496A (zh) 2018-08-22 2018-08-22 存储单元读取电路

Country Status (1)

Country Link
CN (1) CN110858496A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111768807A (zh) * 2020-06-28 2020-10-13 上海磁宇信息科技有限公司 磁性随机存储单元的字线电源控制电路
CN113496729A (zh) * 2020-03-18 2021-10-12 上海磁宇信息科技有限公司 磁性随机存储器的读出电路

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101540188A (zh) * 2008-03-17 2009-09-23 尔必达存储器株式会社 具有单端读出放大器的半导体器件
CN101783167A (zh) * 2009-01-19 2010-07-21 三星电子株式会社 执行全电源电压位线预充电方案的半导体存储器件
US20130121067A1 (en) * 2003-08-19 2013-05-16 New York University High speed low power magnetic devices based on current induced spin-momentum transfer
CN101976578B (zh) * 2010-10-09 2013-10-02 中国科学院上海微系统与信息技术研究所 相变存储单元的数据读出电路及读出方法
US20150310913A1 (en) * 2014-04-25 2015-10-29 SK Hynix Inc. Electronic device
CN106128497A (zh) * 2016-06-16 2016-11-16 中电海康集团有限公司 一种带有读出电路的一次性可编程器件及数据读取方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130121067A1 (en) * 2003-08-19 2013-05-16 New York University High speed low power magnetic devices based on current induced spin-momentum transfer
CN101540188A (zh) * 2008-03-17 2009-09-23 尔必达存储器株式会社 具有单端读出放大器的半导体器件
CN101783167A (zh) * 2009-01-19 2010-07-21 三星电子株式会社 执行全电源电压位线预充电方案的半导体存储器件
CN101976578B (zh) * 2010-10-09 2013-10-02 中国科学院上海微系统与信息技术研究所 相变存储单元的数据读出电路及读出方法
US20150310913A1 (en) * 2014-04-25 2015-10-29 SK Hynix Inc. Electronic device
CN106128497A (zh) * 2016-06-16 2016-11-16 中电海康集团有限公司 一种带有读出电路的一次性可编程器件及数据读取方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113496729A (zh) * 2020-03-18 2021-10-12 上海磁宇信息科技有限公司 磁性随机存储器的读出电路
CN111768807A (zh) * 2020-06-28 2020-10-13 上海磁宇信息科技有限公司 磁性随机存储单元的字线电源控制电路

Similar Documents

Publication Publication Date Title
US10157655B2 (en) Memory device
KR102183055B1 (ko) 저항식 메모리를 위한 감지 증폭기 회로
CN107533860B (zh) 具有非易失性留存的基于铁电的存储器单元
US10431277B2 (en) Memory device
US7382672B2 (en) Differential and hierarchical sensing for memory circuits
EP3039684B1 (en) Offset canceling dual stage sensing circuit
US9070466B2 (en) Mismatch error reduction method and system for STT MRAM
US7102945B2 (en) Read circuit of semiconductor and read method using a self-reference sensing technique
US9747966B2 (en) Semiconductor memory device for sensing memory cell with variable resistance
US20230326507A1 (en) Current steering in reading magnetic tunnel junction
US11049529B2 (en) Narrow range sense amplifier with immunity to noise and variation
CN110858496A (zh) 存储单元读取电路
US8498144B2 (en) Semiconductor storage device
CN113129953B (zh) 磁性随机存储器的读电路
US11538512B2 (en) Memory device that executes a read operation based on a self-reference scheme
KR101704933B1 (ko) 오프셋 전압 상쇄를 이용한 메모리 셀 읽기 회로
US11328758B2 (en) Magnetic memory, and programming control method, reading method, and magnetic storage device of the magnetic memory
KR101704929B1 (ko) 센싱 마진을 향상시키는 메모리 셀 읽기 회로
US20230402080A1 (en) Semiconductor device
CN110136759B (zh) 降低读操作对数据扰动的电路
CN117809711A (zh) 存储器的读取电路
CN108735738B (zh) 一种特殊栅极的随机存储器架构
CN112086113A (zh) 用于读取存储单元的电阻状态的读电路
CN113160861A (zh) Mram单元读取电路及读取方法、stt-mram
CN111755058A (zh) 一种动态反馈读出放大电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20200303