CN107799133A - 感测放大器、存储装置及包括其的系统 - Google Patents

感测放大器、存储装置及包括其的系统 Download PDF

Info

Publication number
CN107799133A
CN107799133A CN201710700651.5A CN201710700651A CN107799133A CN 107799133 A CN107799133 A CN 107799133A CN 201710700651 A CN201710700651 A CN 201710700651A CN 107799133 A CN107799133 A CN 107799133A
Authority
CN
China
Prior art keywords
bit line
global bit
current
couple
sensing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710700651.5A
Other languages
English (en)
Other versions
CN107799133B (zh
Inventor
姜奭准
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN107799133A publication Critical patent/CN107799133A/zh
Application granted granted Critical
Publication of CN107799133B publication Critical patent/CN107799133B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1653—Address circuits or decoders
    • G11C11/1655—Bit-line or column circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2253—Address circuits or decoders
    • G11C11/2255—Bit-line or column circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2273—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G11C13/0026—Bit-line or column circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0038—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/065—Differential amplifiers of latching type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0045—Read using current through the cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0054—Read is performed on a reference element, e.g. cell, and the reference sensed value is used to compare the sensed value of the selected cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/002—Isolation gates, i.e. gates coupling bit lines to the sense amplifier
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/06—Sense amplifier related aspects
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/10—Resistive cells; Technology aspects
    • G11C2213/15—Current-voltage curve

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Memories (AREA)

Abstract

一种感测放大器包括电流供应单元、放大单元、传输晶体管以及锁存单元。电流供应单元可以被配置为向感测节点提供感测电流。放大单元可以被配置为将读取参考电压与全局位线的电压电平之间的电压差放大。传输晶体管可以被配置为基于从放大单元输出的信号来将电流从感测节点传送到全局位线。锁存单元可以被配置为通过检测感测节点的电压电平变化来产生输出信号。

Description

感测放大器、存储装置及包括其的系统
相关申请的交叉引用
本申请要求2016年8月29日在韩国知识产权局提交的申请号为10-2016-0110116的韩国申请的优先权，其通过引用整体合并于此。
技术领域
各种实施例通常涉及半导体技术，更具体地，涉及一种感测放大器、存储装置及包括其的系统。
背景技术
电子设备包括许多电子元件，并且计算机系统包括包含半导体装置的许多电子元件。计算机系统包括存储装置。由于动态随机存取存储器(DRAM)具有快速的数据输入/输出速度和随机存取的优点，所以DRAM被广泛地用作通用存储装置。然而，DRAM包括包含电容器的存储单元，并且由于当电源被切断时DRAM丢失储存的数据，因此是易失性的。为了克服DRAM的缺点，已经提出了快闪存储装置。快闪存储装置包括包含浮置栅的存储单元，并且由于即使在电源被切断时快闪存储装置也维持储存的数据，因此是非易失性的。然而，快闪存储装置具有比DRAM低很多的数据输入/输出速度，并且几乎不支持随机存取。
近来，正在研究和开发具有快速操作速度和非易失性的下一代存储装置，并且下一代存储装置的示例包括相变随机存取存储器(PCRAM)、电阻式随机存取存储器(RRAM)、磁性随机存取存储器(MRAM)以及铁电式随机存取存储器(FRAM)。下一代存储装置具有包括快速的操作速度和非易失性的优点。具体地，PRAM包括包含硫族化合物的存储单元，并且通过改变存储单元的电阻值来储存数据。
发明内容
根据实施例，可以提供一种系统。根据实施例，可以提供一种存储装置。根据实施例，可以提供一种感测放大器。感测放大器可以包括电流供应单元。感测放大器可以包括放大单元。感测放大器可以包括传输晶体管。感测放大器可以包括锁存单元。电流供应单元可以被配置为向感测节点提供感测电流。放大单元可以被配置为将读取参考电压与全局位线的电压电平之间的电压差放大。传输晶体管可以被配置为基于从放大单元输出的信号将电流从感测节点传送到全局位线。锁存单元可以被配置为通过检测感测节点的电压电平变化来产生输出信号。
附图说明
图1是图示根据实施例的非易失性存储装置的示图。
图2是图示图1的切换元件的特性的电流-电压曲线图。
图3是图示根据实施例的感测放大器的示图。
图4是图示根据实施例的感测放大器的操作的时序图。
图5是图示根据实施例的感测放大器的示图。
图6是图示包括根据各种实施例的非易失性存储装置的存储卡4100的示意图。
图7是图示包括根据各种实施例的非易失性存储装置的电子设备4200的框图。
图8是图示包括根据各种实施例的非易失性存储装置的数据储存器件的框图。
图9是图示包括根据各种实施例的非易失性存储装置的电子系统4400的框图。
具体实施方式
在下文中，下面将参考附图通过实施例的示例来描述根据各种实施例的半导体装置。
图1是图示根据实施例的非易失性存储装置1的示图。参考图1，非易失性存储装置1可以包括存储单元阵列110。存储单元阵列110可以包括存储单元111和切换元件112。存储单元111可以包括可变电阻式材料并且可以储存数据。例如，存储单元111可以具有高电阻状态或低电阻状态以储存数据。具有高电阻状态的存储单元111可以表示储存复位数据，而具有低电阻状态的存储单元111可以表示储存设置数据。切换元件112可以允许电流朝预定方向(诸如二极管)流动。切换元件112可以是双向阈值开关(OTS)。当流过双向阈值开关的电流比阈值电流大或者其两端之间的电压差比阈值电压大时，双向阈值开关可以允许大量的电流流过双向阈值开关。图2是图示图1的切换元件112的特性的电流-电压曲线图。参考图2，曲线图的横轴表示切换元件112的两端之间的电压差，而曲线图的纵轴表示流过切换元件112的电流的对数标度量。当流过切换元件112的电流比阈值电流值Ith小或者切换元件112的两端之间的电压差比阈值电压值VthSET小时，切换元件112可以保持关断。当切换元件112保持关断时，流过存储单元111的电流量可以非常小。随着流过切换元件112的电流增加，当流过切换元件112的电流变得比阈值电流值Ith大或者切换元件112的两端之间的电压差变得比阈值电压值VthSET大时，切换元件112可以导通。当切换元件112导通时，无限量的电流可以流过存储单元111。当存储单元111具有低电阻状态或储存设置数据SET时，切换元件112的两端之间的电压差可以是阈值电压值VthSET，而当存储单元111具有高电阻状态或储存复位数据RESET时，切换元件112的两端之间的电压差可以是阈值电压值VthRST。如稍后所述，用于读取储存在存储单元111中的数据的读取参考电压VREAD可以具有阈值电压值VthSET与阈值电压值VthRST的电平之间的电平。
参考图1，非易失性存储装置1可以包括列开关120、行开关130、写入驱动器140和感测放大器150。存储单元阵列110可以在其一端处耦接到位线BL，而在其另一端处耦接到字线WL。非易失性存储装置1可以具有分层位线结构和分层字线结构。列开关120可以基于列选择信号CSL将全局位线GBL耦接到位线BL。尽管未示出，但是非易失性存储装置1还可以包括多个单元阵列和多个列开关。多个单元阵列中的每个和多个列开关中的每个可以基于对应的列选择信号而耦接到不同的位线。列选择信号CSL可以表示根据列地址信号的特定位线。因此，全局位线GBL可以选择性地耦接到多个位线。
行开关130可以基于字线选择信号WLS将全局字线GWL耦接到字线WL。字线选择信号WLS可以基于行地址信号而被使能。当字线选择信号WLS被使能时，行开关130可以将耦接到存储单元阵列110的另一端的字线WL耦接到全局字线GWL。尽管未示出，但是非易失性存储装置1还可以包括通常耦接到全局字线GWL的多个行开关。当特定字线选择信号WLS被使能时，全局字线GWL可以选择性地耦接到与特定字线耦接的单元阵列。全局字线GWL可以耦接到低电压VL的节点。低电压VL的节点可以耦接到接地电压和/或块体偏置电压。块体偏置电压可以具有比接地电压的电平低的负电平。例如，在非易失性存储装置1的待机模式期间，低电压VL的节点可以耦接到接地电压，而在非易失性存储装置1的激活操作期间，低电压VL的节点可以耦接到块体偏置电压，这不会限制本公开的范围。
写入驱动器140可以通过改变存储单元111的电阻值来将数据储存到存储单元111中。写入驱动器140可以基于写入信号WT和数据DATA来产生编程电流IPR。写入信号WT可以基于非易失性存储装置1从外部装置接收的写入命令来产生。数据DATA可以包括设置数据和复位数据。编程电流IPR可以包括设置编程电流和复位编程电流。写入驱动器140可以从电源电压VPPWT产生编程电流IPR。基于数据DATA，写入驱动器140可以产生用于将设置数据编程到存储单元111中的设置编程电流，以及可以产生用于将复位数据编程到存储单元111中的复位编程电流。复位编程电流的幅值可以比设置编程电流的幅值大。写入驱动器140可以通过全局位线GBL将编程电流IPR提供给存储单元阵列110来改变存储单元111的电阻状态。
感测放大器150可以通过读取储存在存储单元111中的数据来产生输出信号SAOUT。感测放大器150可以基于读取信号RD来读取储存在存储单元111中的数据。读取信号RD可以基于非易失性存储装置1从外部装置接收的读取命令来产生。感测放大器150可以基于读取信号RD和电源电压VPPWT来通过全局位线GBL向存储单元阵列110提供电流和/或电压。感测放大器150可以通过将读取参考电压VREAD与根据储存在存储单元111中的数据的电压电平和/或存储单元111的电阻状态进行比较来产生输出信号SAOUT。参考图2，读取参考电压VREAD可以具有阈值电压值VthSET和阈值电压值VthRST的电平之间的电平。
图3是图示根据实施例的感测放大器300的示图。感测放大器300可以与图1的感测放大器150相对应。参考图3，感测放大器300可以耦接到全局位线GBL，以及可以通过耦接到全局位线GBL的列开关120和位线BL而耦接到存储单元111。参考图3，感测放大器300可以包括电流供应单元310、放大单元320、传输晶体管330以及锁存单元340。电流供应单元310可以向感测放大器300供电，使得感测放大器300读取储存在存储单元阵列110的存储单元111中的数据。电流供应单元310可以接收电源电压VPPWT，以及将感测电流IS提供给感测节点SAI。电流供应单元310可以钳位被提供给感测节点SAI的电流，使得不会将过量电流提供给存储单元111。此外，电流供应单元310可以执行用于感测放大器的快速感测操作的预充电操作。电流供应单元310还可以接收预充电信号PCG，以及可以基于预充电信号PCG向感测节点SAI提供预充电电流IPCG。预充电电流IPCG的幅值可以比感测电流IS的幅值大。
放大单元320可以接收读取参考电压VREAD，并且可以耦接到全局位线GBL。放大单元320可以将全局位线GBL的电压电平与读取参考电压VREAD进行比较，以及将全局位线GBL的电压电平与读取参考电压VREAD之间的电压差放大。放大单元320可以包括第一输入部分322、第二输入部分323和输出部分324。放大单元320可以通过第一输入部分322接收读取参考电压VREAD。放大单元320的第二输入部分323可以耦接到全局位线GBL。放大单元320的第二输入部分323可以通过全局位线GBL耦接到位线BL和存储单元阵列110。当电流通过全局位线GBL被提供至存储单元111时，全局位线GBL的电压电平可以根据存储单元111的电阻状态和/或储存在存储单元111中的数据而改变。例如，当存储单元111具有低电阻状态和/或存储单元111储存设置数据时，全局位线GBL可以具有相对较低的电压电平。例如，当存储单元111具有高电阻状态和/或存储单元111储存复位数据时，全局位线GBL可以具有相对较高的电压电平。通过将耦接到第二输入部分323的全局位线GBL的电压电平与通过第一输入部分322提供的读取参考电压VREAD进行比较以及将耦接到第二输入部分323的全局位线GBL的电压电平与通过第一输入部分322提供的读取参考电压VREAD之间的电压差放大，放大单元320可以通过输出部分324来输出信号。放大单元320可以是N型放大器，并且当全局位线GBL的电压电平比读取参考电压VREAD的电压电平高时，放大单元320可以通过输出部分324输出具有相对较低电压电平的信号。另一方面，当全局位线GBL的电压电平比读取参考电压VREAD的电压电平低时，放大单元320可以通过输出部分324输出具有相对较高电压电平的信号。
传输晶体管330可以耦接到放大单元320。传输晶体管330可以耦接到放大单元320的输出部分324和第二输入部分323。传输晶体管330可以响应于从放大单元320的输出部分324输出的信号来将电流从感测节点SAI传送到全局位线GBL。传输晶体管330可以响应于从放大单元320的输出部分324输出的信号来将感测节点SAI耦接到放大单元320的第二输入部分323和全局位线GBL。随着全局位线GBL的电压电平变得更低，传输晶体管330可以将更大量的电流从感测节点SAI传送到全局位线GBL。随着全局位线GBL的电压电平变得更高，传输晶体管330可以将较小量的电流从感测节点SAI传送到全局位线GBL。传输晶体管330可以是N沟道MOS晶体管。传输晶体管330可以具有耦接到放大单元320的输出部分324的栅极、耦接到感测节点SAI的漏极以及耦接到放大单元320的第二输入部分323的源极。全局位线GBL可以耦接到放大单元320的第二输入部分323和传输晶体管330的源极，并且可以通过列开关120耦接到位线BL和与该位线BL耦接的存储单元阵列110。列开关120可以响应于列选择信号CSL来将存储单元阵列110耦接到全局位线GBL。
锁存单元340可以通过检测感测节点SAI的电压电平来输出输出信号SAOUT。当锁存使能信号LATEN被使能时，锁存单元340可以检测感测节点SAI的电压电平、锁存检测结果以及输出输出信号SAOUT。锁存单元340可以基于感测使能信号SAEN来将放大单元320的第二输入部分323耦接到全局位线GBL。锁存单元340可以基于输出信号SAOUT来产生检测信号DET。锁存单元340可以基于输出信号SAOUT来禁止感测使能信号SAEN。锁存单元340可以基于输出信号SAOUT来阻止对全局位线GBL的电流供应。锁存单元340可以产生具有与输出信号SAOUT的电平相反的电平的检测信号DET。例如，当存储单元111具有低电阻状态和/或存储单元111储存设置数据时，锁存单元340可以基于输出信号SAOUT来禁止感测使能信号SAEN。
参考图3，电流供应单元310可以包括电流镜311和钳位电流源312。电流镜311可以通过接收电源电压VPPWT将感测电流IS提供给感测节点SAI。电流供应单元310可以通过钳位电流源312来调节感测电流IS的量。钳位电流源312可以是可变电流源，并且可以耦接在电流镜311和接地电压VSS之间。电流供应单元310可以通过调节流过钳位电流源312的电流量来调节感测电流IS的量。电流供应单元310还可以包括预充电开关313。预充电开关313可以通过接收预充电信号PCG来将感测节点SAI耦接到电源电压VPPWT。因此，预充电电流IPCG可以通过预充电开关313而被提供给感测节点SAI。预充电开关313可以控制电流供应单元310提供预充电电流IPCG，使得将足够量的电荷提供给全局位线GBL。通过预充电操作，感测放大器300可以更快地执行感测操作。
放大单元320可以包括电流镜321、第一输入部分322、第二输入部分323以及输出部分324。电流镜321可以耦接到电源电压VPPWT，并且可以为第一输入部分322和第二输入部分323提供相同量的电流。第一输入部分322可以包括第一晶体管T1。第一晶体管T1可以是N沟道MOS晶体管。第一晶体管T1可以具有用于接收读取参考电压VREAD的栅极、耦接到电流镜321的漏极以及耦接到接地电压VSS的源极。第二输入部分323可以包括第二晶体管T2。第二晶体管T2可以是N沟道MOS晶体管。第二晶体管T2可以具有耦接到传输晶体管330和全局位线GBL的栅极、耦接到输出部分324的漏极以及耦接到接地电压VSS的源极。放大单元320还可以包括使能部分325。使能部分325可以在第一输入部分322和第二输入部分323与接地电压VSS之间形成电流路径。使能部分325可以包括用于接收偏置电压BIAS的晶体管，并且当施加偏置电压BIAS时，可以将第一晶体管T1和第二晶体管T2的源极耦接到接地电压VSS。
锁存单元340可以包括禁止部分341、检测部分342以及输出部分343。禁止部分341可以基于锁存使能信号LATEN来禁止锁存单元340。当锁存使能信号LATEN被禁止时，禁止部分341可以关断检测部分342，并且可以使输出节点SO放电到接地电压VSS以使锁存单元340不工作。当锁存使能信号LATEN被使能时，禁止部分341可以根据感测节点SAI的电压电平来控制检测部分342改变输出节点SO的电压电平。禁止部分341可以包括第三晶体管T3和第四晶体管T4。第三晶体管T3可以是P沟道MOS晶体管。第三晶体管T3可以具有用于接收锁存使能信号LATEN的栅极、耦接到感测节点SAI的源极以及用于接收电源电压VPPWT的漏极。第四晶体管T4可以是N沟道MOS晶体管。第四晶体管T4可以具有用于接收锁存使能信号LATEN的反相信号LATENB的栅极、耦接到输出节点SO的漏极以及耦接到接地电压VSS的源极。
检测部分342可以通过检测感测节点SAI的电压电平来改变输出节点SO的电压电平。检测部分342可以包括第五晶体管T5。第五晶体管T5可以是P沟道MOS晶体管。第五晶体管T5可以具有耦接到感测节点SAI的栅极、用于接收电源电压VPPWT的源极以及耦接到输出节点SO的漏极。当感测节点SAI的电压电平为高电平时，检测部分342可以将输出节点SO的电压电平维持在低电平，而当感测节点SAI的电压电平为低电平时，检测部分342可以通过用电源电压VPPWT来驱动输出节点SO以将输出节点SO的电压电平改变到高电平。
输出部分343可以通过缓冲输出节点SO的电压电平来产生检测信号DET和输出信号SAOUT。输出部分343可以包括多个反相器。输出部分343可以产生具有与输出节点SO的电压电平相反的电压电平的检测信号DET，以及具有与输出节点SO的电压电平相对应的逻辑电平的输出信号SAOUT。
锁存单元340还可以包括电流开关344和放电部分345。电流开关344可以响应于感测使能信号SAEN将放大单元320的第二输入部分323耦接到全局位线GBL。电流开关344可以响应于输出信号SAOUT来阻止通过传输晶体管330对全局位线GBL的电流供应。例如，当感测使能信号SAEN被使能为高电平时，电流开关344可以将第二输入部分323耦接到全局位线GBL，而当感测使能信号SAEN被禁止到低电平时，电流开关344可以将第二输入部分323与全局位线GBL去耦接。可以基于检测信号DET来禁止感测使能信号SAEN。例如，当输出节点SO和输出信号SAOUT具有高电平时，可以基于检测信号DET来禁止感测使能信号SAEN。
放电部分345可以基于输出节点SO的电压电平来使全局位线GBL放电。即，放电部分345可以基于检测部分342的检测结果来使全局位线GBL放电。放电部分345可以包括第六晶体管T6。第六晶体管T6可以是N沟道MOS晶体管。第六晶体管T6可以具有耦接到输出节点SO的栅极、耦接到全局位线GBL的漏极以及耦接到接地电压VSS的源极。例如，当输出节点SO的电压电平为低电平时，放电部分345可以不使全局位线GBL放电，而当输出节点SO的电压电平为高电平时，放电部分345可以使全局位线GBL放电到接地电压VSS。
图4是图示根据本公开的实施例的示例的感测放大器的操作的时序图。在下文中，将参考图1至图4来描述根据本公开的实施例的示例的感测放大器300的操作。当非易失性存储装置1从外部设备接收到读取命令时，读取信号RD被使能，并且感测放大器300可以读取储存在存储单元111中的数据。当读取信号RD被使能时，预充电信号PCG可以被使能。预充电开关313可以导通，并且可以响应于预充电信号PCG将感测节点SAI耦接到电源电压VPPWT。因此，可以从电流供应单元310向感测节点SAI提供预充电电流IPCG。然后，感测使能信号SAEN和列选择信号CSL可以被使能。当感测使能信号SAEN被使能时，放大单元320的第二输入部分323和传输晶体管330可以耦接到全局位线GBL。因此，可以通过传输晶体管330将电流提供给全局位线GBL。全局位线GBL可以根据通过传输晶体管330从感测节点SAI提供的电流来充电，并且全局位线GBL的电压电平可以上升到与读取参考电压VREAD相对应的电平。此时，为感测节点SAI提供预充电电流IPCG，因此全局位线GBL的电压电平可以快速上升。此外，存储单元阵列110的存储单元111可以响应于列选择信号CSL耦接到全局位线GBL。然后字线选择信号WLS可以被使能。当字线选择信号WLS可以被使能时，存储单元111可以通过全局字线GWL耦接到低电压VL的节点。在字线选择信号WLS被使能时，预充电信号PCG可以被禁止。因此，电流供应单元310可以将感测电流IS提供给感测节点SAI。
图4图示了表示存储单元111具有低电阻状态或者存储单元111储存设置数据的实线，以及表示存储单元111具有高电阻状态或者存储单元111储存复位数据的虚线。当存储单元111耦接到全局位线GBL和全局字线GWL时，电流可以流过存储单元111。此时，当存储单元111具有低电阻状态时，全局位线GBL的电压电平可以比读取参考电压VREAD的电压电平低，并且从放大单元320的输出部分324输出的信号的电压电平可以逐渐上升。因此，传输晶体管330可以形成更大的电流路径，并且可以通过传输晶体管330向全局位线GBL提供相对较大量的电流。另一方面，当存储单元111具有高电阻状态时，全局位线GBL的电压电平可以比读取参考电压VREAD的电压电平高，并且从放大单元320的输出部分324输出的信号的电压电平可以逐渐下降。因此，传输晶体管330可以形成较小的电流路径，并且可以通过传输晶体管330向全局位线GBL提供相对较小量的电流。考虑到耦接到存储单元111的切换元件112的特性，传输晶体管330可以根据存储单元111的电阻状态来改变被提供给存储单元111的电流量。当存储单元111具有低电阻状态时，可以为全局位线GBL提供更大量的电流。因此，可以为切换元件112容易地提供比阈值电流Ith更大的电流，并且切换元件112可以导通，使得大量的电流急剧地流过存储单元111。
当锁存使能信号LATEN被使能时，禁止部分341的第三晶体管T3和第四晶体管T4可以关断。检测部分342可以通过检测感测节点SAI的电压电平来改变输出节点SO的电压电平。当存储单元111具有低电阻状态时，检测部分342可以通过检测感测节点SAI的电压电平的下降来将电源电压VPPWT提供到输出节点SO，并且感测节点SAI的电压电平可以变成高电平。输出部分343可以根据输出节点SO的电压电平来产生具有高电平的输出信号SAOUT。此时，输出部分343可以通过产生检测信号DET来禁止感测使能信号SAEN。当感测使能信号SAEN被禁止时，电流开关344可以关断。因此，可以阻止通过感测节点SAI和传输晶体管330对全局位线GBL的额外电流供应。此外，当输出节点SO的电压电平变为高电平时，放电部分345可以导通，并且可以使全局位线GBL放电。随着全局位线GBL的电压电平下降，流过存储单元111的电流可以减小。因此，可以防止过量电流流过存储单元111，从而可以维持存储单元111的耐久性。
当存储单元111具有高电阻状态时，可以维持感测节点SAI的电压电平，并且可以关断检测部分342。因此，输出节点SO的电压电平可以保持在低电平，并且输出部分343可以产生具有低电平的输出信号SAOUT。当输出信号SAOUT具有低电平时，感测使能信号SAEN可以保持被使能，而在列选择信号CSL和字线选择信号WLS被禁止时，感测使能信号SAEN可以被禁止。
图5是图示根据本公开的实施例的示例的感测放大器500的示图。感测放大器500可以与图1的感测放大器150相对应。参考图5，感测放大器500可以包括电流供应单元510、第一电流钳位单元550、放大单元520、传输晶体管530以及锁存单元540。电流供应单元510可以向感测节点SAI提供感测电流IS。电流供应单元510可以基于预充电信号PCG向感测节点SAI提供预充电电流IPCG。第一电流钳位单元550可以基于读取参考电压VREAD来调节感测电流IS的量。即，第一电流钳位单元550可以钳位由电流供应单元510提供的感测电流IS。电流供应单元510可以包括电流镜511和预充电开关513。电流镜511可以接收电源电压VPPWT，以及可以为第一电流钳位单元550和感测节点SAI提供相同量的电流。预充电开关513可以基于预充电信号PCG向感测节点SAI提供预充电电流IPCG。当预充电信号PCG被使能时，预充电开关513可以向感测节点SAI提供电源电压VPPWT。第一电流钳位单元550可以基于读取参考电压VREAD来将电流镜511耦接到接地电压VSS，因此由电流供应单元510提供的感测电流IS可以由第一电流钳位单元550来钳位。第一电流钳位单元550可以包括第十一晶体管T11。第十一晶体管T11可以是N沟道MOS晶体管。第十一晶体管T11可以具有用于接收读取参考电压VREAD的栅极、耦接到电流镜511的漏极以及耦接到接地电压VSS的源极。
感测放大器500还可以包括第二电流钳位单元560和电流吸收单元570。第二电流钳位单元560可以基于全局位线GBL的电压电平来钳位感测电流IS。电流吸收单元570可以通过基于偏置电压BIAS将第一电流钳位单元550和第二电流钳位单元560耦接到接地电压VSS来形成第一电流钳位单元550和第二电流钳位单元560与接地电压VSS之间的电流路径。第二电流钳位单元560可以包括第十二晶体管T12。第十二晶体管T12可以是N沟道MOS晶体管。第十二晶体管T12可以具有耦接到全局位线GBL的栅极、耦接到全局位线GBL的漏极以及耦接到接地电压VSS的源极。电流吸收单元570可以包括第十三晶体管T13。第十三晶体管T13可以是N沟道MOS晶体管。第十三晶体管T13可以具有用于接收偏置电压BIAS的栅极、共同耦接到第十一晶体管T11和第十二晶体管T12的源极的漏极以及耦接到接地电压VSS的源极。
放大单元520可以接收读取参考电压VREAD，以及可以耦接到全局位线GBL。放大单元520可以将全局位线GBL的电压电平和读取参考电压VREAD的电压电平进行比较，以及可以将全局位线GBL的电压电平与读取参考电压VREAD的电压电平之间的电压差放大。放大单元520可以包括电流镜521、第一输入部分522、第二输入部分523以及输出部分524。电流镜521可以耦接到电源电压VPPWT，以及可以为第一输入部分522和第二输入部分523提供相同量的电流。第一输入部分522可以接收读取参考电压VREAD。第二输入部分523可以耦接到全局位线GBL。输出部分524可以耦接到传输晶体管530。放大单元520还可以包括使能部分525。使能部分525可以通过接收偏置电压BIAS而在第一输入部分522和第二输入部分523与接地电压VSS之间形成电流路径。
传输晶体管530可以响应于从放大单元520的输出部分524输出的信号来将感测节点SAI耦接到放大单元520的第二输入部分523和全局位线GBL。传输晶体管530可以基于从放大单元520的输出部分524输出的信号来改变从感测节点SAI传送到放大单元520的输出部分524和全局位线GBL的电流量。全局位线GBL可以通过列开关120耦接到位线BL和存储单元阵列110。当列选择信号CSL被使能时，列开关120可以将全局位线GBL耦接到存储单元阵列110的存储单元111。
锁存单元540可以通过检测感测节点SAI的电压电平来输出输出信号SAOUT。当锁存使能信号LATEN被使能时，锁存单元540可以检测感测节点SAI的电压电平。当锁存使能信号LATEN被禁止时，锁存单元540可以被禁止。当感测使能信号SAEN被使能时，锁存单元540可以将第二输入部分523耦接到全局位线GBL，以及可以基于输出信号SAOUT来禁止感测使能信号SAEN。锁存单元540可以产生具有与输出信号SAOUT的电平相反的电平的检测信号DET，并且可以基于检测信号DET来禁止感测使能信号SAEN。例如，当检测到存储单元111具有低电阻状态和/或检测到存储单元111储存设置数据时，锁存单元540可以禁止感测使能信号SAEN。当输出信号SAOUT具有高电平时，锁存单元540可以产生具有低电平的检测信号DET，以及可以基于检测信号DET来禁止感测使能信号SAEN。当感测使能信号SAEN被禁止时，锁存单元540可以将第二输入部分523与全局位线GBL去耦接。因此，可以阻止通过传输晶体管530对全局位线GBL的电流供应。通过检测感测节点SAI的电压电平，当检测到存储单元111具有低电阻状态以及输出信号SAOUT变为具有高电平时，锁存单元540可以使全局位线GBL放电。因此，全局位线GBL的电压电平可以下降，并且可以防止过量电流流过存储单元111。
锁存单元540可以包括禁止部分541、检测部分542、输出部分543、电流开关544以及放电部分545。当锁存使能信号LATEN被禁止时，禁止部分541可以禁止锁存单元540，以使锁存单元540不检测感测节点SAI的电压电平。当锁存使能信号LATEN被使能时，禁止部分541可以关断，以便锁存单元540检测感测节点SAI的电压电平。检测部分542可以通过检测感测节点SAI的电压电平来改变输出节点SO的电压电平。例如，当感测节点SAI的电压电平为低电平时，检测部分542可以用电源电压VPPWT驱动输出节点SO，而当感测节点SAI的电压电平为高电平时，检测部分542可以不驱动输出节点SO。输出部分543可以通过缓冲输出节点SO的电压电平来产生输出信号SAOUT。此外，输出部分543可以产生具有与输出信号SAOUT的电平相反的电平的检测信号DET。
电流开关544可以接收感测使能信号SAEN。当感测使能信号SAEN被使能时，电流开关544可以导通并且可以将第二输入部分523耦接到全局位线GBL。当感测使能信号SAEN被禁止时，电流开关544可以关断并且可以将第二输入部分523与全局位线GBL去耦接。放电部分545可以基于输出节点SO的电压电平将全局位线GBL耦接到接地电压VSS。当被导通时，放电部分545可以使全局位线GBL放电。
在下文中，将参考图1、图4和图5描述根据本公开的实施例的示例的感测放大器500的操作。当预充电信号PCG被使能时，预充电开关513可以向感测节点SAI提供预充电电流IPCG。当感测使能信号SAEN被使能时，电流开关544可以导通，并且感测节点SAI可以通过传输晶体管530耦接到全局位线GBL。因此，全局位线GBL可以由被提供至感测节点SAI的预充电电流IPCG来充电，并且全局位线GBL的电压电平可以上升。当列选择信号CSL被使能时，位线BL和耦接到该位线BL的存储单元阵列110可以耦接到全局位线GBL。然后，当字线选择信号WLS被使能时，存储单元阵列110可以耦接到低电压VL的节点，并且预充电信号PCG可以被禁止。由于预充电信号PCG被禁止，预充电开关513可以关断，并且电流供应单元510可以向感测节点SAI提供感测电流IS。此时，感测电流IS可以由第一电流钳位单元550来钳位。
当存储单元111具有低电阻状态时，被提供给第二输入部分523的全局位线GBL的电压电平可以变得比读取参考电压VREAD的电压电平低，而输出部分524的电压电平可以变得相对较高。因此，传输晶体管530可以为全局位线GBL提供相对较大量的电流。随着流过第二电流钳位单元560的电流也变小，被提供给全局位线GBL的电流量可以变得更大。可以容易地为全局位线GBL提供比阈值电流Ith大的电流，并且切换元件112可以导通。大量电流可以急剧地流过存储单元111和切换元件112。因此，感测节点SAI的电压电平可以下降。当锁存使能信号LATEN被使能时，检测部分542可以检测感测节点SAI的电压电平的下降，并且可以用电源电压VPPWT驱动输出节点SO。输出部分543可以根据输出节点SO的电压电平来产生具有高电平的输出信号SAOUT。此外，输出部分543可以通过产生具有低电平的检测信号DET来禁止感测使能信号SAEN。当感测使能信号SAEN被禁止时，电流开关544可以关断，并且第二输入部分523可以与全局位线GBL去耦接。因此，可以阻止通过传输晶体管530对全局位线GBL的电流供应。此外，放电部分545可以根据输出节点SO的电压电平而导通，并且可以使全局位线GBL放电。因此，全局位线GBL的电压电平可以下降，并且可以减小被提供给存储单元111的电流。如上所述，感测放大器500可以通过快速检测存储单元111具有低电阻状态或者存储单元111储存设置数据来减少感测操作时间，并且当感测操作完成时，可以减少流过存储单元111的电流量，这提高了存储单元111的耐久性。
当存储单元111具有高电阻状态时，被提供给第二输入部分523的全局位线GBL的电压电平可以变得比读取参考电压VREAD的电压电平高，而输出部分524的电压电平可以变得相对较低。因此，传输晶体管530可以为全局位线GBL提供相对较小量的电流。随着流过第二电流钳位单元560的电流也变得更大，被提供给全局位线GBL的电流量可以变得更小。可以为全局位线GBL提供比阈值电流Ith小的电流，并且切换元件112可以保持关断。因此，少量的电流可以流过存储单元111和切换元件112。因此，可以维持感测节点SAI的电压电平，并且检测部分542可以不用电源电压VPPWT驱动输出节点SO。输出部分543可以根据输出节点SO的电压电平来产生具有低电平的输出信号SAOUT。此时，即使在第二输入部分523没有与全局位线GBL去耦接时，大量的电流也不会流过存储单元111和切换元件112。在列选择信号CSL和字线选择信号WLS被禁止时，感测使能信号SAEN可以被禁止。
图6是图示包括根据各种实施例的存储装置的非易失性存储卡4100的示意图。参考图6，存储卡系统4100可以包括控制器4110、存储器4120以及接口构件4130。控制器4110和存储器4120可以被配置为交换命令和/或数据。例如，存储器4120可以用于储存由控制器4110运行的命令和/或用户数据。
存储卡系统4100可以将数据储存到存储器4120中或者将数据从存储器4120输出到外部。存储器4120可以包括根据各种实施例的非易失性存储装置1。
接口构件4130可以被配置为传送来自外部的数据或将数据传送到外部。存储卡系统4100可以是多媒体卡(MMC)、安全数字卡(SD)或便携式数据储存器件。
图7是图示包括根据各种实施例的非易失性存储装置的电子设备4200的框图。参考图7，电子设备4200可以包括处理器4210、存储器4220以及输入和输出(输入/输出)设备4230。处理器4210、存储器4220以及输入/输出设备4230可以通过总线4246彼此耦接。
存储器4220可以从处理器4210接收控制信号。存储器4220可以用于储存用于处理器4210的操作的代码和数据。存储器4220可以用于储存通过总线4246访问的数据。存储器4220可以包括根据各种实施例的非易失性存储装置1。可以提供用于本公开的实施方式和修改的附加电路和控制信号。
电子设备4200可以被包括在需要存储器4220的各种电子控制设备中。例如，电子设备4200可以用在个人数字助理(PDA)、膝上型计算机、便携式计算机、网络平板电脑、无线电话、便携式电话、数字音乐播放器、MP3播放器、导航、固态盘(SSD)、家用电器或能够进行无线通信的任意设备中。
将参考图8和图9来描述电子设备4200的实施方式和修改的示例。
图8是图示包括根据各种实施例的非易失性存储装置的数据储存器件的框图。参考图8，可以提供诸如固态盘(SSD)4311的数据储存器件。SSD 4311可以包括接口4313、控制器4315、非易失性存储器4318以及缓冲存储器4319。
SSD 4311通过半导体装置来储存数据。由于SSD 4311操作更快并且易于小型化和轻量化，同时具有低机械延迟或故障率、低热以及低噪声，因此SSD 4311具有优于硬盘驱动器(HDD)的优点。SSD 4311可以广泛用在笔记本PC、上网本、台式PC、MP3播放器或便携式储存器件中。
控制器4315可以设置在接口4313附近并且可以电耦接到接口4313。控制器4315可以是包括存储器控制器和缓冲器控制器的微处理器。非易失性存储器4318可以设置在控制器4315附近，并且可以通过连接端子T电耦接到控制器4315。SSD 4311的数据储存容量可以与非易失性存储器4318的数据储存容量相对应。缓冲存储器4319可以设置在控制器4315附近，并且可以电耦接到控制器4315。
接口4313可以耦接到主机4302并且被配置为传送诸如数据的电信号。例如，接口4313可以遵守诸如SATA、IDE、SCSI和/或其组合的协议。非易失性存储器4318可以通过控制器4315耦接到接口4313。
非易失性存储器4318可以储存通过接口4313提供的数据。非易失性存储器4318可以包括根据各种实施例的非易失性存储装置1。即使当SSD 4311的电源被切断时，非易失性存储器4318也可以维持储存的数据。
缓冲存储器4319可以包括易失性存储器。易失性存储器可以是DRAM和/或SRAM。缓冲存储器4319可以比非易失性存储器4318更快地操作。
接口4313可以比非易失性存储器4318更快地处理数据。缓冲存储器4319可以暂时储存数据。通过接口4313提供的数据可以经由控制器4315被暂时储存在缓冲存储器4319中，以及可以以非易失性存储器4318的数据储存速度被储存在非易失性存储器4318中。
在储存在非易失性存储器4318中的数据之中，频繁访问的数据可以预先从非易失性存储器4318中被读取，以及被暂时储存在缓冲存储器4319中。即，缓冲存储器4319可以用于增加SSD 4311的有效操作速度，并且降低SSD 4311的错误率。
图9是图示包括根据各种实施例的非易失性存储装置的电子系统4400的框图。参考图9，电子系统4400可以包括主体4410、微处理器单元4420、电源单元4430、功能单元4440以及显示控制器单元4450。
主体4410可以是由印刷电路板(PCB)形成的主板。微处理器单元4420、电源单元4430、功能单元4440以及显示控制器单元4450可以安装在主体4410上。显示单元4460可以设置在主体4410中或主体4410的外部。例如，显示单元4460可以设置在主体4410的表面上，并且显示由显示控制器单元4450处理的图像。
电源单元4430可以从外部电池接收预定电压、将提供的电压分压成所需的各种电平的电压以及将分压提供给微处理器单元4420、功能单元4440、显示控制器单元4450等等。微处理器单元4420可以从电源单元4430接收分压，以及可以控制功能单元4440和显示单元4460。功能单元4440可以执行电子系统4400的各种功能。例如，如果电子系统4400是蜂窝电话，则功能单元4440可以包括能够通过与外部设备4470等通信来执行蜂窝电话功能(诸如拨号、将图像输出到显示单元4460、将语音输出到扬声器)的各种元件，并且当在电子系统4400中安装有照相机时，功能单元4440可以用作相机图像处理器。
如果电子系统4400耦接到存储卡以用于储存容量扩展，则功能单元4440可以是存储卡控制器。功能单元4440可以通过有线或无线通信单元4480与外部设备4470交换信号。如果电子系统4400需要诸如通用串行总线(USB)储存器件的设备来功能扩展，则功能单元4440可以充当接口控制器。根据各种实施例的非易失性存储装置1可以应用到微处理器单元4420和功能单元4440中的一个或更多个。
虽然上面已经描述了某些实施例，但是本领域技术人员将理解，所描述的实施例仅仅是示例性的。因此，感测放大器、非易失性存储装置及包括其的系统不应该基于所描述的实施例而受到限制。相反，包括本文所述的感测放大器、非易失性存储装置及包括其的系统仅基于所附权利要求书结合以上的描述和附图来限制。

Claims (20)

1.一种感测放大器，包括：
电流供应单元，其被配置为向感测节点提供感测电流；
放大单元，其被配置为通过其第一输入部分接收读取参考电压，在其第二输入部分处耦接到全局位线，以及将读取参考电压与全局位线的电压电平进行比较，以及将读取参考电压与全局位线的电压电平之间的电压差放大；
传输晶体管，其被配置为基于从放大单元的输出部分输出的信号来将电流从感测节点传送到全局位线；以及
锁存单元，其被配置为通过检测感测节点的电压电平来产生输出信号。
2.如权利要求1所述的感测放大器，其中，电流供应单元包括钳位电流源，并且通过调节流过钳位电流源的电流量来调节感测电流的量。
3.如权利要求2所述的感测放大器，其中，电流供应单元还包括预充电开关，所述预充电开关被配置为基于预充电信号向感测节点提供预充电电流，并且预充电电流的量比感测电流的量大。
4.如权利要求1所述的感测放大器，其中，锁存单元包括检测部分，所述检测部分被配置为当锁存使能信号被使能时，通过检测感测节点的电压电平来产生输出信号。
5.如权利要求4所述的感测放大器，其中，锁存单元还包括电流开关，所述电流开关被配置为基于感测使能信号来将放大单元的第二输入部分耦接到全局位线。
6.如权利要求5所述的感测放大器，其中，锁存单元基于输出信号来禁止感测使能信号，以及当感测使能信号被禁止时，电流开关将放大单元的第二输入部分与全局位线去耦接。
7.如权利要求4所述的感测放大器，其中，锁存单元还包括放电部分，所述放电部分被配置为基于检测部分的检测结果来使全局位线放电。
8.如权利要求1所述的感测放大器，其中，传输晶体管具有耦接到放大单元的输出部分的栅极、耦接到感测节点的漏极以及耦接到全局位线的源极。
9.如权利要求1所述的感测放大器，其中，随着全局位线的电压电平变得更低，传输晶体管向全局位线提供更大量的电流，而随着全局位线的电压电平变得更高，传输晶体管向全局位线提供更小量的电流。
10.一种感测放大器，包括：
电流供应单元，其被配置为基于电源电压向感测节点提供感测电流；
第一电流钳位单元，其被配置为基于读取参考电压来调节感测电流的量；
放大单元，其被配置为通过其第一输入部分来接收读取参考电压，在其第二输入部分处耦接到全局位线，以及将读取参考电压与全局位线的电压电平进行比较以及将读取参考电压与全局位线的电压电平之间的电压差放大；
传输晶体管，其被配置为基于从放大单元的输出部分输出的信号来将感测节点耦接到全局位线；以及
锁存单元，其被配置为通过检测感测节点的电压电平来产生输出信号。
11.如权利要求10所述的感测放大器，其中，电流供应单元还包括预充电开关，所述预充电开关被配置为基于预充电信号向感测节点提供预充电电流，并且预充电电流的量比感测电流的量大。
12.如权利要求10所述的感测放大器，还包括第二电流钳位单元，所述第二电流钳位单元被配置为基于全局位线的电压电平来调节被提供给全局位线的电流量。
13.如权利要求10所述的感测放大器，其中，传输晶体管具有耦接到放大单元的输出部分的栅极、耦接到感测节点的漏极以及耦接到全局位线的源极。
14.如权利要求10所述的感测放大器，其中，锁存单元包括检测部分，所述检测部分被配置为当锁存使能信号被使能时，通过检测感测节点的电压电平来产生输出信号。
15.如权利要求14所述的感测放大器，其中，锁存单元还包括电流开关，所述电流开关被配置为基于感测使能信号来将放大单元的第二输入部分耦接到全局位线。
16.如权利要求15所述的感测放大器，其中，锁存单元基于输出信号来禁止感测使能信号，以及当感测使能信号被禁止时，电流开关将放大单元的第二输入部分与全局位线去耦接。
17.如权利要求14所述的感测放大器，其中，锁存单元还包括放电部分，所述放电部分被配置为基于检测部分的检测结果来使全局位线放电。
18.一种存储装置，包括：
感测放大器，包括：
电流供应单元，其被配置为向感测节点提供感测电流；
放大单元，其被配置为通过其第一输入部分接收读取参考电压，在其第二输入部分处耦接到全局位线，以及将读取参考电压与全局位线的电压电平进行比较以及将读取参考电压与全局位线的电压电平之间的电压差放大；
传输晶体管，其被配置为基于从放大单元的输出部分输出的信号来将电流从感测节点传送到全局位线；以及
锁存单元，其被配置为通过检测感测节点的电压电平来产生输出信号；
列开关，其通过全局位线耦接到感测放大器；以及
存储单元，其通过位线耦接到列开关。
19.如权利要求18所述的存储装置，其中，列开关被配置为基于列选择信号来将全局位线耦接到位线和耦接到所述位线的存储单元。
20.如权利要求18所述的存储装置，
其中，当存储单元具有低电阻状态或者存储单元已经储存了设置数据时，传输晶体管向全局位线提供更小量的电流，以及
其中，当存储单元具有高电阻状态和/或存储单元已经储存了复位数据时，传输晶体管向全局位线提供更大量的电流。
CN201710700651.5A 2016-08-29 2017-08-16 感测放大器、存储装置及包括其的系统 Active CN107799133B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2016-0110116 2016-08-29
KR1020160110116A KR102571192B1 (ko) 2016-08-29 2016-08-29 센스 앰프, 이를 포함하는 비휘발성 메모리 장치 및 시스템

Publications (2)

Publication Number Publication Date
CN107799133A true CN107799133A (zh) 2018-03-13
CN107799133B CN107799133B (zh) 2021-03-16

Family

ID=61242568

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710700651.5A Active CN107799133B (zh) 2016-08-29 2017-08-16 感测放大器、存储装置及包括其的系统

Country Status (4)

Country Link
US (2) US9972366B2 (zh)
KR (1) KR102571192B1 (zh)
CN (1) CN107799133B (zh)
TW (1) TWI745404B (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110097914A (zh) * 2019-04-30 2019-08-06 上海华力微电子有限公司 电流比较读电路
CN110277122A (zh) * 2018-03-16 2019-09-24 台湾积体电路制造股份有限公司 存储器件及其感测放大器和读取方法
CN111429955A (zh) * 2020-03-10 2020-07-17 北京中科银河芯科技有限公司 读出放大器、存储数据读出方法、集成电路及电子设备
CN112116943A (zh) * 2019-06-21 2020-12-22 爱思开海力士有限公司 用于减轻读取干扰的非易失性存储装置以及使用其的系统
CN112259135A (zh) * 2020-10-23 2021-01-22 海光信息技术股份有限公司 静态随机存储器的读数据控制装置、控制方法及电子设备
CN113345492A (zh) * 2020-02-18 2021-09-03 爱思开海力士有限公司 电压发生电路和使用该电压发生电路的非易失性存储装置
US11984159B2 (en) 2019-06-21 2024-05-14 SK Hynix Inc. Nonvolatile memory apparatus for mitigating read disturbance and system using the same

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180045693A (ko) * 2016-10-26 2018-05-04 에스케이하이닉스 주식회사 반도체 메모리 장치
KR102526621B1 (ko) * 2018-04-23 2023-04-28 에스케이하이닉스 주식회사 비휘발성 메모리 장치 및 이의 동작 방법
KR102508312B1 (ko) * 2018-04-23 2023-03-10 에스케이하이닉스 주식회사 비휘발성 메모리 장치 및 이의 동작 방법
KR102478221B1 (ko) * 2018-07-09 2022-12-15 에스케이하이닉스 주식회사 읽기 동작을 제어하는 제어회로를 포함하는 반도체 메모리 장치
US10796770B2 (en) * 2018-12-17 2020-10-06 Macronix International Co., Ltd. Sensing circuit of memory device and associated sensing method
US10803912B2 (en) 2019-01-18 2020-10-13 Sandisk Technologies Llc Fast voltage compensation without feedback
KR20200141887A (ko) * 2019-06-11 2020-12-21 에스케이하이닉스 주식회사 읽기 동작을 제어하는 제어회로를 포함하는 반도체 메모리 장치
KR20210009088A (ko) * 2019-07-16 2021-01-26 에스케이하이닉스 주식회사 디스터번스를 완화시키는 비휘발성 메모리 장치 및 이의 동작 방법
CN110610730B (zh) * 2019-09-02 2021-08-24 上海华虹宏力半导体制造有限公司 灵敏放大器
CN113870911A (zh) * 2020-06-30 2021-12-31 长鑫存储技术(上海)有限公司 灵敏放大器、存储装置及读写方法
KR20220153358A (ko) * 2021-05-11 2022-11-18 에스케이하이닉스 주식회사 저항 변화 메모리 장치, 이를 포함하는 메모리 시스템 및 저항 변화 메모리 장치의 구동 방법
CN113555042B (zh) * 2021-08-03 2023-12-19 北京紫光青藤微系统有限公司 灵敏放大器电路、存储器
CN113793629B (zh) * 2021-09-02 2022-09-06 中天弘宇集成电路有限责任公司 灵敏放大器及存储装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1881469A (zh) * 2005-04-14 2006-12-20 奥沃尼克斯股份有限公司 不用触发重置单元阈值装置读取相变存储器
CN101976578A (zh) * 2010-10-09 2011-02-16 中国科学院上海微系统与信息技术研究所 相变存储单元的数据读出电路及读出方法
CN103456341A (zh) * 2012-06-04 2013-12-18 三星电子株式会社 用于电阻型存储器的感测放大器电路
US20150340087A1 (en) * 2013-03-22 2015-11-26 Masahiro Takahashi Nonvolatile random access memory
CN105469828A (zh) * 2015-10-22 2016-04-06 上海华虹宏力半导体制造有限公司 一种高速敏感放大器
US20160267969A1 (en) * 2015-03-09 2016-09-15 Kabushiki Kaisha Toshiba Semiconductor storage device

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6097638A (en) * 1997-02-12 2000-08-01 Kabushiki Kaisha Toshiba Semiconductor memory device
JP3789241B2 (ja) * 1998-12-01 2006-06-21 Ｎｅｃエレクトロニクス株式会社 バイアス回路及び半導体記憶装置
JP3471251B2 (ja) * 1999-04-26 2003-12-02 Ｎｅｃエレクトロニクス株式会社 不揮発性半導体記憶装置
JP4271168B2 (ja) * 2004-08-13 2009-06-03 株式会社東芝 半導体記憶装置
US7193898B2 (en) * 2005-06-20 2007-03-20 Sandisk Corporation Compensation currents in non-volatile memory read operations
FR2888659A1 (fr) * 2005-07-18 2007-01-19 St Microelectronics Sa Amplificateur de lecture pour memoire non volatile
US7688635B2 (en) * 2006-07-14 2010-03-30 Micron Technology, Inc. Current sensing for Flash
KR100843144B1 (ko) * 2006-12-20 2008-07-02 삼성전자주식회사 저항체를 이용한 비휘발성 메모리 장치 및 그 구동 방법
US7817073B2 (en) 2007-06-15 2010-10-19 Micron Technology, Inc. Integrators for delta-sigma modulators
KR100887061B1 (ko) * 2007-07-24 2009-03-04 주식회사 하이닉스반도체 상 변화 메모리 장치
KR20090126587A (ko) * 2008-06-04 2009-12-09 삼성전자주식회사 상 변화 메모리 장치 및 그것의 읽기 방법
JP5193830B2 (ja) * 2008-12-03 2013-05-08 株式会社東芝 不揮発性半導体メモリ
JP4720912B2 (ja) 2009-01-22 2011-07-13 ソニー株式会社 抵抗変化型メモリデバイス
KR101047051B1 (ko) * 2009-05-20 2011-07-06 주식회사 하이닉스반도체 비휘발성 반도체 메모리 회로
CN102820056B (zh) 2011-06-07 2015-05-20 中国科学院上海微系统与信息技术研究所 相变存储器的数据读出电路
KR20140028571A (ko) * 2012-08-29 2014-03-10 에스케이하이닉스 주식회사 반도체 장치 및 이의 동작 방법
US8908426B2 (en) * 2012-12-04 2014-12-09 Macronix International Co., Ltd. Cell sensing circuit for phase change memory and methods thereof
KR20140078849A (ko) * 2012-12-18 2014-06-26 삼성전자주식회사 저항성 메모리 장치, 이를 포함하는 시스템 및 데이터 리드 방법
WO2014138205A2 (en) * 2013-03-05 2014-09-12 The University Of North Carolina At Chapel Hill Methods, systems, and computer readable media for detecting a compromised computing host
KR20160050534A (ko) * 2014-10-30 2016-05-11 에스케이하이닉스 주식회사 누설 전류 감지부를 구비하는 반도체 집적 회로 장치 및 그 구동방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1881469A (zh) * 2005-04-14 2006-12-20 奥沃尼克斯股份有限公司 不用触发重置单元阈值装置读取相变存储器
CN101976578A (zh) * 2010-10-09 2011-02-16 中国科学院上海微系统与信息技术研究所 相变存储单元的数据读出电路及读出方法
CN103456341A (zh) * 2012-06-04 2013-12-18 三星电子株式会社 用于电阻型存储器的感测放大器电路
US20150340087A1 (en) * 2013-03-22 2015-11-26 Masahiro Takahashi Nonvolatile random access memory
US20160267969A1 (en) * 2015-03-09 2016-09-15 Kabushiki Kaisha Toshiba Semiconductor storage device
CN105469828A (zh) * 2015-10-22 2016-04-06 上海华虹宏力半导体制造有限公司 一种高速敏感放大器

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110277122A (zh) * 2018-03-16 2019-09-24 台湾积体电路制造股份有限公司 存储器件及其感测放大器和读取方法
CN110097914A (zh) * 2019-04-30 2019-08-06 上海华力微电子有限公司 电流比较读电路
CN112116943A (zh) * 2019-06-21 2020-12-22 爱思开海力士有限公司 用于减轻读取干扰的非易失性存储装置以及使用其的系统
US11984159B2 (en) 2019-06-21 2024-05-14 SK Hynix Inc. Nonvolatile memory apparatus for mitigating read disturbance and system using the same
CN113345492A (zh) * 2020-02-18 2021-09-03 爱思开海力士有限公司 电压发生电路和使用该电压发生电路的非易失性存储装置
CN113345492B (zh) * 2020-02-18 2024-03-08 爱思开海力士有限公司 电压发生电路和使用该电压发生电路的非易失性存储装置
CN111429955A (zh) * 2020-03-10 2020-07-17 北京中科银河芯科技有限公司 读出放大器、存储数据读出方法、集成电路及电子设备
CN112259135A (zh) * 2020-10-23 2021-01-22 海光信息技术股份有限公司 静态随机存储器的读数据控制装置、控制方法及电子设备

Also Published As

Publication number Publication date
CN107799133B (zh) 2021-03-16
US20180233178A1 (en) 2018-08-16
KR102571192B1 (ko) 2023-08-28
US20180059938A1 (en) 2018-03-01
US9972366B2 (en) 2018-05-15
KR20180024257A (ko) 2018-03-08
TWI745404B (zh) 2021-11-11
TW201820336A (zh) 2018-06-01

Similar Documents

Publication Publication Date Title
CN107799133A (zh) 感测放大器、存储装置及包括其的系统
CN108154897B (zh) 包括电压钳位电路的非易失性存储装置
WO2014036304A1 (en) Memory array with power-efficient read architecture
US20180358085A1 (en) Semiconductor memory apparatus and operating method thereof
US10726915B2 (en) Semiconductor memory apparatus, semiconductor system and electronic device including the semiconductor memory apparatus
CN107993683A (zh) 感测放大器、存储装置以及包括其的系统
US11443801B2 (en) Semiconductor memory apparatus for preventing disturbance
US9997243B2 (en) Sense amplifier, and nonvolatile memory device and system including the same
US10083750B2 (en) Semiconductor memory apparatus for adjusting voltage level of global word line, and operating method thereof
US11581041B2 (en) Nonvolatile memory apparatus performing consecutive access operations and an operation method of the nonvolatile memory apparatus
US11790957B2 (en) Voltage generating circuit and a nonvolatile memory apparatus using the voltage generating circuit
US11699479B2 (en) Nonvolatile memory apparatus for generating read reference and an operating method of the nonvolatile memory apparatus
US9984749B2 (en) Current driver, write driver, and semiconductor memory apparatus using the same
KR20100050847A (ko) 저항 메모리 칩

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant