CN111429955A - 读出放大器、存储数据读出方法、集成电路及电子设备 - Google Patents
读出放大器、存储数据读出方法、集成电路及电子设备 Download PDFInfo
- Publication number
- CN111429955A CN111429955A CN202010161797.9A CN202010161797A CN111429955A CN 111429955 A CN111429955 A CN 111429955A CN 202010161797 A CN202010161797 A CN 202010161797A CN 111429955 A CN111429955 A CN 111429955A
- Authority
- CN
- China
- Prior art keywords
- potential
- circuit
- sub
- state
- input end
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
- G11C7/062—Differential amplifiers of non-latching type, e.g. comparators, long-tailed pairs
Landscapes
- Amplifiers (AREA)
Abstract
本发明公开一种读出放大器、存储数据读出方法、集成电路及电子设备,涉及存储器电路技术领域,用于增大读出放大器的灵敏度、提高读出数据的准确率。所述读出放大器包括比较器、采样电路和反馈电路。比较器具有第一输入端和第二输入端。采样电路的输出端与第一输入端电连接。反馈电路的输入端与第一输入端电连接。反馈电路的输出端与第二输入端电连接。读出放大器具有采样状态和放大状态。采样电路用于在采样状态对存储单元的存储信号进行电压采样。反馈电路用于在放大状态放大第一输入端的电位与第二输入端的电位的电位差。所述电子设备包括上述技术方案所提的读出放大器。本发明提供的读出放大器用于读出存储数据。
Description
技术领域
本发明涉及存储器电路技术领域,具体涉及一种读出放大器、存储数据读出方法、集成电路及电子设备。
背景技术
读出放大器是一种对存储器的读出信号或其他各种传感器输出的信号进行“增大”和“整形”的电路。读出放大器是存储器电路中非常重要的一部分,它的灵敏度直接决定读出数据的准确率。
随着存储单元尺寸的减小,存储单元上的高低阻值的差值减小。现有读出放大器的灵敏度难以满足更高的读出要求,致使读出放大器难以分辨存储单元上的高低阻值的差异,从而使得读出数据的准确性降低。
发明内容
本发明的目的在于提供一种读出放大器、存储数据读出方法、集成电路及电子设备,以增大读出放大器的灵敏度、提高读出数据的准确率。
本发明提供了一种读出放大器,该读出放大器包括比较器、采样电路和反馈电路;比较器具有第一输入端和第二输入端,采样电路的输出端与第一输入端电连接,反馈电路的输入端与第一输入端电连接,反馈电路的输出端与第二输入端电连接;读出放大器具有采样状态和放大状态;
采样电路用于在采样状态对存储单元的存储信号进行电压采样;
反馈电路用于在放大状态放大第一输入端的电位与第二输入端的电位的电位差。
本发明提供的读出放大器中的采样电路可在采样状态对存储单元的存储信号进行电压采样,并通过输出端反馈至比较器的第一输入端,使得第一输入端的电位根据存储信号的变化而发生改变。在此基础上,反馈电路可在采样状态后放大状态放大第一输入端与第二输入端之间的电位差。增大第一输入端与第二输入端之间电位的差异,使得比较器容易分辨出第一输入端的电位与第二输入端的电位大小关系,从而提高读出放大器地灵敏度。由此可见,本发明提供的读出放大器应用在存储数据读出时,利用反馈电路可以提高读出放大器地灵敏度,使得读出放大器容易判断出存储单元处于高阻状态或低阻状态,从而提高读出数据的准确性。
进一步地,反馈电路包括第一电位调节子电路、电位转换子电路和第二电位调节子电路,第一电位调节子电路的输入端与第一输入端电连接,第一电位调节子电路的输出端和电位转换子电路的控制端电连接,第二电位调节子电路的输入端与电位转换子电路的输出端电连接,第二电位调节子电路的输出端与第二输入端电连接;
第一电位调节子电路用于将第一输入端的电位变化反馈至电位转换子电路的控制端,电位转换子电路用于根据第一输入端的电位变化调整第二电位调节子电路的输入端的电位,使得第二电位调节子电路的输入端的电位变化趋势与第一输入端的电位变化趋势相反;第二电位调节子电路用于将第二电位调节子电路的输入端的电位变化反馈至第二输入端。
进一步地,第一电位调节子电路包括第一电容,第一电容的第一极板与第一输入端电连接,第一电容的第二极板与电位转换子电路的控制端;和/或,
电位转换子电路包括晶体管、供电电流源和第一开关,晶体管的控制端与第一电位调节子电路的输出端电连接,晶体管的输入端接地,晶体管的输出端与供电电流源并联至第二电位调节子电路的输入端,晶体管的控制端与晶体管的输出端通过第一开关电连接;第一开关用于在采样状态闭合,并在放大状态断开;和/或,
第二电位调节子电路为第二电容,第二电容的第一极板与电位转换子电路的输出端电连接,第二电容的第二极板与第二输入端电连接。
进一步地,读出放大器还具有预充状态,读出放大器还包括:
与第一输入端电连接的第一可控预充电电路,用于在预充状态处在导通状态,将第一输入端的电位预置为第一电位;第一可控预充电电路在采样状态和放大状态处在关断状态;
与第二输入端电连接的第二可控预充电电路,用于在预充状态处在导通状态,将第二输入端的电位预置为第二电位;第二可控预充电电路在采样状态和放大状态处在关断状态。
进一步地,第一可控预充电电路包括第一参考电压源和第二开关,第一参考电压源和第一输入端通过第二开关电连接;和/或,
第二可控预充电电路包括第二参考电压源和第三开关,第二参考电压源和第二输入端通过第三开关电连接。
进一步地,采样电路包括位线选择器和参考电流源,位线选择器和参考电流源并联至第一输入端。
本发明还提供了一种存储数据读出方法,该存储数据读出方法应用上述技术方案提供的读出放大器,
该存储数据读出方法包括:
采样电路在采样状态对存储单元的存储信号进行电压采样;
反馈电路在放大状态放大第一输入端的电位与第二输入端的电位差。
与现有技术相比,本发明提供的存储数据读出方法具有的有益效果与本发明提供的读出放大器的有益效果相同,在此不再赘述。
进一步地,应用上述技术方案提供的反馈电路包括第一电位调节子电路、电位转换子电路和第二电位调节子电路的读出放大器,
反馈电路在放大状态放大第一输入端的电位与第二输入端的电位差包括:
第一电位调节子电路将第一输入端的电位变化反馈至电位转换子电路的控制端;
电位转换子电路根据第一输入端的电位变化调整第二电位调节子电路的输入端的电位,使得第二电位调节子电路的输入端的电位变化趋势与第一输入端的电位变化趋势相反;
第二电位调节子电路将第二电位调节子电路的输入端的电位变化反馈至第二输入端。
进一步地,应用上述技术方案提供的还包括第一可控预充电电路和第二可控预充电电路的读出放大器,
在采样电路在采样状态对存储单元的存储信号进行电压采样前,存储数据读出方法还包括:
第一可控预充电电路在预充状态处在导通状态,将第一输入端的电位预置为第一电位;第一可控预充电电路在采样状态和放大状态处在关断状态;
第二可控预充电电路在预充状态处在导通状态,将第二输入端的电位预置为第二电位;第二可控预充电电路在采样状态和放大状态处在关断状态。
本发明还提供了一种集成电路,该集成电路包括上述技术方案提供的读出放大器。
与现有技术相比,本发明提供的集成电路具有的有益效果与本发明提供的读出放大器的有益效果相同,在此不再赘述。
本发明还提供了一种电子设备,该电子设备包括上述技术方案提供的读出放大器,或,上述技术方案提供的集成电路。
与现有技术相比,本发明提供的电子设备具有的有益效果与本发明提供的读出放大器的有益效果相同,在此不再赘述。
附图说明
此处所说明的附图用来提供对本发明的进一步理解,构成本发明的一部分,本发明的示意性实施例及其说明用于解释本发明,并不构成对本发明的不当限定。在附图中:
图1为现有技术中读出放大器结构示意图;
图2为本发明实施例中读出放大器结构示意图;
图3为本发明实施例中存储数据读出放大流程图。
附图标记:
1为比较器,11为第一输入端,12为第二输入端,2为采样电路,21为位线选择器,22为参考电流源,3为反馈电路,31为第一电位调节子电路,311为第一电容,32为电位转换子电路,321为晶体管,322为供电电流源,323为第一开关,33为第二电位调节子电路,331为第二电容,4为第一可控预充电电路,41为第二开关,5为第二可控预充电电路,51为第三开关,6为存储单元,61为存储器件,62为字线,63为字线选择管,64为位线。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
读出放大器是一种对存储器的读出信号或其他各种传感器输出的信号进行“增大”和“整形”的电路。读出放大器是存储器电路中非常重要的一部分,它通过分辨存储单元不同状态下的高低阻值来读取存储数据。由此可见,读出放大器的灵敏度直接决定读出数据的准确率。
如图1所示,现有读出放大器包括比较器、采样电路和参考电压源。采样电路的输出端与比较器的第一输入端连接。参考电压源与比较器的第二输入端连接。当采样电路对存储单元的存储信号进行电压采样,并反馈至第一输入端后,比较器通过比较第一输入端与第二输入端的电位高低,实现对存储数据的读出。
随着存储单元尺寸的减小,存储单元上的高低阻值的差值减小。应用现有读出放大器进行数据读出时,采样电路将采样电压反馈至第一输入端后,第一输入端处的电位相对于第二输入端处的参考电位差值较小,比较器难以分辨出第一输入端处的电位相对于第二输入端处的参考电位的大小,这样的情况下可能导致读出数据错误,从而使得读出数据的准确性降低。
为了解决现有读出放大器的灵敏度较低,使得读出数据的准确率降低的技术问题。本发明提供了一种读出放大器、存储数据读出方法、集成电路和电子设备。其中,读出放大器中的反馈电路可在放大状态放大第一输入端的电位与第二输入端的电位的电位差,使得比较器能够容易分辨出第一输入端的电位与第二输入端的电位的大小关系。从而提高读出放大器的灵敏度、提高读出数据准确率。
实施例一
本发明实施例提供了一种读出放大器,如图2所示,此读出放大器包括比较器1、采样电路2和反馈电路3。
比较器1具有第一输入端11和第二输入端12。第一输入端11可为比较器1的正向输入端或反向输入端。第二输入端12可为比较器1的反向输入端或正向输入端。第一输入端11、第二输入端12可根据实际情况设置。示例性的,第一输入端11为正向输入端。第二输入端12为反向输入端。此时,若第一输入端11的电位高于第二输入端12的电位,比较器1则输出“1”。若第一输入端11的电位低于第二输入端12的电位,比较器1则输出“0”。
采样电路2的输出端与第一输入端11电连接。反馈电路3的输入端与第一输入端11电连接。反馈电路3的输出端与第二输入端12电连接。读出放大器具有采样状态和放大状态。
采样电路2用于在采样状态对存储单元6的存储信号进行电压采样。
反馈电路3用于在放大状态放大第一输入端11的电位与第二输入端12的电位的电位差。
下面结合图3对应用本发明实施例提供的读出放大器,进行存储数据读出的过程进行说明:
步骤S101、采样电路2在采样状态对存储单元6的存储信号进行电压采样。应理解,采样电路2对存储信号进行电压采样后,通过采样电路2的输出端反馈至第一输入端11,对第一输入端11的电位进行调节。
步骤S102、反馈电路3在放大状态放大第一输入端11的电位与第二输入端12的电位差。
结合上述存储数据读出的过程可知,本发明实施例提供的读出放大器中的采样电路2可在采样状态对存储单元6的存储信号进行电压采样,并通过输出端反馈至比较器1的第一输入端11,使得第一输入端11的电位根据存储信号的变化而发生改变。在此基础上,反馈电路3可在采样状态后的放大状态放大第一输入端11与第二输入端12之间的电位差。增大第一输入端11与第二输入端12之间电位的差异,使得比较器1容易分辨出第一输入端11的电位与第二输入端12的电位大小关系,从而提高读出放大器的灵敏度。由此可见,本发明提供的读出放大器应用在存储数据读出时,利用反馈电路3可以提高读出放大器的灵敏度,使得读出放大器容易判断出存储单元6处于高阻状态或低阻状态,从而提高读出数据的准确性。
作为一种可能的实现方式,如图2所示,反馈电路3包括第一电位调节子电路31、电位转换子电路32和第二电位调节子电路33。第一电位调节子电路31的输入端与第一输入端11电连接。第一电位调节子电路31的输出端和电位转换子电路32的控制端电连接。第二电位调节子电路33的输入端与电位转换子电路32的输出端电连接。第二电位调节子电路33的输出端与第二输入端12电连接。
第一电位调节子电路31用于将第一输入端11的电位变化反馈至电位转换子电路32的控制端。电位转换子电路32用于根据第一输入端11的电位变化调整第二电位调节子电路33的输入端的电位,使得第二电位调节子电路33的输入端的电位变化趋势与第一输入端11的电位变化趋势相反。第二电位调节子电路33用于将第二电位调节子电路33的输入端的电位变化反馈至第二输入端12。
应理解,根据存储信号的情况对第一输入端11的电位进行调节后,第一电位调节子电路31将第一输入端11的电位变化反馈至电位转换子电路32的控制端,使得电位转换子电路32的控制端的电位变化趋势与第一输入端11的电位变化相同。而电位转换子电路32根据第一输入端11的电位变化调整第二电位调节子电路33的输入端的电位之后,使得第二电位调节子电路33的输入端的电位变化趋势与第一输入端11的电位变化趋势相反(具体来说,若第一输入端11的电位变化趋势为逐渐减小,则在电位转换子电路32的作用下第二电位调节子电路33的输入端的电位变化趋势为越来越大。相反的,若第一输入端11的电位变化趋势为逐渐增大,则在电位转换子电路32的作用下第二电位调节子电路33的输入端的电位变化趋势为越来越小。)。在第二电位调节子电路33将第二电位调节子电路33的输入端的电位变化反馈至第二输入端12后。相比于变化后的第一输入端11的电位与参考电位Vref的差值,变化后的第一输入端11的电位与变化后的第二输入端12的电位的电位差值更大。由此可见,在第一电位调节子电路31、电位转换子电路32和第二电位调节子电路33对电位的调节后,更进一步地增大了第一输入端11的电位与第二输入端12的电位的电位差值,方便比较器1分辨第一输入端11的电位与第二输入端12的电位的大小关系,从而提高读出放大器的灵敏度、提升读出数据的准确率。
在一种可选的方式中,第一电位调节子电路31包括第一电容311。第一电容311的第一极板与第一输入端11电连接。第一电容311的第二极板与电位转换子电路32的控制端。应理解,在第一输入端11的电位变化后,在第一电容311的耦合作用下,使得分别与第一电容311的第一极板、第二极板电连接的电位转换子电路32的控制端的电位与第一输入端11的电位得到相同趋势的变化。
具体来说,若第一输入端11的电位降低,则与第一输入端11电连接的第一电容311的第一极板处的电位下降,在第一电容311的耦合作用下,第一电容311的第二极板处的电位也随之降低,从而使得与第一电容311的第二极板电连接的电位转换子电路32的控制端的电位降低。若第一输入端11的电位升高,则与第一输入端11电连接的第一电容311的第一极板处的电位也升高,在第一电容311的耦合作用下,第一电容311的第二极板处的电位也随之升高,从而使得与第一电容311的第二极板电连接的电位转换子电路32的控制端的电位升高。从而方便地使得电位转换子电路32的控制端的电位地变化趋势与第一输入端11的电位的变化趋势相同。
在一种可选的方式中,如图2所示,电位转换子电路32包括晶体管321、供电电流源322和第一开关323。晶体管321的控制端与第一电位调节子电路31的输出端电连接。晶体管321的输入端接地。晶体管321的输出端与供电电流源322并联至第二电位调节子电路33的输入端。晶体管321的控制端与晶体管321的输出端通过第一开关323电连接。第一开关323用于在采样状态闭合,并在放大状态断开。
当第一电位调节子电路31包括第一电容311时,晶体管321的控制端与第一电容311的第一电极板电连接。
对于晶体管321来说,晶体管321可以为NMOS晶体管、PMOS晶体管等具有电位调节作用的晶体管。至于供电电流源322提供的电流值可以根据晶体管321的性能参数进行选择。
在一种示例中,晶体管321可以为NMOS晶体管,NMOS晶体管的栅极为控制端。NMOS晶体管的源极为输入端。NMOS晶体管的漏极为输出端。应理解,当第一开关323在采样状态闭合,NMOS晶体管的源极接地时,此时供电电流源322通过第一开关323为NMOS晶体管的栅极提供电流,使得NMOS晶体管处于直流工作状态。当第一开关323在放大状态断开时,若第一输入端11的电位降低,则NMOS晶体管的栅极的电位在第一电位调节子电路31的作用下也随之降低。在此基础上,NMOS晶体管的源极电位始终为“0”,故NMOS晶体管的栅极与源极的电位差减小,使得NMOS晶体管驱动能力减弱、NMOS晶体管的电阻值增大,从而使得NMOS晶体管的漏极的电位升高。相反的若第一输入端11的电位升高,则NMOS晶体管的栅极的电位升高。此时NMOS晶体管的栅极与源极的电位差增大,故NMOS晶体管的驱动能力增大、NMOS晶体管的电阻值减小,从而使得NMOS晶体管的漏极的电位降低。方便实现电位转换子电路32的控制端与输出端之间电位变化趋势相反。最终放大第一输入端11与第二输入端12之间的电位差。
在一种可选的方式中,第二电位调节子电路33为第二电容331。第二电容331的第一极板与电位转换子电路32的输出端电连接。第二电容331的第二极板与第二输入端12电连接。应理解,在电位转换子电路32的输出端的电位变化后,在第二电容331的耦合作用下,使得与第二电容331的第一极板、第二极板电连接的电位转换子电路32的输出端的电位与第二输入端12的电位得到相同趋势的变化。
具体来说,若电位转换子电路32的输出端的电位降低,则与电位转换子电路32的输出端电连接的第二电容331的第一极板处的电位下降,在第二电容331的耦合作用下,第二电容331的第二极板处的电位也随之降低,从而使得与第二电容331的第二极板电连接的第二输入端12的电位降低。若电位转换子电路32的输出端的电位升高,则与电位转换子电路32的输出端电连接的第二电容331的第一极板处的电位也升高,在第二电容331的耦合作用下,第二电容331的第二极板处的电位也随之升高,从而使得与第二电容331的第二极板电连接的第二输入端12的电位升高。从而方便地使得第二输入端12的电位的变化趋势与电位转换子电路32的输出端的电位的变化趋势相同。进而使得第二输入端12的电位的变化趋势与第一输入端11的电位的变化趋势相反,便于比较器1分辨出第二输入端12的电位与第一输入端11的电位的大小关系。最终提高读出放大器的灵敏度。
作为一种可能的实现方式,为便于比较器1对第一输入端11的电位与第二输入端12的电位进行比较。读出放大器还具有预充状态。读出放大器还包括第一可控预充电电路4和第二可控预充电电路5。
第一可控预充电电路4与第一输入端11电连接。第一可控预充电电路4用于在预充状态处在导通状态,将第一输入端11的电位预置为第一电位。第一可控预充电电路4在采样状态和放大状态处在关断状态。
第二可控预充电电路5与第二输入端12电连接。第二可控预充电电路5用于在预充状态处在导通状态,将第二输入端12的电位预置为第二电位,第二电位的电位大小等于第一电位的电位大小。第二可控预充电电路5在采样状态和放大状态处在关断状态。
在一种可选的方式中,如图2所示,第一可控预充电电路4包括第一参考电压源V1和第二开关41。第一参考电压源V1和第一输入端11通过第二开关41电连接。应理解,第二开关41在预充状态闭合,使得第一参考电压源V1为第一输入端11充电,充电后第一输入端11的电位与第一参考电压源V1提供的电压值相等。
在一种可选的方式中,如图2所示,第二可控预充电电路5包括第二参考电压源V2和第三开关51。第二参考电压源V2和第二输入端12通过第三开关51电连接。应理解,第三开关51在预充状态闭合,使得第二参考电压源V2为第二输入端12充电,充电后第二输入端12的电位与第二参考电压源V2提供的电压值相等。
至于第一参考电压源V1提供的电压值可根据存储单元6的性能确定,在此不做具体限定。对于第二参考电压源V2来说,为保证读出放大器能够准确存储单元6内的存储数据,第二参考电压源V2提供的电压值需要根据第一参考电压源V1提供电压大小确定。
作为一种可能的实现方式,采样电路2包括位线选择器21和参考电流源22。位线选择器21和参考电流源22并联至第一输入端11。
具体来说,存储单元6包括存储器件61、字线选择管63、字线62和位线64。字线62与字线选择管63的栅极电连接。字线选择管63的源极接地。字线选择管63的漏极与存储器件61电连接。存储器件61通过位线64与位线选择器21电连接。在采样状态下,通过对与存储器件61电连接的位线64和字线62的导通,实现对存储器件61的选择。在此基础上,若经由存储器件61流出的电流大于参考电流源22为存储器件61提供的电流,并且采样电路2和存储单元6的阻值均未发生变化,则第一输入端11的电位降低。相反的,若经由存储器件61流出的电流小于参考电流源22为存储器件61提供的电流,并且采样电路2和存储单元6的阻值均未发生变化,则第一输入端11的电位升高。
如图2所示,字线选择管63可以为NMOS晶体管、PMOS晶体管等具有选通的晶体管,示例性的,字线选择管63为NMOS晶体管。
实施例二
本发明实施例还提供了一种存储数据读出方法,如图3所示,该存储数据读出方法应用上述技术方案提供的读出放大器。
如图3所示,该存储数据读出方法包括:
步骤S101、采样电路2在采样状态对存储单元6的存储信号进行电压采样;
步骤S102、反馈电路3在放大状态放大第一输入端11的电位与第二输入端12的电位差。
本发明实施例提供的存储数据读出方法具有的有益效果与本发明实施例一提供的读出放大器的有益效果相同,在此不再赘述。
作为一种可能的实现方式,应用本发明实施例一中提供的反馈电路3包括第一电位调节子电路31、电位转换子电路32和第二电位调节子电路33的读出放大器,进行存储数据读出。
此时,反馈电路3在放大状态放大第一输入端11的电位与第二输入端12的电位差包括:
步骤S102.1、第一电位调节子电路31将第一输入端11的电位变化反馈至电位转换子电路32的控制端。应理解,根据存储信号的情况对第一输入端11的电位进行调节后,第一电位调节子电路31将第一输入端11的电位变化反馈至电位转换子电路32的控制端,使得电位转换子电路32的控制端的电位变化趋势与第一输入端11的电位变化相同。
步骤S102.2、电位转换子电路32根据第一输入端11的电位变化调整第二电位调节子电路33的输入端的电位,使得第二电位调节子电路33的输入端的电位变化趋势与第一输入端11的电位变化趋势相反。
示例性的,若第一输入端11的电位变化趋势为逐渐减小,则在电位转换子电路32的作用下第二电位调节子电路33的输入端的电位变化趋势为越来越大。相反的,若第一输入端11的电位变化趋势为逐渐增大,则在电位转换子电路32的作用下第二电位调节子电路33的输入端的电位变化趋势为越来越小。
步骤S102.3、第二电位调节子电路33将第二电位调节子电路33的输入端的电位变化反馈至第二输入端12。
应理解,在第二电位调节子电路33将第二电位调节子电路33的输入端的电位变化反馈至第二输入端12后。相比于变化后的第一输入端11的电位与参考电位的差值,变化后的第一输入端11的电位与变化后的第二输入端12的电位的电位差值更大。由此可见,在第一电位调节子电路31、电位转换子电路32和第二电位调节子电路33对电位的调节后,更进一步地增大了第一输入端11的电位与第二输入端12的电位的电位差值,方便比较器1分辨第一输入端11的电位与第二输入端12的电位的大小关系,从而提高读出放大器地灵敏度、提升读出数据的准确率。
作为一种可能的实现方式,应用本发明实施例一中提供的还包括第一可控预充电电路4和第二可控预充电电路5的读出放大器,进行存储数据读出。
此时,为便于比较器1对第一输入端11的电位与第二输入端12的电位进行比较。在采样电路2在采样状态对存储单元6的存储信号进行电压采样前,该存储数据读出方法还包括:
步骤S101-1、第一可控预充电电路4在预充状态处在导通状态,将第一输入端11的电位预置为第一电位。第一可控预充电电路4在采样状态和放大状态处在关断状态。
步骤S101-2、第二可控预充电电路5在预充状态处在导通状态,将第二输入端12的电位预置为第二电位,第一电位的电位大小等于第二电位的电位大小。第二可控预充电电路5在采样状态和放大状态处在关断状态。
实施例三
本发明实施例还提供了一种集成电路,该集成电路包括本发明实施例一提供的读出放大器。
本发明实施例提供的集成电路具有的有益效果与本发明实施例一提供的读出放大器的有益效果相同,在此不再赘述。
实施例四
本发明实施例还提供了一种电子设备,该电子设备包括本发明实施例一提供的读出放大器,或,本发明实施例三提供的集成电路。
本发明实施例提供的电子设备具有的有益效果与本发明实施例一提供的读出放大器的有益效果相同,在此不再赘述。
在上述实施方式的描述中,具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
以上所述,仅为本发明的具体实施方式,但本发明的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本发明揭露的技术范围内,可轻易想到变化或替换,都应涵盖在本发明的保护范围之内。因此,本发明的保护范围应以所述权利要求的保护范围为准。
Claims (11)
1.一种读出放大器,其特征在于,包括:比较器、采样电路和反馈电路;所述比较器具有第一输入端和第二输入端,所述采样电路的输出端与所述第一输入端电连接,所述反馈电路的输入端与所述第一输入端电连接,所述反馈电路的输出端与所述第二输入端电连接;所述读出放大器具有采样状态和放大状态;
所述采样电路用于在所述采样状态对存储单元的存储信号进行电压采样;
所述反馈电路用于在所述放大状态放大所述第一输入端的电位与所述第二输入端的电位的电位差。
2.根据权利要求1所述的读出放大器,其特征在于,反馈电路包括第一电位调节子电路、电位转换子电路和第二电位调节子电路,所述第一电位调节子电路的输入端与所述第一输入端电连接,所述第一电位调节子电路的输出端和所述电位转换子电路的控制端电连接,所述第二电位调节子电路的输入端与所述电位转换子电路的输出端电连接,所述第二电位调节子电路的输出端与所述第二输入端电连接;
所述第一电位调节子电路用于将所述第一输入端的电位变化反馈至电位转换子电路的控制端,所述电位转换子电路用于根据所述第一输入端的电位变化调整所述第二电位调节子电路的输入端的电位,使得所述第二电位调节子电路的输入端的电位变化趋势与所述第一输入端的电位变化趋势相反;所述第二电位调节子电路用于将所述第二电位调节子电路的输入端的电位变化反馈至所述第二输入端。
3.根据权利要求2所述的读出放大器,其特征在于,所述第一电位调节子电路包括第一电容,所述第一电容的第一极板与所述第一输入端电连接,所述第一电容的第二极板与所述电位转换子电路的控制端;和/或,
所述电位转换子电路包括晶体管、供电电流源和第一开关,所述晶体管的控制端与所述第一电位调节子电路的输出端电连接,所述晶体管的输入端接地,所述晶体管的输出端与所述供电电流源并联至所述第二电位调节子电路的输入端,所述晶体管的控制端与所述晶体管的输出端通过所述第一开关电连接;所述第一开关用于在所述采样状态闭合,并在所述放大状态断开;和/或,
所述第二电位调节子电路为第二电容,所述第二电容的第一极板与所述电位转换子电路的输出端电连接,所述第二电容的第二极板与所述第二输入端电连接。
4.根据权利要求1~3任一项所述的读出放大器,其特征在于,所述读出放大器还具有预充状态,所述读出放大器还包括:
与所述第一输入端电连接的第一可控预充电电路,用于在所述预充状态处在导通状态,将所述第一输入端的电位预置为第一电位;所述第一可控预充电电路在所述采样状态和所述放大状态处在关断状态;
与所述第二输入端电连接的第二可控预充电电路,用于在所述预充状态处在导通状态,将所述第二输入端的电位预置为第二电位;所述第二可控预充电电路在所述采样状态和所述放大状态处在关断状态。
5.根据权利要求4所述的读出放大器,其特征在于,所述第一可控预充电电路包括第一参考电压源和第二开关,所述第一参考电压源和所述第一输入端通过所述第二开关电连接;和/或,
所述第二可控预充电电路包括第二参考电压源和第三开关,所述第二参考电压源和所述第二输入端通过所述第三开关电连接。
6.根据权利要求1~3任一项所述的读出放大器,其特征在于,所述采样电路包括位线选择器和参考电流源,所述位线选择器和所述参考电流源并联至所述第一输入端。
7.一种存储数据读出方法,其特征在于,应用权利要求1~6任一项所述读出放大器,
所述存储数据读出方法包括:
所述采样电路在所述采样状态对存储单元的存储信号进行电压采样;
所述反馈电路在所述放大状态放大所述第一输入端的电位与所述第二输入端的电位差。
8.根据权利要求7所述的存储数据读出方法,其特征在于,应用权利要求2或3所述读出放大器,
所述反馈电路在所述放大状态放大所述第一输入端的电位与所述第二输入端的电位差包括:
所述第一电位调节子电路将所述第一输入端的电位变化反馈至电位转换子电路的控制端;
所述电位转换子电路根据所述第一输入端的电位变化调整所述第二电位调节子电路的输入端的电位,使得所述第二电位调节子电路的输入端的电位变化趋势与所述第一输入端的电位变化趋势相反;
所述第二电位调节子电路将所述第二电位调节子电路的输入端的电位变化反馈至所述第二输入端。
9.根据权利要求7所述的存储数据读出方法,其特征在于,应用权利要求4或5所述的读出放大器,
在所述采样电路在所述采样状态对存储单元的存储信号进行电压采样前,所述存储数据读出方法还包括:
所述第一可控预充电电路在所述预充状态处在导通状态,将所述第一输入端的电位预置为第一电位;所述第一可控预充电电路在所述采样状态和所述放大状态处在关断状态;
所述第二可控预充电电路在所述预充状态处在导通状态,将所述第二输入端的电位预置为第二电位;所述第二可控预充电电路在所述采样状态和所述放大状态处在关断状态。
10.一种集成电路,其特征在于,包括权利要求1~6任一项所述的读出放大器。
11.一种电子设备,其特征在于,包括权利要求1~6任一项所述的读出放大器,或,权利要求10所述的集成电路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010161797.9A CN111429955B (zh) | 2020-03-10 | 2020-03-10 | 读出放大器、存储数据读出方法、集成电路及电子设备 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010161797.9A CN111429955B (zh) | 2020-03-10 | 2020-03-10 | 读出放大器、存储数据读出方法、集成电路及电子设备 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN111429955A true CN111429955A (zh) | 2020-07-17 |
CN111429955B CN111429955B (zh) | 2021-12-10 |
Family
ID=71551522
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010161797.9A Active CN111429955B (zh) | 2020-03-10 | 2020-03-10 | 读出放大器、存储数据读出方法、集成电路及电子设备 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN111429955B (zh) |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050219925A1 (en) * | 2003-10-02 | 2005-10-06 | Hynix Semiconductor Inc. | Differential amplifier and bit-line sense amplifier adopting the same |
US6996013B2 (en) * | 2001-07-27 | 2006-02-07 | Kabushiki Kaisha Toshiba | Semiconductor integrated circuit |
US7180804B1 (en) * | 2005-09-22 | 2007-02-20 | Semiconductor Manufacturing International (Shanghai) Corporation | High performance sense amplifier and method thereof for memory system |
US20110026292A1 (en) * | 2009-07-30 | 2011-02-03 | Elpida Memory, Inc. | Semiconductor device having hierarchically structured bit lines and system including the same |
CN102831921A (zh) * | 2012-08-24 | 2012-12-19 | 北京大学 | Flash灵敏放大器 |
US9460760B2 (en) * | 2015-01-23 | 2016-10-04 | Globalfoundries Inc. | Data-dependent self-biased differential sense amplifier |
CN107799133A (zh) * | 2016-08-29 | 2018-03-13 | 爱思开海力士有限公司 | 感测放大器、存储装置及包括其的系统 |
CN109841240A (zh) * | 2018-12-21 | 2019-06-04 | 北京时代民芯科技有限公司 | 一种sram型存储器高速灵敏放大器电路 |
CN110610730A (zh) * | 2019-09-02 | 2019-12-24 | 上海华虹宏力半导体制造有限公司 | 灵敏放大器 |
-
2020
- 2020-03-10 CN CN202010161797.9A patent/CN111429955B/zh active Active
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6996013B2 (en) * | 2001-07-27 | 2006-02-07 | Kabushiki Kaisha Toshiba | Semiconductor integrated circuit |
US20050219925A1 (en) * | 2003-10-02 | 2005-10-06 | Hynix Semiconductor Inc. | Differential amplifier and bit-line sense amplifier adopting the same |
US7180804B1 (en) * | 2005-09-22 | 2007-02-20 | Semiconductor Manufacturing International (Shanghai) Corporation | High performance sense amplifier and method thereof for memory system |
US20110026292A1 (en) * | 2009-07-30 | 2011-02-03 | Elpida Memory, Inc. | Semiconductor device having hierarchically structured bit lines and system including the same |
CN102831921A (zh) * | 2012-08-24 | 2012-12-19 | 北京大学 | Flash灵敏放大器 |
US9460760B2 (en) * | 2015-01-23 | 2016-10-04 | Globalfoundries Inc. | Data-dependent self-biased differential sense amplifier |
CN107799133A (zh) * | 2016-08-29 | 2018-03-13 | 爱思开海力士有限公司 | 感测放大器、存储装置及包括其的系统 |
CN109841240A (zh) * | 2018-12-21 | 2019-06-04 | 北京时代民芯科技有限公司 | 一种sram型存储器高速灵敏放大器电路 |
CN110610730A (zh) * | 2019-09-02 | 2019-12-24 | 上海华虹宏力半导体制造有限公司 | 灵敏放大器 |
Also Published As
Publication number | Publication date |
---|---|
CN111429955B (zh) | 2021-12-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4031904B2 (ja) | データ読み出し回路とデータ読み出し方法及びデータ記憶装置 | |
CN107464581B (zh) | 灵敏放大器电路 | |
US20090121693A1 (en) | Constant Voltage Circuit | |
CN107852012A (zh) | 反向电流保护电路 | |
US7486579B2 (en) | Method for controlling a semiconductor apparatus | |
CN107195319B (zh) | 灵敏放大器电路 | |
EP1493158B1 (en) | Single-ended current sense amplifier | |
US8760219B2 (en) | Current providing circuit and voltage providing circuit | |
US9443569B2 (en) | Driver for a semiconductor memory and method thereof | |
CN105185404B (zh) | 电荷转移型灵敏放大器 | |
CN102855931A (zh) | 存储器及其读取电路 | |
US6914836B2 (en) | Sense amplifier circuits using a single bit line input | |
CN111429955B (zh) | 读出放大器、存储数据读出方法、集成电路及电子设备 | |
EP1563507B1 (en) | Cascode amplifier circuit for producing a fast, stable and accurate bit line voltage | |
CN102290087A (zh) | 存储器和灵敏放大器 | |
CN106710629A (zh) | 非依电性内存装置及其操作方法 | |
US20110248697A1 (en) | Semiconductor device and data processing system | |
US7675799B2 (en) | Method of operating a memory cell, memory cell and memory unit | |
CN107331413B (zh) | 一种反馈型防过充电流敏感放大器及其控制方法 | |
CN104953988A (zh) | 高精度抗干扰比较器及方法和应用该比较器的存储器结构 | |
US11270777B2 (en) | Memory system capable of reducing the reading time | |
US20230307064A1 (en) | Memory and sense amplifying device thereof | |
JP4550094B2 (ja) | データ記憶装置 | |
KR100672170B1 (ko) | 비트 라인 프리차지 전압 발생회로를 구비한 반도체 메모리소자 및 그 비트라인 프리차지 방법 | |
KR100280432B1 (ko) | 반도체 메모리의 센스앰프 구동회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |