CN102831921A - Flash灵敏放大器 - Google Patents

Abstract

本发明公开了一种Flash灵敏放大器，涉及集成电路技术领域。该放大器包括：参考电压发生电路，生成参考电压信号，并将所述参考电压信号发送至电流放大电路；电流放大电路，与参考电压发生电路相连，根据参考电压，放大流经Flash的存储单元阵列中的存储单元以及参考单元阵列中的参考单元的电流；比较器，分别与存储单元阵列位线以及参考单元阵列位线相连，放大所述存储单元阵列位线以及参考单元阵列位线上的电压信号；参考单元阵列位线，连接参考单元阵列以及所述电流放大电路；预充电电路，与存储单元阵列位线相连，对存储单元阵列位线上的电容负载进行预充电。本发明的Flash灵敏放大器的速度更快。

Description

Flash灵敏放大器

技术领域

本发明涉及集成电路技术领域，尤其涉及一种Flash灵敏放大器。

背景技术

Flash结构是现代集成电路设计必不可少的部分，随着工艺的发展以及移动互联、智能手机这样的新型产业的兴起，Flash以其读取速度快等优点在市场中占据着重要地位。集成电路（Integrated Circuit，IC）产业对于Flash设计有两个方面的需求需要重点考虑：一个是速度，另一个是功耗。速度更快，电路工作能力更强；功耗更低，则能够使电池提供更长久地续航时间。

图1是一种现有的适用于较低电源电压下的Flash灵敏放大器，其具有较好的工作速度。该电路的工作原理如下：

开始工作前，可以通过使能控制管，使得存储单元阵列电路侧（MAT side）用于与存储单元阵列相连的存储单元阵列位线BL置零电平，参考单元阵列电路侧（REF side）的参考单元阵列位线OUT1置为电源电压VDD。开始工作后，先对位线BL上的寄生电容C_BL充电，将其预充到参考电压V_REF，该过程也是对OUT1放电到V_REF的过程。然后存储单元和参考单元开始导通，流经存储单元和参考单元的电流逐渐增大，存储单元和参考单元导通后电流大小不同（存储单元和参考单元的电流大小不同即意味着存储不同的信息，电流大小不同是因为存储单元管和参考单元管的阈值电压V_th不同，V_th不同用于表示存1还是存0），存储单元的电流和参考单元电流的不同是一个初置条件，它使得BL和OUT1上类似于加上了小的输入信号，经过电流放大电路第一级放大之后，BL和OUT1上的电压不同。然后由比较器OP对BL和OUT1上的电压进行二级放大，也即该电压差被进一步放大。此过程中，BL上的寄生电容C_BL从0预充到V_REF的过程是该放大器速度的主要限制因素。

在图1所示的Flash灵敏放大器中，晶体管M1-M6构成基本电流放大电路。晶体管M1、M2是差分放大对管。在存储单元和参考单元导通前通过晶体管M1、M2的电流大小相等，为直流偏置Ibias。M3、M4从M5镜像过来，可看成一个电流源，形成电流源形式的负载。M5、M6将V_REF电压转换成M3、M4栅端的偏置电压。由差分电路特性可知，流经存储单元的电流I_C和流经参考单元的电流I_REF的微小电流差，能在BL和OUT1之间形成一个变化的电压信号，其大小为ΔV_out=r_out（I_C-I_REF），其中，r_out为输出端的小信号（BL和OUT1的电压）等效电阻。经过电流放大电路后，该较小的电流差可以产生相对较大的电压差摆幅。参考电压V_REF的作用是：当存储单元和参考单元开始导通前，基本电流放大电路的输出端（即为Flash存储器单元管的漏端）处在相等且稳定合适的电位，使得存储单元和参考单元仅仅由于阈值电压V_th不同而产生不同电流。

对于晶体管M1-M4，该四个晶体管构成了一个差分形式的放大器，由于电源电压VDD仅由1个PMOS晶体管（M2）的漏源电压和1个NMOS晶体管（M4）的漏源电压构成，因此晶体管M1-M4可以工作在较低的漏源电压下。

晶体管M7-M9提供参考电压V_REF（V_REF加载在晶体管的M6的栅极）。灵敏放大电器开始工作前，BL位线电位为零，晶体管M9关断。晶体管M7、M8形成电压V_REF1，通过晶体管M3、M4、M5构成的镜像，对BL充电。当BL上升到存储单元管和参考单元管的阈值电压V_th时，晶体管M9导通，由于晶体管M9的栅极电位（也即BL电位）和晶体管M7的栅极电位V_REF1相同，晶体管M9、M7相当于并联，等同增大了晶体管的沟道宽度与长度的比（W/L），减小了导通电阻，此时V_REF1下降到V_REF，V_REF即存储单元有效开始放大前BL和OUT1的预备电位。由于V_REF1>V_REF，即BL从0预充到V_REF的过程中，在0到V_th阶段，晶体管M3-M5能形成一个比M6栅极为V_REF时更大的充电电流，其电流大小为I_REF，I_REF为晶体管M6为栅极电压为V_FEF1时流经晶体管M3的电流，且I_REF=Ibias×K1，其中：

晶体管M10-M14是为了加快放大速度的另外一种辅助电路，目标是为了加快对BL上的寄生电容的预充电。当BL电位低于V_th时，晶体管M14是关断的，Ibias通过晶体管M10-M13，通过晶体管M13管的电流对BL寄生电容进行充电，其大小为Ibias×K2，且：

$K2=\frac{{(W/L)}_{M11}\×{(W/L)}_{M13}}{{(W/L)}_{M10}\×{(W/L)}_{M12}}.$

因此，总的预充电时间大小为：

$t_{\mathrm{pre}}=\frac{C_{\mathrm{BL}}}{(K1+K2)\mathrm{Ibias}}{V}_{\mathrm{th}}+\frac{C_{\mathrm{BL}}}{I_B}(V_{\mathrm{REF}}-V_{\mathrm{th}}).$

其中，I_B是参考电压为V_REF时候的晶体管M3电压对BL位线充电的电流，且：

V_REF要比V_th适当大出一定的冗余量ΔV，假设若V_REF和V_th基本相等，则存储单元和参考单元导通的时候，假设流经存储单元的电流比流经参考单元的电流更大，则BL电位下降快，但加速预充电路也开启，导致对BL充电，这样有可能发生错误。

这样的灵敏放大电路中的预充电电路比较复杂，速度受电流镜控制电压和充电电流大小的影响，同时对于V_REF-V_th（ΔV）这部分电压，如果该值比较大，则这部分电压没有被用于加速预充，速度受到限制。

发明内容

（一）要解决的技术问题

本发明要解决的技术问题是：提供一种速度更快的Flash灵敏放大器。

（二）技术方案

为解决上述问题，本发明提供了一种Flash灵敏放大器，包括：参考电压发生电路，用于生成参考电压信号，并将所述参考电压信号发送至电流放大电路；电流放大电路，与所述参考电压发生电路相连，用于根据所述参考电压，放大流经Flash的存储单元阵列中的存储单元以及参考单元阵列中的参考单元的电流；比较器，分别与存储单元阵列位线以及参考单元阵列位线相连，用于放大所述存储单元阵列位线以及参考单元阵列位线上的电压信号；存储单元阵列位线，连接存储单元阵列以及所述电流放大电路；参考单元阵列位线，连接参考单元阵列以及所述电流放大电路；预充电电路，与所述存储单元阵列位线相连，用于对所述存储单元阵列位线上的电容负载进行预充电。

优选地，所述电流放大电路进一步包括六个晶体管，其中：第一晶体管的栅极与第二晶体管的源极分别接地，第一晶体管以及第二晶体管的栅极相连，第一晶体管的漏极与第三晶体管的漏极相连，第二晶体管的漏极与第四晶体管的漏极相连，第一晶体管的漏极还与第一晶体管的栅极连接，并与所述存储单元阵列位线相连，第二晶体管的漏极还与所述参考单元阵列位线相连，第二晶体管的漏极还与所述比较器的正输入端相连；第三晶体管的栅极分别与第四晶体管以及第五晶体管的栅极相连，第三晶体管、第四晶体管以及第五晶体管的源极分别连接电源；第五晶体管的漏极与第六晶体管的漏极相连，且第五晶体管的漏极还与第五晶体管的栅极相连；第六晶体管的源极接地，第六晶体管的栅极与所述参考电压发生电路相连。

优选地，所述参考电压发生电路进一步包括第七晶体管以及电流源，其中：第七晶体管的栅极与第七晶体管的漏极相连，第七晶体管的源极接地，第七晶体管的漏极还与电流源的一端以及第六晶体管的栅极相连，所述电流源的另一端与电源相连。

优选地，所述参考电压发生电路进一步包括第二反相器，所述第二反相器的输入端与输出端相连，且所述第二反相器的输出端与所述第六晶体管的栅极相连。

优选地，所述预充电电路进一步包括第一反相器以及第八晶体管，其中：所述第一反相器的输入端与所述第八晶体管的源极相连，且所述第八晶体管的源极分别与所述比较器的负输入端以及所述存储单元阵列位线相连，所述第八晶体管的栅极与所述第一反相器的输出端相连，且所述第八晶体管的漏极与电源相连。

（三）有益效果

本发明的Flash灵敏放大器的预充电路结构简单，器件少，功耗小，且节省版图面积，能够以更大的充电电流和更快的速度完成对位线电容的预充，同时在保留足够冗余量的前提下，对于V_REF-V_th这部分也能进行预充，且该预充电流管，在同样的宽长比条件下，具有最大的预充电流。

附图说明

图1为传统的Flash灵敏放大器的电路图；

图2为依照本发明一种实施方式的Flash灵敏放大器的结构框图；

图3实施例1的Flash灵敏放大器的电路图；

图4为实施例2的Flash灵敏放大器的电路图；

图5为图1所示的传统的Flash灵敏放大器的整体功能波形示意图；

图6为图1所示的传统的Flash灵敏放大器的速度仿真测试波形；

图7为实施例1的Flash灵敏放大器的整体功能波形；

图8为实施例1的Flash灵敏放大器的速度仿真测试波形；

图9为实施例2的Flash灵敏放大器的整体功能波形；

图10为实施例2的Flash灵敏放大器的速度仿真测试波形。

具体实施方式

本发明提出的Flash灵敏放大器，结合附图及实施例详细说明如下。

实施例1

如图2所示，本实施例的Flash灵敏放大器包括：参考电压发生电路、电流放大电路，比较器、存储单元阵列位线BL、参考单元阵列位线OUT1、预充电电路。其中：

参考电压发生电路用于生成参考电压V_REF信号，并将该信号发送至电流放大电路。电流放大电路与参考电压发生电路相连，用于根据该参考电压V_REF，放大流经Flash的存储单元和参考单元中的电流。比较器分别与存储单元阵列位线BL以及参考单元阵列位线OUT1相连，用于放大BL以及OUT1上的电压信号，输出为电源电压VDD或者地电压GND。存储单元阵列位线BL，连接存储单元阵列以及该比较器。参考单元阵列位线OUT1，连接参考单元阵列以及该比较器。预充电电路与BL相连，用于对BL上的电容负载进行快速的预充电。

如图3所示，本实施例的电流放大电路进一步包括六个晶体管，其中：第一晶体管M1、第二晶体管M2、以及第六晶体管M6为NMOS晶体管；第三晶体管M3、第四晶体管M4、以及第五晶体管M5为PMOS晶体管。第一晶体管M1以及第二晶体管M2的源极分别接地，第一晶体管M1以及第二晶体管M2的栅极相连，第一晶体管M1的漏极与第三晶体管M3的漏极相连，第二晶体管M2的漏极与第四晶体管M4的漏极相连，第一晶体管M1的漏极还与第一晶体管M1的栅极连接（构成二极管接法），并与BL相连，构成MAT side一边；第二晶体管M2的漏极还与OUT1相连，构成REF side一边；第二晶体管M2的漏极还与比较器OP的正输入端相连；第三晶体管M3的栅极分别与第四晶体管M4以及第五晶体管5的栅极相连，第三晶体管M3、第四晶体管M4以及第五晶体管M5的源极分别连接电源电压TDD；第五晶体管M5的漏极与第六晶体管M6的漏极相连，且第五晶体管M5的漏极还与第五晶体管M5的栅极相连，第五晶体管M5与第三晶体管M3和第四晶体管M4构成电流镜形式；第六晶体管M6的源极接地，第六晶体管M6的栅极与参考电压发生电路相连，由参考电压发生电路输入参考电压信号V_REF。

参考电压发生电路进一步包括第七晶体管M7以及电流源Ibias，其中：第七晶体管M7的栅极与第七晶体管M7的漏极相连，第七晶体管M7的源极接地，第七晶体管M7的漏极还与电流源Ibias的一端以及第六晶体管M6的栅极相连，第七晶体管M7的漏极电压即为该参考电压V_REF，电流源Ibias的另一端与电源电压TDD相连。

预充电电路进一步包括第一反相器inv1以及预充电流管（第八晶体管M8），其中：第一反相器inv1的输入端与第八晶体管M8的源极相连，且第八晶体管M8的源极分别于比较器OP的负输入端以及BL相连，第八晶体管M8的栅极与第一反相器inv1的输出端相连，且第八晶体管M8的漏极与电源电压TDD相连。第八晶体管M8的源极经过第一反相器inv1加载到其栅极，第一反相器inv1形成负反馈的作用，具备对第八晶体管M8的栅极钳位功能，钳位电压为第一反相器inv1转换电平。

在本发明的上述灵敏放大电路中，当对BL预充电时，刚开始BL电压较低，第一反相器inv1的输入端电压较低，第一反相器inv1的输出端电压为电源电压VDD，M8导通。当BL预充电到第一反相器inv1的转换电平V_it时，第一反相器inv1关断，对BL的预充电流停止。由于第八晶体管M8的栅极电压在预充完成前为电源电压VDD（为最高值），在同样宽长比的条件下，一定大于图1中采用任何电流镜形电路提供的晶体管M13的电流。因此，本发明中的预充电电路的预充速度会更快。此外，由于加速预充截止电压第一反相器inv1的转换电平V_it受第一反相器inv1中的NMOS和PMOS宽长比比例大小的调整，因此相比较于图1中的固定的V_th值，方便灵活设置。在图2中，合理设置第一反相器inv1中的NMOS和PMOS宽长比，使得V_it的值稍小于或者基本等于V_REF的值，则可以进一步提高速预充时间，预充时间的表达式为：

其中，I_{反相器控制电流}为第一反相器inv1控制M8的电流，也即流经M8的电流，I_B为参考电压为V_REF时的晶体管M3电压对BL充电的电流。

当调节（通过调节第一反相器inv1中的NMOS或PMOS宽长比实现）时，其第二项相当于为足够冗余量ΔV即可（除此之外的部分则可以加速预充）。相比于图1中的电路，本实施例的电路中的预充电电路进一步化简，但速度进一步加快。

实施例2

本实施例的Flash灵敏放大器与实施例1中的基本相同，所不同的是：如图4所示，参考电压发生电路由第二反相器inv2构成，第二反相器inv2的输入端与输出端相连，且第二反相器inv2的输出端与第六晶体管M6的栅极相连。

在本实施例中，V_REF的值等于第二反相器inv2输入端和输出端相连稳定的值，即V_REF=V_it2时的值，从而无需调整反相器中的NMOS或PMOS宽长比实现V_REF=V_it1+ΔV的功能，且仍能保持低压电源工作，在BL和电源电压VDD之间仅有第八晶体管M8的漏源电压。

以下通过仿真的结果进一步说明本发明的优势。仿真采用0.18um工艺，电源电压VDD取1.8V，BL上的寄生电容C_BL取1PF。

如图5-10所示，其中，虚线表示参考单元电流I_REF，实线表示存储单元电流I_C，带有圆圈的线表示参考单元阵列位线OUT1上的电压信号，带有五边形的线表示存储单元阵列位线BL上的电压信号，带有三角形的线表示比较器OP输出端S_OUT的输出，带有正方形的线表示参考电压V_REF。图5给出了图电路仿真输出结果，当I_C大于I_REF时，BL电压小于OUT1电压，比较器OP的输出端S_OUT输出为0。同理图7、图9验证实施例1和实施例2两种放大器的功能，证明了灵敏放大器的功能正确。图6、8、10给出了不同电路图对应的预充速度测试。比较的时间指标采用BL从零电平到最高电平上升沿的10%~90%的上升时间。表1给出了对应了的工作速度。

电路结构	图1所示放大器	实施例1	实施例2
				预充时间	10.47ns	8.44ns	8.38ns

可见，本发明的Flash灵敏放大器的速度比传统的Flash灵敏放大器的速度更快。

以上实施方式仅用于说明本发明，而并非对本发明的限制，有关技术领域的普通技术人员，在不脱离本发明的精神和范围的情况下，还可以做出各种变化和变型，因此所有等同的技术方案也属于本发明的范畴，本发明的专利保护范围应由权利要求限定。

Claims (5)

1.一种Flash灵敏放大器，其特征在于，包括：

参考电压发生电路，用于生成参考电压信号，并将所述参考电压信号发送至电流放大电路；

电流放大电路，与所述参考电压发生电路相连，用于根据所述参考电压，放大流经Flash的存储单元阵列中的存储单元以及参考单元阵列中的参考单元的电流；

比较器，分别与存储单元阵列位线以及参考单元阵列位线相连，用于放大所述存储单元阵列位线以及参考单元阵列位线上的电压信号；

存储单元阵列位线，连接存储单元阵列以及所述电流放大电路；

参考单元阵列位线，连接参考单元阵列以及所述电流放大电路；

预充电电路，与所述存储单元阵列位线相连，用于对所述存储单元阵列位线上的电容负载进行预充电。

2.如权利要求1所述的Flash灵敏放大器，其特征在于，所述电流放大电路进一步包括六个晶体管，其中：

第一晶体管以及第二晶体管的源极分别接地，第一晶体管的栅极与第二晶体管的栅极相连，第一晶体管的漏极与第三晶体管的漏极相连，第二晶体管的漏极与第四晶体管的漏极相连，第一晶体管的漏极还与第一晶体管的栅极连接，并与所述存储单元阵列位线相连，第二晶体管的漏极还与所述参考单元阵列位线相连，第二晶体管的漏极还与所述比较器的正输入端相连；第三晶体管的栅极分别与第四晶体管以及第五晶体管的栅极相连，第三晶体管、第四晶体管以及第五晶体管的源极分别连接电源；第五晶体管的漏极与第六晶体管的漏极相连，且第五晶体管的漏极还与第五晶体管的栅极相连；第六晶体管的源极接地，第六晶体管的栅极与所述参考电压发生电路相连。

3.如权利要求2所述的Flash灵敏放大器，其特征在于，所述参考电压发生电路进一步包括第七晶体管以及电流源，其中：

第七晶体管的栅极与第七晶体管的漏极相连，第七晶体管的源极接地，第七晶体管的漏极还与电流源的一端以及第六晶体管的栅极相连，所述电流源的另一端与电源相连。

4.如权利要求3所述的Flash灵敏放大器，其特征在于，所述参考电压发生电路进一步包括第二反相器，所述第二反相器的输入端与输出端相连，且所述第二反相器的输出端与所述第六晶体管的栅极相连。

5.如权利要求3所述的Flash灵敏放大器，其特征在于，所述预充电电路进一步包括第一反相器以及第八晶体管，其中：

所述第一反相器的输入端与所述第八晶体管的源极相连，且所述第八晶体管的源极分别与所述比较器的负输入端以及所述存储单元阵列位线相连，所述第八晶体管的栅极与所述第一反相器的输出端相连，且所述第八晶体管的漏极与电源相连。

Images