CN114217105A - 一种波形可编程的超高速脉冲电流发生装置 - Google Patents

Abstract

本发明属于脉冲信号发生器技术领域，公开了一种波形可编程的超高速脉冲电流发生装置，装置包括：脉冲波形控制模块、脉冲幅值控制模块、压控电流源模块和功能控制模块。脉冲波形控制模块和脉冲幅值控制模块分别控制压控电流源模块输出的脉冲电流的波形和幅值，从而实现脉冲电流的可调；功能控制模块用于调节控制各模块及数据分析。本发明装置输出脉冲幅值最低可达1μA，最高可达mA级别，调节精度数十μA，脉宽调节范围为1ns到直流。本发明可广泛应用于电流诱导型相变存储器、阻变存储器等器件电特性测试中。

Description

一种波形可编程的超高速脉冲电流发生装置

技术领域

本发明属于脉冲信号发生器技术领域，更具体地，涉及一种适用于动态范围大的可变负载测试用的脉冲电流源发生装置。

背景技术

随着“大数据”时代的到来，电子技术和信息产业正处于飞速发展的阶段，人们对于信息的存储和处理的要求越来越大。

目前主流的存储系统多是利用电荷的得失来实现信息的存储，例如动态随机存储器（Dynamic Random Access Memory，DRAM），其晶体管被选中时，与其串联的电容就可以被读写，存储系统会根据电容上存储的电荷量的多少来判断存储值为“0”或者“1”；静态随机访问存储器（Static Random Access Memory，SRAM）通常是以6个CMOS管构成双稳态电路，其原理是用晶体管搭建的触发器作为基本的存储电路；闪存（flash）作为固态硬盘SSD、U盘等主要存储器，结构上可以分为NOR Flash和NAND Flash两种类型，但其基本原理都是利用浮栅俘获或失去电荷来存储信息。

相变存储器因其具有读写速度快、存储密度高、与传统CMOS工艺相兼容等优点，已成为最有潜力的下一代主流非易失性存储技术。与传统的半导体存储器不同，相变存储器属于电阻型存储器，其特别之处在于在适当的温度下能够以晶态或非晶态稳定地长期存储，而在特定的条件下，又能迅速从一个相态变到另一个相态，其工作机理就是利用相变材料在晶态时的低阻和非晶态时的高阻的阻值差异来实现数据的存储。

实现相变的过程一般是将电脉冲信号作用于存储单元上，例如施加一个窄脉宽、高幅值且快下降沿的电脉冲进行RESET操作，使有序的晶态相变材料熔化并快速冷却转变为无序的非晶态，实现低阻态“0”到高阻态“1”的相变；反之，施加一个宽脉宽且低幅值的电脉冲可以对相变单元进行SET操作，非晶态的相变材料经历退火过程后结晶变为晶态并实现“1”到“0”的相变；而对相变存储单元进行读取操作的具体过程为：施加一个对相变材料的状态不会产生影响的幅值很低的电脉冲，或施加一个幅值较低的电脉冲扫描信号，通过测量器件的电阻值来读取它的状态。

目前对相变存储单元进行读、写、擦操作的方式多为电压脉冲或是直流电流扫描。虽然电压脉冲的操作方法简单且易实现，但对于存储器件而言，不可控的大电流可能会造成不可恢复的损伤。另一方面，在电压激励模式下，由于电流在测试单元内的不确定性导致无法准确计算器件在相变过程中的瞬态电流、动态电阻以及关键的功耗等参数。

相变存储器的显著特点是电阻变化范围大，且发生相变的条件较为严苛。通常情况下，低阻时的相变单元电阻在1~10千欧，高阻时电阻达到兆欧级别。当前尚无能够在如此大范围的电阻变化范围内依然能够保持良好特性的脉冲电流源装置（脉宽最低可达1ns、幅值在数十μA到几mA可调、上升下降沿可达8ns）。除了相变存储器，新型的存储器件例如阻变存储器、忆阻器等同样需要短脉冲、小电流的脉冲电流发生装置作为其测试的激励源。

因此，开发一款高速可调的脉冲电流源装置，用于实现对相变存储单元的读写擦操作，是本领域技术人员亟需解决的问题。

发明内容

针对现有技术的缺陷，本发明的目的在于提供一种波形可编程的超高速脉冲电流发生装置，旨在解决脉冲电流在高频率且低幅值的装置空缺问题。

本发明提供了一种波形可编程的超高速脉冲电流发生装置，包括脉冲波形控制模块、脉冲幅值控制模块、压控电流源模块和功能控制模块；脉冲波形控制模块用于产生对输出电流脉冲波形进行调控的电压脉冲信号；脉冲幅值控制模块用于产生对输出电流脉冲幅值进行控制的直流信号；压控电流源模块的第一输入端连接至所述脉冲波形控制模块的输出端，压控电流源模块的第二输入端连接至脉冲幅值控制模块的输出端：压控电流源模块将输入的电压脉冲信号和直流信号转换为用于相变存储单元的电学性能测试与表征的脉冲电流信号；功能控制模块的第一输出端连接至脉冲波形控制模块的输入端，功能控制模块的第二输出端连接至脉冲幅值控制模块的输入端，功能控制模块为脉冲波形控制模块提供用于控制输出脉冲电流波形与输入脉冲电压波形保持一致的第一控制信号以及为所述脉冲幅值控制模块提供使得输出脉冲电流幅值可控且与直流信号幅值呈线性关系的第二控制信号。

更进一步地，脉冲波形控制模块输出的电压脉冲波形的脉宽、周期、占空比和脉冲个数均连续可调。其中，脉宽最小值可达2ns，调节精度可达1ns，且能做到发出单个电压脉冲。

更进一步地，脉冲波形控制模块包括：时钟信号发生器、延时单元和逻辑门电路；逻辑门电路的第一输入端连接至所述时钟信号发生器的第一输出端，所述逻辑门电路的第二输入端连接至所述延时单元的输出端，所述延时单元的输入端连接至所述时钟信号发生器的第二输出端；所述时钟信号发生器用于产生时钟信号；所述延时单元用于将时钟信号进行延时；所述逻辑门电路用于将原时钟信号和延时后的时钟信号进行异或逻辑操作。

其中，脉冲波形控制模块可以由FPGA实现。FPGA主芯片可以采用Intel（Altera）公司Cyclone Ⅳ系列的EP4CE10F178CN。

更进一步地，脉冲幅值控制模块输出的直流信号连续可调。脉冲幅值控制模块输出的直流电压的最小输出为0.1V，调节步长为0.1V；或者所述脉冲幅值控制模块输出的直流电流的最小输出为1μA，调节步长为1μA。

更进一步地，压控电流源模块包括：主控芯片，分压单元、稳压单元和阻抗匹配单元；所述阻抗匹配单元的输入端用于接收脉冲电压信号，所述阻抗匹配单元用于实现高频信号输入端的阻抗匹配，防止信号发生反射；所述分压单元的输入端用于接收直流信号，所述分压单元用于调节输入直流信号幅值；所述稳压单元的输入端连接至所述分压单元的输出端，所述稳压单元用于实现直流电源稳压功能；所述主控芯片的第一输入端连接至所述阻抗匹配单元的输出端，所述主控芯片的第二输入端连接至所述稳压单元的输出端，所述主控芯片用于将输入的电压脉冲信号和直流信号转换为用于相变存储单元的电学性能测试与表征的脉冲电流信号。

其中，阻抗匹配单元的输出端与主控芯片的EN接口连接，稳压电源的输出端与主控芯片的CI接口连接。

更进一步地，压控电流源模块还包括：第一BNC接口单元和第二BNC接口单元，所述阻抗匹配单元通过所述第一BNC接口单元连接脉冲电压信号，所述分压单元通过所述第二BNC接口单元连接直流信号。

其中，主控芯片为高速开关芯片，输入方式可以为TTL模式或LVDS模式，输出信号带宽为0~200MHz，可多个通道同时并行输出脉冲电流，最大电流可达9A，输出信号幅值变化应成线性关系。

通过本发明所构思的以上技术方案，与现有技术相比，由于在存储单元内施加的电压最终是以电流的方式作用于单元，所以相较于以往电压脉冲的测试方式，实验得出的数据更为准确，利于直接得出单元在相变过程中的瞬态电流，而不用脉冲电压计算得出，防止此过程中带来的实验误差。本发明提供的超高速脉冲电流发生装置输出的脉冲电流的幅值最高可达mA级别，调节精度数十μA，且脉宽调节范围为1ns到直流。

附图说明

图1是本发明实施例提供的波形可编程的超高速脉冲电流发生装置的模块结构原理框图；

图2是本发明实施例提供的波形可编程的超高速脉冲电流发生装置中压控电流源模块的主控芯片的引脚示意图；

图3是本发明实施例提供的波形可编程的超高速脉冲电流发生装置中压控电流源模块的主控芯片的供电电压与输出电流的关系图；

图4（a）是本发明实施例提供的波形可编程的超高速脉冲电流发生装置中压控电流源模块的主控芯片中，当VDD为5V时输入直流电压与输出电流幅值的关系图；图4（b）是本发明实施例提供的波形可编程的超高速脉冲电流发生装置中压控电流源模块的主控芯片中，当VDD为3.3V时输入直流电压与输出电流幅值的关系示意图；

图5是本发明实施例提供的波形可编程的超高速脉冲电流发生装置中脉冲波形控制模块的电路示意图；

图6是本发明实施例提供的波形可编程的超高速脉冲电流发生装置中压控电流源模块的电路图；

图7是本发明实施例提供的测试相变单元时的组网结构；

图8是本发明实施例提供的利用脉冲电流对相变存储单元进行SET时，不同脉宽和幅值的脉冲电流与SET电阻的关系；

图9是本发明实施例提供的波形可编程的超高速脉冲电流发生装置利用脉冲电流对相变存储单元进行RESET时，固定脉宽为50ns时，不同幅值的电流脉冲与RESET电阻的关系；

图10是本发明实施例提供的波形可编程的超高速脉冲电流发生装置利用脉冲电流对相变存储单元进行RESET时，固定幅值为3.3mA时，不同脉宽的电流脉冲与RESET电阻的关系。

具体实施方式

为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。

相变存储器等电阻型存储器的负载变化范围很大，对测试脉冲的上升下降沿以及脉宽的要求很高。目前已有的脉冲电流源装置虽然也可以产生频率高达100MHz的脉冲波形，但多为大电流脉冲，且在负载动态范围很大时波形不稳定，所以目前针对负载范围变化较大的存储器测试多采用电压脉冲。本发明的目的在于提供一种高速、小电流、高精度、幅值脉宽可调谐的脉冲电流源装置，用于如相变存储器等动态范围大的可变负载的脉冲电流测试，以解决脉宽范围在1ns到直流、幅值在1μA到mA级的装置空缺问题，旨在对相变存储器的电学性能做更好的表征。

为实现上述目的，本发明提供了一种针对相变单元测试的波形可编程的超高速脉冲电流发生装置，包括脉冲波形控制模块、脉冲幅值控制模块、压控电流源模块和功能控制模块；其中，脉冲波形控制模块的作用是通过FPGA编程，即时钟信号发生器产生时钟信号并对其进行延时，与原信号进行异或逻辑操作，从而产生电压脉冲信号，脉冲信号的脉宽可通过改变延时单元的延时时间进行改变。如图5所示。电压脉冲信号最终会输入到压控电流源模块中，其作用是对电流脉冲输出的波形进行调控。脉冲幅值控制模块的作用是产生直流电流或者直流电压，直流信号会输入到压控电流源模块中，其作用是对输出电流脉冲幅值进行控制，输出的脉冲电流幅值会根据输入直流信号的幅值呈线性变化。压控电流源模块是脉冲电流产生的模块，其主控芯片的内部原理是将输入的直流源基于输入的脉冲电压信号的波形进行开关操作，从而实现脉冲电流信号的输出，并将其用于相变存储单元的测试与表征。

本发明增加了使用软件Labview的上位机构成的功能控制模块，主要实现对脉冲波形控制模块中FPGA的控制、通讯、波形显示等功能。测试人员通过操作可视化软件界面输入脉冲电流的幅值和脉宽参数指令，上位机将参数进行模数转换并发送给脉冲波形控制模块和脉冲幅值控制模块以传达指令，FPGA和直流源根据此信号输出相应的电信号传输到压控电流源模块，完成脉冲电流的输出。此模块设计的目的是为了给测试人员提供便利，提高本发明装置的可操作性。

该脉冲电流产生装置是在直流源的基础上，通过一个具有高速开关特性的压控电流源芯片控制直流源的输出，从而产生脉冲电流。脉冲电流的幅值控制即由直流源控制，脉冲电流的脉冲波形由输入给开关驱动芯片的使能信号（电压脉冲信号）决定。

在本发明实施例中，输出脉冲电流的波形应与输入脉冲电压的波形保持一致，即输出电流波形的脉宽、周期、占空比等参数与输入脉冲信号一致；并且输出脉冲电流幅值可控，并且和输入电流的幅值成线性关系。

其中，根据压控电流源模块的主控芯片的选型，可以选择输出信号带宽为0~200MHz的高速开关芯片。

本发明所产生的超高速低幅值的脉冲电流，可用于相变存储器、阻变存储器的测试。因为在存储单元内施加的电压最终以电流的方式作用于单元，所以相较于以往电压脉冲的测试方式，实验得出的数据更为准确，利于直接得出单元在相变过程中的瞬态电流，而不用脉冲电压计算得出，防止此过程中带来的实验误差。

本发明实施例提供的波形可编程的超高速脉冲电流发生装置适用于负载突变的相变存储器、阻变存储器等器件的电学性能测试；图1示出了本发明实施例提供的波形可编程的超高速脉冲电流发生装置的模块结构原理框图，如图1所示，波形可编程的超高速脉冲电流发生装置包括脉冲波形控制模块、脉冲幅值控制模块、压控电流源模块和功能控制模块，脉冲波形控制模块能够调节电压幅值和脉冲宽度，并对输出电流脉冲波形进行控制。脉冲幅值控制模块根据所选高速开关芯片的使用要求确定是直流电压输入还是直流电流输入，并能实现幅值线性可调的功能。

本发明装置的核心是具有高速开关特性的压控电流源芯片，所以其选型尤为重要。根据相变存储单元的测试需求，高速开关芯片的选择指标主要有以下几项：

（1）带宽：因为本发明需求的脉宽调节范围是10ns～200ns，高速开关芯片的带宽应大于100MHz。

（2）输出电流幅值：电流脉冲的幅值应能随直流输入信号的改变而改变，且该变化应成线性关系，方便对输出幅值做更好的控制。

结合以上两点，本发明选用iC-Haus公司的一款iC-HGP作为高速开关芯片。该芯片的带宽最大能达到200MHz，输出信号I（LDAx）随输入直流电压V（CIx）在一定范围内线性变化。因此该芯片能较好地符合预期指标。

图2为iC-HGP芯片的引脚示意图。该芯片的ENx和CIx是电压信号输入通道，而LDAx是脉冲电流输出通道。其中ENx输入的是电压脉冲信号，用来控制输出电流的波形，而CIx输入的是直流电压，作用是控制电流脉冲的幅值。该芯片的供电电压有两个，分别是12V和5V（或3.3V），其中12V接的是VBLx接口，该接口的作用是为电流输出口提供电压，实际上只有当VBLx电压足够大时才进入饱和区，即可由输入直流电压信号CIx的电压幅值控制输出电流I（LDAx），而不是由供电电压VBLx控制输出电流，这是我们希望看到的结果。具体如图3所示。5V（或3.3V）是VDD供电电压，当VDD电压不同时，电压信号输入口CI的幅值可调范围也不一样，如图4（a）和图4（b）所示，可以看到输出信号I（LDAx）与输入直流电压V（CIx）成线性关系。

除此之外的选型还有亚诺德半导体公司生产的四输入端激光二极管驱动芯片AD9665，与iC-HGP的主要区别是其输入直流信号为直流电流，在此不做赘述。

图5是脉冲波形控制模块中实现电压脉冲输出的原理图，脉冲波形控制模块包括：时钟信号发生器、延时单元和逻辑门电路；逻辑门电路的第一输入端连接至时钟信号发生器的第一输出端，逻辑门电路的第二输入端连接至延时单元的输出端，延时单元的输入端连接至时钟信号发生器的第二输出端；时钟信号发生器用于产生时钟信号；延时单元用于将时钟信号进行延时；逻辑门电路用于将原时钟信号和延时后的时钟信号进行异或逻辑操作。

在本实施例中，脉冲电压的脉宽范围应在1ns到直流，其幅值大小虽然不控制输出脉冲电流的幅值，但根据主控芯片的要求，应在VDD电压（5V或3.3V）的百分之31~35，即1.55V~1.75V或1.023V~1.155V之间。

图6示出了压控电流源模块的具体电路结构，其中压控电流源模块包括：主控芯片，分压单元、稳压单元和阻抗匹配单元；阻抗匹配单元的输入端用于接收脉冲电压信号，阻抗匹配单元用于实现高频信号输入端的阻抗匹配，防止信号发生反射，从而影响信号完整性；分压单元的输入端用于接收直流信号，分压单元用于调节输入直流信号幅值，从而改变输出脉冲电流的大小；稳压单元的输入端连接至分压单元的输出端，稳压单元用于实现直流电源稳压功能；主控芯片的第一输入端连接至阻抗匹配单元的输出端，主控芯片的第二输入端连接至稳压单元的输出端，主控芯片用于将输入的电压脉冲信号和直流信号转换为用于相变存储单元的电学性能测试与表征的脉冲电流信号。

主控芯片的EN接口接入的是脉冲波形控制模块输出的脉冲电压信号，EN接口有电阻作为高速电路阻抗匹配；主控芯片的CI接口接入的是脉冲幅值控制模块输出的直流电压信号，可以采用滑动变阻器实现分压从而调节输入电压幅值的大小。最终脉冲电流信号传输到相变存储单元。

由输出脉冲测试结果来看，脉冲波形的上升沿陡度可达7 ns，脉冲输出的最小脉宽可达到30ns，最小幅值达到9mV，意味着电流幅值为180μA。通过比较输入脉冲电压和输出脉冲电流的波形，可以发现，二者波形的脉宽一致，符合脉冲电流的脉冲宽度由输入给开关驱动芯片的使能信号（电压脉冲信号）决定的预期设想。比较输入信号幅值与输出脉冲电流幅值，发现二者呈线性关系，也符合脉冲电流幅值可控且与输入直流源幅值线性相关的预想。除此之外，采用AD9665芯片，基于本发明的电路模块设计可实现最低1ns的电流脉冲波形。

图7示出了测试相变单元结构及测试装置的结构；本发明实施例的相变存储单元的截面示意图所示的是三明治型的相变单元，包含上电极31、下电极34、绝缘层32和相变层33，其中上电极接脉冲电流源35，下电极接地。

下面结合附图说明测试相变存储单元的组网结构以及测试步骤：

本发明提供的测试方法中，组网结构由本发明装置、型号为B1500A的半导体器件分析仪的探针台和型号为B1500A的半导体器件分析仪的SMU单元组成，SMU单元是一种将电压/电流源功能和电压/电流表功能结合于单一模块中的测量模块；测试前，首先利用SMU单元通过电压扫描的方式读取相变单元的电阻值，判断出其处于高阻态还是低阻态；接着将脉冲电流源产生的脉冲电流信号通过BNC接口传输到放置相变存储单元的探针台，同时探针台通过探针将电流信号施加到相变存储单元的上电极，而连接相变存储单元下电极的另一个探针输入则接地，根据上一步骤中测出的电阻值的大小来选择合适脉宽与幅值的电流脉冲信号输出对相变单元进行SET或者RESET操作。

图8~图10分别展示的是利用脉冲电流对相变单元进行擦写操作时的电阻值变化。在对相变存储单元进行擦写操作时，分别固定脉宽、改变幅值或是固定幅值、改变脉宽来调节电流脉冲，以寻求出最适合相变存储单元发生相态转变的电流脉冲参数值，从而得到相变存储单元理想的电阻变化值。可以看出，在用脉冲电流对相变单元进行SET操作时，电阻值可低至1kΩ，相比于电压激励模式下的6kΩ，电流激励的SET操作效果更好；而在用脉冲电流对相变单元进行RESET操作时，当脉冲电流脉宽为80ns，幅值为3.3mA左右时，相变单元的RESET电阻值能达到700kΩ左右。以上结果表明，本发明的脉冲电流发生装置可以有效地对相变存储单元器件进行操作，使其在高低阻态间相互切换，并具备较大的动态数据范围。

本领域的技术人员容易理解，以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (9)

1.一种波形可编程的超高速脉冲电流发生装置，其特征在于，包括脉冲波形控制模块（1）、脉冲幅值控制模块（2）、压控电流源模块（3）和功能控制模块（4）；

所述脉冲波形控制模块（1）用于产生对输出电流脉冲波形进行调控的电压脉冲信号；

所述脉冲幅值控制模块（2）用于产生对输出电流脉冲幅值进行控制的直流信号；

所述压控电流源模块（3）的第一输入端连接至所述脉冲波形控制模块（1）的输出端，所述压控电流源模块（3）的第二输入端连接至所述脉冲幅值控制模块（2）的输出端：所述压控电流源模块（3）将输入的电压脉冲信号和直流信号转换为用于相变存储单元的电学性能测试与表征的脉冲电流信号；

所述功能控制模块（4）的第一输出端连接至所述脉冲波形控制模块（1）的输入端，所述功能控制模块（4）的第二输出端连接至所述脉冲幅值控制模块（2）的输入端，所述功能控制模块（4）为所述脉冲波形控制模块（1）提供用于控制输出脉冲电流波形与输入脉冲电压波形保持一致的第一控制信号以及为所述脉冲幅值控制模块（2）提供使得输出脉冲电流幅值可控且与直流信号幅值呈线性关系的第二控制信号。

2.如权利要求1所述的超高速脉冲电流发生装置，其特征在于，所述脉冲波形控制模块（1）输出的电压脉冲波形的脉宽、周期、占空比和脉冲个数均连续可调。

3.如权利要求2所述的超高速脉冲电流发生装置，其特征在于，所述脉冲波形控制模块（1）包括：时钟信号发生器、延时单元和逻辑门电路；

所述逻辑门电路的第一输入端连接至所述时钟信号发生器的第一输出端，所述逻辑门电路的第二输入端连接至所述延时单元的输出端，所述延时单元的输入端连接至所述时钟信号发生器的第二输出端；

所述时钟信号发生器用于产生时钟信号；

所述延时单元用于将所述时钟信号进行延时；

所述逻辑门电路用于将原时钟信号和延时后的时钟信号进行异或逻辑操作。

4.如权利要求3所述的超高速脉冲电流发生装置，其特征在于，所述脉冲波形控制模块（1）由FPGA实现。

5.如权利要求1所述的超高速脉冲电流发生装置，其特征在于，所述脉冲幅值控制模块（2）输出的直流信号连续可调。

6.如权利要求5所述的超高速脉冲电流发生装置，其特征在于，所述脉冲幅值控制模块（2）输出的直流电压的最小输出为0.1V，调节步长为0.1V；或者所述脉冲幅值控制模块（2）输出的直流电流的最小输出为1μA，调节步长为1μA。

7.如权利要求1所述的超高速脉冲电流发生装置，其特征在于，所述压控电流源模块（3）包括：主控芯片，分压单元、稳压单元和阻抗匹配单元；

所述阻抗匹配单元的输入端用于接收脉冲电压信号，所述阻抗匹配单元用于实现高频信号输入端的阻抗匹配，防止信号发生反射，从而影响信号完整性；

所述分压单元的输入端用于接收直流信号，所述分压单元用于调节输入直流信号幅值，从而改变输出脉冲电流的大小；

所述稳压单元的输入端连接至所述分压单元的输出端，所述稳压单元用于实现直流电源稳压功能；

所述主控芯片的第一输入端连接至所述阻抗匹配单元的输出端，所述主控芯片的第二输入端连接至所述稳压单元的输出端，所述主控芯片用于将输入的电压脉冲信号和直流信号转换为用于相变存储单元的电学性能测试与表征的脉冲电流信号。

8.如权利要求7所述的超高速脉冲电流发生装置，其特征在于，所述压控电流源模块（3）还包括：第一BNC接口单元和第二BNC接口单元，所述阻抗匹配单元通过所述第一BNC接口单元连接脉冲电压信号，所述分压单元通过所述第二BNC接口单元连接直流信号。

9.如权利要求7或8所述的超高速脉冲电流发生装置，其特征在于，所述主控芯片为高速开关芯片，输入方式为TTL模式或LVDS模式，输出信号带宽为0~200MHz，可多个通道同时并行输出脉冲电流，最大电流可达9A，输出信号幅值变化应成线性关系。

Images