CN106128508B - 一种ic参数一次可编程熔丝修调电路 - Google Patents
一种ic参数一次可编程熔丝修调电路 Download PDFInfo
- Publication number
- CN106128508B CN106128508B CN201610458359.2A CN201610458359A CN106128508B CN 106128508 B CN106128508 B CN 106128508B CN 201610458359 A CN201610458359 A CN 201610458359A CN 106128508 B CN106128508 B CN 106128508B
- Authority
- CN
- China
- Prior art keywords
- output end
- circuit module
- input end
- fuse
- nand gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
- G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/44—Indication or identification of errors, e.g. for repair
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
- Logic Circuits (AREA)
Abstract
本发明公开了一种IC参数一次可编程熔丝修调电路，包括偏置电路模块、逻辑转换电路模块、译码电路模块和熔丝调整电路模块，其特征在于，所述偏置电路模块根据输入信号使能端口电压和双向端口电压的波形产生至少一个逻辑电压信号，其输出端与逻辑转换电路模块的输入端相连，采用复用端口；所述逻辑转换电路模块根据至少一个所述的逻辑电压信号产生一个预译码逻辑电压信号，其输出端与译码电路模块的输入端相连。本发明使用到了端口复用，减少了电路所占用面积，而且熔丝位的熔断是可编程的，可以在封装后根据给定不同的输入信号熔断目标熔丝位。
Description
技术领域
本发明涉及数模混合集成电路设计领域，更具体地说，涉及一种IC参数一次可编程熔丝修调电路。
背景技术
在芯片制造过程中，受工艺偏差、电路失配以及芯片生产批次不同等因素的影响，生产芯片的参数与设计仿真的期望值有很大偏差。这给对参数要求较高的模拟电路设计带来了很大的困难。因此，设计者在设计电路时，会在芯片中加入修调电路。芯片经工艺线制造后，首先需要对芯片进行测试，对不符合电路要求的参数利用修调电路进行一次永久性编程，完成对电路的参数调整，使电路参数更接近预设值，从而符合设计要求。
保险丝主要有三种：以大电流融断的金属熔线和多晶硅熔线，或者以激光熔断的金属熔线。保险丝为电子产品中的关键性组件，提供可调整的电阻和电容特性，或用于集成电路中。
其中，以激光熔断的金属熔线实在封装之前熔断的，由于封装产生的应力会对校正后的参数产生影响，所以当需要校正的参数精度要求比较高时，就需要在封装之后熔断。
在传统的CP测试中，由于是在封装前Trim，这样会需要额外增加Trim Pad，就增大了电路的面积；而在封装后FT测试中，只需要使用占电路面积很小的芯片管脚，就可以Trim，减小了电路的面积，大大的降低了成本。
发明内容
本发明提供一种IC参数一次可编程熔丝修调电路，使用到了端口复用，减少了电路所占用面积，而且熔丝位的熔断是可编程的，可以在封装后根据给定不同的输入信号熔断目标熔丝位。
本发明一种IC参数一次可编程熔丝修调电路所采用的技术方案是：
一种IC参数一次可编程熔丝修调电路，包括偏置电路模块、逻辑转换电路模块、译码电路模块和熔丝调整电路模块，其特征在于，偏置电路模块根据输入信号使能端口电压和双向端口电压的波形产生至少一个逻辑电压信号，其输出端与逻辑转换电路模块的输入端相连，双向端口为复用端口；所述逻辑转换电路模块根据至少一个所述的逻辑电压信号产生一个预译码逻辑电压信号，其输出端与译码电路模块的输入端相连；所述译码电路模块根据预译码逻辑电压信号产生至少一个熔丝熔断信号，其输出端与熔丝调整电路模块的输入端相连；所述熔丝调整电路模块根据至少一个所述熔丝熔断信号熔断至少一个所需熔断的熔丝位，并输出至少一个电路修调信号。
偏置电路模块由晶体管、基准电流源、触发器和反相器组成；所述偏置电路模块将使能端口电压和双向端口电压与电源电压比较，输出至少一个逻辑电压信号。
偏置电路模块包括：第一NMOS管MN1、第二NMOS管MN2、第三NMOS管MN3、第四NMOS管MN4、第五NMOS管MN5、第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3、第四PMOS管MP4、第五PMOS管MP5、基准电流源I、第一触发器SMT1、第二触发器SMT2、第三触发器SMT3、第一反向器INV1、第二反向器INV2、第三反向器INV3；基准电流源I的一端连接第一NMOS管MN1的漏极和栅极、第二NMOS管MN2的栅极、第三NMOS管MN3的栅极、第四NMOS管MN4的栅极和第五NMOS管MN5的栅极，另一端连接第一PMOS管MP1的栅极、第二PMOS管MP2的源极和第五PMOS管MP5的栅极；电源端VCC连接第一PMOS管MP1的栅极、第二PMOS管MP2的源极和第五PMOS管MP5的栅极，第一NMOS管MN1的源端连接第二NMOS管MN2的源极、第三NMOS管MN3的源极、第四NMOS管MN4的源极、第五NMOS管MN5的源极和地GND；第一PMOS管MP1的源极连接输入端VOUT，第一PMOS管MP1的漏极连接第一触发器SMT1的输入端和第二NMOS管MV2的漏端；第二PMOS管MP2的栅极连接第二PMOS管MP2的漏极和第三PMOS管MP3的源极；第三PMOS管MP3的栅极连接第三PMOS管MP3的漏极、第四PMOS管MP3的栅极和第三NMOS管MN3的漏极；第四PMOS管MP4的源极连接输入端EN和第五PMOS管MP5的源极，第四PMOS管MP4的漏极连接第二触发器SMT2的输入端和第四NMOS管MN4的漏极；第五PMOS管MP5的漏极连接第三触发器SMT3的输入端和第五NMOS管MN5的漏极；第一触发器SMT1的输出端连接第一反相器INV1的输入端；第二触发器SMT2的输出端连接第二反相器INV2的输入端；第三触发器SMT3的输出端连接第三反相器INV3的输入端；第一反相器INV1的输出端连接输出端V1；第二反相器INV2的输出端连接输出端V2；第三反相器SMT3的输出端连接输出端V3。
逻辑转换电路模块包括输入端为V1、V2和V3，输出端为预译码逻辑电压信号V4，与非门，或非门和反相器；V1连接第一与非门NAND1的输入端和第四反相器INV4的输入端，V3连接第一与非门NAND1的另一个输入端，第一与非门NAND1的输出端连接第三与非门NAND3的输入端，第二与非门NAND2的输出端连接第三与非门NAND3的另一个输入端和第七与非门NAND7的输入端，第三与非门NAND3的输出端连接第二与非门NAND2的输入端，第七与非门NAND7的输出端连接第六与非门NAND6的输入端，第六与非门NAND6的输出端连接第七与非门NAND7的另一个输入端和或非门NOR的输入端，第五反相器INV5的输出端连接或非门NOR的另一个输入端，或非门NOR的输出端连接第六反相器INV6的输入端，第六反相器INV6的输出端为V4。第四反相器INV4的输出端连接第五与非门NAND5的输入端，第四与非门NAND4的输出端连接第五与非门NAND5的另一个输入端和第五反相器INV5的输入端；V2连接第四与非门NAND4的输入端，第五与非门NAND5的输出端连接第四与非门NAND4的另一个输入端。根据逻辑电压信号V1、V2和V3，输入一个预译码逻辑电压信号V4。
逻辑转换电路模块根据至少一个逻辑电压信号，经过逻辑门输出预译码逻辑电压信号。
逻辑转换电路模块的输入端为三个逻辑不同的信号V1、V2和V3，通过输出预译码逻辑电压信号V4连接到所述译码电路模块，所述译码电路模块的输出端为N位的WR信号。在正常工作模式下，VOUT比VCC低，V1为低；工作在电路调整模式下，VOUT比VCC高，V1始终为高，由于输入端EN的脉冲波形的脉冲个数确定要电路要调整熔断的FUSE位的WR信号为高，最终由熔丝调整电路调整熔断WR为高的那位FUSE。
译码电路模块的输入端为预译码逻辑电压信号，译码电路模块将预译码逻辑电压信号转换为熔丝熔断信号来熔断所需要的熔丝位，输出端为至少一位熔丝熔断信号。
熔丝调整电路模块包括：输入端WR0、WR1、……、WRN-1，熔丝位FUSE0、熔丝位FUSE1、……、熔丝位FUSEN-1，第六NMOS管MN6、第七NMOS管MN7、……、第2N+5NMOS管MN2N+5，第四触发器SMT4、第五触发器SMT5、……、第N+3触发器SMTN+3，输出端FS0、FS1、……、FSN-1，偏置电压Vbas1和Vbas2；FUSE0的输入端连接输入WR0，FUSE0的输出端连接第六NMOS管MN6的漏极和第四施密特触发器SMT4的输入端；第六NMOS管MN6的栅极连接偏置电压Vbas1、第七NMOS管MN7栅极、第八NMOS管MN8栅极、……、第2N+5NMOS管MN2N+5的栅极；第N+6NMOS管MNN+6的源极连接第N+7NMOS管MNN+7的源极、第N+8NMOS管MNN+8的源极、……、第2N+5NMOS管MN2N+5的源极；第四触发器SMT4的输出端连接电路的输出端FS0；FUSE1的输入端连接输入WR1，FUSE1的输出端连接第七NMOS管MN7的漏极和第五触发器SMT5的输入端；第七NMOS管MN7的源极连接第N+7NMOS管MNN+7的漏极；第五触发器SMT5的输出端连接电路输出端FS1；FUSEN-1的输入端连接输入WRN-1，FUSEN-1的输出端连接第N+5NMOS管MNN+5的漏极和第N+3触发器SMTN+3的输入端；第N+5NMOS管MNN+5的源极连接第2N+5NMOS管MN2N+5的漏极；第N+3触发器SMTN+3的输出端连接电路输出端FSN-1。
熔丝调整电路模块根据至少一个熔丝熔断信号将至少一个熔丝熔断，并输出至少一个电路修调信号。
所述VOUT在电路中是复用端口。
本发明的有益效果在于：本发明在电路中使用双向端口，减少了电路所占用的面积，其结构简单，成本低；如果端口没有复用，那么电路会多一个输入端口，电路所占用的面积会增大，成本就会增大。而且传统的CP修调需要增加额外的Trim Pad，占用芯片空间，成本高，而本发明这种封装后Trim的方式不需要额外的Trim Pad，大大减少了电路的面积，使成本降低。本发明中也使用到了至少一个可编程的熔丝位，与不可编程的熔丝位相比，减少了Trim所需要的输入端口，减少了电路的面积，并可以在封装后对参数进行修调。
附图说明
图1为本发明的基本原理图；
图2为图1中的偏置电路模块原理图；
图3为图1中的逻辑转换电路模块原理图；
图4为图1中的熔丝调整电路模块原理图。
图中，EN是使能端口电压，VOUT是双向端口电压，VCC为整个电路的电源电压，NM为NMOS晶体管，MP为PMOS晶体管，SMT为施密特触发器，INV为反相器，GND为地，WR为熔丝熔断信号，FUSE为熔丝位，FS为电路调整信号输出位，Vbas为偏置电压。
具体实施方式
下面结合附图和具体实施方式对本发明进行详细说明。
本发明提供了一种IC参数一次可编程熔丝修调电路，包括偏置电路模块、逻辑转换电路模块、译码电路模块和熔丝调整电路模块。偏置电路模块根据输入信号使能端口电压和双向端口电压的波形产生至少一个逻辑电压信号，其输出端与逻辑转换电路模块的输入端相连，双向端口为复用端口；所述逻辑转换电路模块根据至少一个所述的逻辑电压信号产生一个预译码逻辑电压信号，其输出端与译码电路模块的输入端相连；所述译码电路模块根据预译码逻辑电压信号产生至少一个熔丝熔断信号，其输出端与熔丝调整电路模块的输入端相连；所述熔丝调整电路模块根据至少一个所述熔丝熔断信号熔断至少一个所需熔断的熔丝位，并输出至少一个电路修调信号。
如图1所示，本发明的基本原理图：
EN和VOUT为偏置电路的输入端，EN是使能端口电压，VOUT是双向端口电压，VCC为整个电路的电源电压，偏置电路模块通过输出三路逻辑不同的信号V1、V2和V3连接到逻辑转换电路模块，逻辑转换电路模块通过输出预译码逻辑电压信号V4连接到译码电路模块，译码电路模块通过输出至少一路熔丝熔断信号WR连接到熔丝调整电路，熔丝调整电路输出至少一路电路调整信号FS。
正常工作模式下，VOUT作为输出端，其电压比VCC低。在电路调整模式下，VOUT是作为输入端的，其电压比VCC高，然后根据EN的输入信号的波形，熔断至少一路熔丝，达到调整电路的目的。
图2为对应于图1的一种实施方式的逻辑转换电路原理图，具体如下：偏置电路模块包括：第一NMOS管MN1、第二NMOS管MN2、第三NMOS管MN3、第四NMOS管MN4、第五NMOS管MN5、第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3、第四PMOS管MP4、第五PMOS管MP5、基准电流源I、第一触发器SMT1、第二触发器SMT2、第三触发器SMT3、第一反向器INV1、第二反向器INV2、第三反向器INV3；基准电流源I的一端连接第一NMOS管MN1的漏极和栅极、第二NMOS管MN2的栅极、第三NMOS管MN3的栅极、第四NMOS管MN4的栅极和第五NMOS管MN5的栅极，另一端连接第一PMOS管MP1的栅极、第二PMOS管MP2的源极和第五PMOS管MP5的栅极；电源端VCC连接第一PMOS管MP1的栅极、第二PMOS管MP2的源极和第五PMOS管MP5的栅极，第一NMOS管MN1的源端连接第二NMOS管MN2的源极、第三NMOS管MN3的源极、第四NMOS管MN4的源极、第五NMOS管MN5的源极和地GND；第一PMOS管MP1的源极连接输入端VOUT，第一PMOS管MP1的漏极连接第一触发器SMT1的输入端和第二NMOS管MN2的漏端；第二PMOS管MP2的栅极连接第二PMOS管MP2的漏极和第三PMOS管MP3的源极；第三PMOS管MP3的栅极连接第三PMOS管MP3的漏极、第四PMOS管MP4的栅极和第三NMOS管MN3的漏极；第四PMOS管MP4的源极连接输入端EN和第五PMOS管MP5的源极，第四PMOS管MP4的漏极连接第二触发器SMT2的输入端和第四NMOS管MN4的漏极；第五PMOS管MP5的漏极连接第三触发器SMT3的输入端和第五NMOS管MN5的漏极；第一触发器SMT1的输出端连接第一反相器INV1的输入端；第二触发器SMT2的输出端连接第二反相器INV2的输入端；第三触发器SMT3的输出端连接第三反相器INV3的输入端；第一反相器INV1的输出端连接输出端V1；第二反相器INV2的输出端连接输出端V2；第三反相器SMT3的输出端连接输出端V3。
通过将VOUT和EN与VCC比较，通过施密特触发器和反相器，输出三个逻辑不同的信号V1、V2和V3。
图3为对应于图1的一种实施方式的逻辑转换电路原理图，具体如下：逻辑转换电路包括输入端为V1、V2和V3，输出端为预译码逻辑电压信号V4，与非门，或非门和反相器。
V1连接第一与非门NAND1的输入端和第四反相器INV4的输入端，V3连接第一与非门NAND1的另一个输入端，第一与非门NAND1的输出端连接第三与非门NAND3的输入端，第二与非门NAND2的输出端连接第三与非门NAND3的另一个输入端和第七与非门NAND7的输入端，第三与非门NAND3的输出端连接第二与非门NAND2的输入端，第七与非门NAND7的输出端连接第六与非门NAND6的输入端，第六与非门NAND6的输出端连接第七与非门NAND7的另一个输入端和或非门NOR的输入端，第五反相器INV5的输出端连接或非门NOR的另一个输入端，或非门NOR的输出端连接第六反相器INV6的输入端，第六反相器INV6的输出端为V4。第四反相器INV4的输出端连接第五与非门NAND5的输入端，第四与非门NAND4的输出端连接第五与非门NAND5的另一个输入端和第五反相器INV5的输入端；V2连接第四与非门NAND4的输入端，第五与非门NAND5的输出端连接第四与非门NAND4的另一个输入端。根据逻辑电压信号V1、V2和V3，输入一个预译码逻辑电压信号V4。
逻辑转换电路模块根据至少一个逻辑电压信号，经过逻辑门输出预译码逻辑电压信号。
译码电路模块为普通常用的译码电路，如三八译码器，四十六译码器。
图4为对应于图1的一种实施方式的熔丝调整电路原理图，具体如下：
熔丝调整电路模块包括：输入端WR0、WR1、……、WRN-1，熔丝位FUSE0、熔丝位FUSE1、……、熔丝位FUSEN-1，第六NMOS管MN6、第七NMOS管MN7、……、第2N+5NMOS管MN2N+5，第四触发器SMT4、第五触发器SMT5、……、第N+3触发器SMTN+3，输出端FS0、FS1、……、FSN-1，偏置电压Vbas1和Vbas2。
FUSE0的输入端连接输入WR0，FUSE0的输出端连接第六NMOS管MN6的漏极和第四施密特触发器SMT4的输入端；第六NMOS管MN6的栅极连接偏置电压Vbas1、第七NMOS管MN7栅极、第八NMOS管MN8栅极、……、第2N+5NMOS管MN2N+5的栅极；第N+6NMOS管MNN+6的源极连接第N+7NMOS管MNN+7的源极、第N+8NMOS管MNN+8的源极、……、第2N+5NMOS管MN2N+5的源极；第四触发器SMT4的输出端连接电路的输出端FS0；FUSE1的输入端连接输入WR1，FUSE1的输出端连接第七NMOS管MN7的漏极和第五触发器SMT5的输入端；第七NMOS管MN7的源极连接第N+7NMOS管MNN+7的漏极；第五触发器SMT5的输出端连接电路输出端FS1；FUSEN-1的输入端连接输入WRN-1，FUSEN-1的输出端连接第N+5NMOS管MNN+5的漏极和第N+3触发器SMTN+3的输入端；第N+5NMOS管MNN+5的源极连接第2N+5NMOS管MN2N+5的漏极；第N+3触发器SMTN+3的输出端连接电路输出端FSN-1。通过译码电路，输出至少一个熔丝熔断信号WR，熔断至少一个熔丝，达到调整电路的目的，并输出至少一个电路调整信号FS。
综上所述，本发明中VOUT在电路中是复用端口，减少了电路所占用的面积，其结构简单，成本低；如果端口没有复用，那么电路会多一个输入端口，电路所占用的面积会增大，成本就会增大。而且传统的CP修调需要增加额外的Trim Pad，占用芯片空间，成本高，而本发明这种封装后Trim的方式不需要额外的Trim Pad，大大减少了电路的面积，使成本降低。本发明中也使用到了至少一个可编程的熔丝位，与不可编程的熔丝位相比，减少了Trim所需要的输入端口，减少了电路的面积，并可以在封装后对参数进行修调。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和补充，这些改进和补充也应视为本发明的保护范围。
Claims (10)
1.一种IC参数一次可编程熔丝修调电路，包括偏置电路模块、逻辑转换电路模块、译码电路模块和熔丝调整电路模块，其特征在于，
所述偏置电路模块根据输入信号使能端口电压和双向端口电压的波形产生至少一个逻辑电压信号，其输出端与所述逻辑转换电路模块的输入端相连，双向端口为复用端口；所述逻辑转换电路模块根据至少一个所述的逻辑电压信号产生一个预译码逻辑电压信号，其输出端与所述译码电路模块的输入端相连；所述译码电路模块根据所述预译码逻辑电压信号产生至少一个熔丝熔断信号，其输出端与所述熔丝调整电路模块的输入端相连；所述熔丝调整电路模块根据至少一个所述熔丝熔断信号熔断至少一个所需熔断的熔丝位，并输出至少一个电路修调信号。
2.根据权利要求1所述的一种IC参数一次可编程熔丝修调电路，其特征在于，
所述偏置电路模块由晶体管、基准电流源、触发器和反相器组成；所述偏置电路模块将使能端口电压和双向端口电压与电源电压比较，输出至少一个所述逻辑电压信号。
3.根据权利要求2所述的一种IC参数一次可编程熔丝修调电路，其特征在于，
所述偏置电路模块包括：第一NMOS管MN1、第二NMOS管MN2、第三NMOS管MN3、第四NMOS管MN4、第五NMOS管MN5、第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3、第四PMOS管MP4、第五PMOS管MP5、基准电流源I、第一触发器SMT1、第二触发器SMT2、第三触发器SMT3、第一反向器INV1、第二反向器INV2、第三反向器INV3；基准电流源I的一端连接第一NMOS管MN1的漏极和栅极、第二NMOS管MN2的栅极、第三NMOS管MN3的栅极、第四NMOS管MN4的栅极和第五NMOS管MN5的栅极，另一端连接第一PMOS管MP1的栅极、第二PMOS管MP2的源极和第五PMOS管MP5的栅极；电源端VCC连接第一PMOS管MP1的栅极、第二PMOS管MP2的源极和第五PMOS管MP5的栅极，第一NMOS管MN1的源极连接第二NMOS管MN2的源极、第三NMOS管MN3的源极、第四NMOS管MN4的源极、第五NMOS管MN5的源极和地GND；第一PMOS管MP1的源极连接输入端VOUT，第一PMOS管MP1的漏极连接第一触发器SMT1的输入端和第二NMOS管MN2的漏极；第二PMOS管MP2的栅极连接第二PMOS管MP2的漏极和第三PMOS管MP3的源极；第三PMOS管MP3的栅极连接第三PMOS管MP3的漏极、第四PMOS管MP4的栅极和第三NMOS管MN3的漏极；第四PMOS管MP4的源极连接输入端EN和第五PMOS管MP5的源极，第四PMOS管MP4的漏极连接第二触发器SMT2的输入端和第四NMOS管MN4的漏极；第五PMOS管MP5的漏极连接第三触发器SMT3的输入端和第五NMOS管MN5的漏极；第一触发器SMT1的输出端连接第一反相器INV1的输入端；第二触发器SMT2的输出端连接第二反相器INV2的输入端；第三触发器SMT3的输出端连接第三反相器INV3的输入端；第一反相器INV1的输出端连接输出端V1；第二反相器INV2的输出端连接输出端V2；第三反相器SMT3的输出端连接输出端V3。
4.根据权利要求1所述的一种IC参数一次可编程熔丝修调电路，其特征在于，
所述逻辑转换电路模块包括输入端为V1、V2和V3，输出端为预译码逻辑电压信号V4，与非门，或非门和反相器；V1连接第一与非门NAND1的输入端和第四反相器INV4的输入端，V3连接第一与非门NAND1的另一个输入端，第一与非门NAND1的输出端连接第三与非门NAND3的输入端，第二与非门NAND2的输出端连接第三与非门NAND3的另一个输入端和第七与非门NAND7的输入端，第三与非门NAND3的输出端连接第二与非门NAND2的输入端，第七与非门NAND7的输出端连接第六与非门NAND6的输入端，第六与非门NAND6的输出端连接第七与非门NAND7的另一个输入端和或非门NOR的输入端，第五反相器INV5的输出端连接或非门NOR的另一个输入端，或非门NOR的输出端连接第六反相器INV6的输入端，第六反相器INV6的输出端为V4；第四反相器INV4的输出端连接第五与非门NAND5的输入端，第四与非门NAND4的输出端连接第五与非门NAND5的另一个输入端和第五反相器INV5的输入端；V2连接第四与非门NAND4的输入端，第五与非门NAND5的输出端连接第四与非门NAND4的另一个输入端；根据逻辑电压信号V1、V2和V3，输出一个预译码逻辑电压信号V4。
5.根据权利要求4所述的一种IC参数一次可编程熔丝修调电路，其特征在于，
所述逻辑转换电路模块根据至少一个逻辑电压信号，经过逻辑门输出预译码逻辑电压信号。
6.根据权利要求1所述的一种IC参数一次可编程熔丝修调电路，其特征在于，
所述逻辑转换电路模块的输入端为三个逻辑不同的信号V1、V2和V3，通过输出预译码逻辑电压信号V4连接到所述译码电路模块，所述译码电路模块的输出端为N位的WR信号；在正常工作模式下，VOUT比VCC低，V1为低；工作在电路调整模式下，VOUT比VCC高，V1始终为高，由于输入端EN的脉冲波形的脉冲个数确定要电路要调整熔断的FUSE位的WR信号为高，最终由熔丝调整电路调整熔断WR为高的那位FUSE。
7.根据权利要求6所述的一种IC参数一次可编程熔丝修调电路，其特征在于，
所述译码电路模块的输入端为预译码逻辑电压信号，译码电路模块将预译码逻辑电压信号转换为熔丝熔断信号来熔断所需要的熔丝位，输出端为至少一位熔丝熔断信号。
8.根据权利要求1所述的一种IC参数一次可编程熔丝修调电路，其特征在于，
熔丝调整电路模块包括：输入端WR0、WR1、……、WRN-1，熔丝位FUSE0、熔丝位FUSE1、……、熔丝位FUSEN-1，第六NMOS管MN6、第七NMOS管MN7、……、第2N+5NMOS管MN2N+5，第四触发器SMT4、第五触发器SMT5、……、第N+3触发器SMTN+3，输出端FS0、FS1、……、FSN-1，偏置电压Vbas1和Vbas2；FUSE0的输入端连接输入WR0，FUSE0的输出端连接第六NMOS管MN6的漏极和第四施密特触发器SMT4的输入端；第六NMOS管MN6的栅极连接偏置电压Vbas1、第七NMOS管MN7栅极、第八NMOS管MN8栅极、……、第2N+5NMOS管MN2N+5的栅极；第N+6NMOS管MNN+6的源极连接第N+7NMOS管MNN+7的源极、第N+8NMOS管MNN+8的源极、……、第2N+5NMOS管MN2N+5的源极；第四触发器SMT4的输出端连接电路的输出端FS0；FUSE1的输入端连接输入WR1，FUSE1的输出端连接第七NMOS管MN7的漏极和第五触发器SMT5的输入端；第七NMOS管MN7的源极连接第N+7NMOS管MNN+7的漏极；第五触发器SMT5的输出端连接电路输出端FS1；FUSEN-1的输入端连接输入WRN-1，FUSEN-1的输出端连接第N+5NMOS管MNN+5的漏极和第N+3触发器SMTN+3的输入端；第N+5NMOS管MNN+5的源极连接第2N+5NMOS管MN2N+5的漏极；第N+3触发器SMTN+3的输出端连接电路输出端FSN-1。
9.根据权利要求8所述的一种IC参数一次可编程熔丝修调电路，其特征在于，
所述熔丝调整电路模块根据至少一个熔丝熔断信号将至少一个熔丝熔断，并输出至少一个电路修调信号。
10.根据权利要求3所述的一种IC参数一次可编程熔丝修调电路，其特征在于，
所述VOUT在电路中是复用端口。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610458359.2A CN106128508B (zh) | 2016-06-22 | 2016-06-22 | 一种ic参数一次可编程熔丝修调电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610458359.2A CN106128508B (zh) | 2016-06-22 | 2016-06-22 | 一种ic参数一次可编程熔丝修调电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106128508A CN106128508A (zh) | 2016-11-16 |
| CN106128508B true CN106128508B (zh) | 2023-04-07 |
Family
ID=57267930
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610458359.2A Active CN106128508B (zh) | 2016-06-22 | 2016-06-22 | 一种ic参数一次可编程熔丝修调电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106128508B (zh) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107994894B (zh) * | 2017-11-23 | 2022-01-28 | 成都华微电子科技股份有限公司 | 多晶熔丝预修调电路 |
| CN108155908A (zh) * | 2017-12-18 | 2018-06-12 | 中国电子科技集团公司第四十七研究所 | 一种数模转换器的熔丝修调测试方法 |
| CN111835336A (zh) * | 2020-07-29 | 2020-10-27 | 佛山中科芯蔚科技有限公司 | 一种io端口复用的可编程熔丝修调电路系统 |
| CN113189477B (zh) * | 2020-09-03 | 2022-10-28 | 深圳利普芯微电子有限公司 | 一种芯片修调电路及修调方法 |
| CN112562769B (zh) * | 2020-11-23 | 2023-07-25 | 电子科技大学 | 一种具有预修调功能的数字修调系统 |
| CN112953537B (zh) * | 2021-02-05 | 2022-02-15 | 中国电子科技集团公司第五十八研究所 | 电流舵dac的熔丝校准单元电路 |
| CN112702055B (zh) * | 2021-03-23 | 2021-06-15 | 泉芯电子技术(深圳)有限公司 | 芯片外围反熔丝预修调电路及其修调方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101770807A (zh) * | 2009-12-29 | 2010-07-07 | 中国科学院上海微系统与信息技术研究所 | 相变存储器的写优化电路及其写优化方法 |
| CN102779556A (zh) * | 2011-05-06 | 2012-11-14 | 飞思卡尔半导体公司 | 半导体装置中的电可编程熔丝模块 |
| CN103825601A (zh) * | 2012-11-15 | 2014-05-28 | 东莞赛微微电子有限公司 | 一种熔丝修调电路 |
| CN204332380U (zh) * | 2014-12-18 | 2015-05-13 | 中国电子科技集团公司第四十七研究所 | 用于反熔丝的编程烧录电路 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6940777B2 (en) * | 2002-10-31 | 2005-09-06 | Renesas Technology Corp. | Semiconductor device and semiconductor memory device provided with internal current setting adjustment circuit |
| KR20110090624A (ko) * | 2010-02-04 | 2011-08-10 | 삼성전자주식회사 | 퓨즈 회로 및 이를 포함하는 반도체 장치 |
-
2016
- 2016-06-22 CN CN201610458359.2A patent/CN106128508B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101770807A (zh) * | 2009-12-29 | 2010-07-07 | 中国科学院上海微系统与信息技术研究所 | 相变存储器的写优化电路及其写优化方法 |
| CN102779556A (zh) * | 2011-05-06 | 2012-11-14 | 飞思卡尔半导体公司 | 半导体装置中的电可编程熔丝模块 |
| CN103825601A (zh) * | 2012-11-15 | 2014-05-28 | 东莞赛微微电子有限公司 | 一种熔丝修调电路 |
| CN204332380U (zh) * | 2014-12-18 | 2015-05-13 | 中国电子科技集团公司第四十七研究所 | 用于反熔丝的编程烧录电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106128508A (zh) | 2016-11-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106128508B (zh) | 一种ic参数一次可编程熔丝修调电路 | |
| CN101740566B (zh) | 基于电流熔断的多晶熔丝电路 | |
| KR101497456B1 (ko) | 전기퓨즈 회로를 갖는 보안 회로 및 보안 키 프로그램 방법 | |
| CN113162604A (zh) | 熔丝修调电路及其控制方法 | |
| CN108563275A (zh) | 一种无静态功耗的修调开关电路 | |
| JP2000082297A (ja) | 可変電圧発生器を用いるアンチヒュ―ズのプログラミング回路 | |
| KR101124250B1 (ko) | 퓨즈 회로와 그의 구동 방법 | |
| CN105575436B (zh) | 可编程控制多晶熔丝电路及包含该电路的集成电路 | |
| KR100687042B1 (ko) | 안티퓨즈 회로 및 안티퓨즈 방법 | |
| TWI391939B (zh) | 用於半導體記憶體裝置的熔斷器監視電路 | |
| JP2009152325A (ja) | 半導体装置 | |
| KR100904468B1 (ko) | 안티퓨즈 리페어 전압 제어 회로 | |
| KR100464944B1 (ko) | 반도체 메모리 소자의 리던던시 회로의 퓨즈셋 | |
| KR100656471B1 (ko) | 입력 버퍼 | |
| KR100571644B1 (ko) | 반도체 소자의 파워업 회로 및 그를 이용한 파워업 트리거레벨 트리밍 방법 | |
| KR100923845B1 (ko) | 반도체 소자의 리던던시 어드레스 퓨즈 회로 | |
| US10734991B1 (en) | Voltage switching device, integrated circuit device and voltage switching method | |
| CN115964976B (zh) | 修调及测试电路、集成电路及芯片 | |
| CN113346892B (zh) | 一种电平移动电路 | |
| JP6753963B2 (ja) | 逆バイアス電圧調整器 | |
| KR0171949B1 (ko) | 데이타 출력 버퍼 | |
| KR100406544B1 (ko) | 반도체 장치 | |
| KR100361531B1 (ko) | 리페어 회로 | |
| JP2008244003A (ja) | 半導体装置 | |
| KR100871376B1 (ko) | 퓨즈 회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20220525 Address after: B201, zero one square, Xi'an Software Park, 72 Keji 2nd Road, high tech Zone, Xi'an City, Shaanxi Province, 710000 Applicant after: Tuoer Microelectronics Co.,Ltd. Address before: 710071 Xi'an City, Shaanxi Province No. 2, Taibai South Road, Xi'an City, Shaanxi Province Applicant before: XIDIAN University |
|
| GR01 | Patent grant | ||
| GR01 | Patent grant |