CN102779556A

CN102779556A - 半导体装置中的电可编程熔丝模块

Info

Publication number: CN102779556A
Application number: CN2012101374864A
Authority: CN
Inventors: 李里尼; 李延浩
Original assignee: Freescale Semiconductor Inc
Current assignee: NXP USA Inc
Priority date: 2011-05-06
Filing date: 2012-05-04
Publication date: 2012-11-14
Anticipated expiration: 2032-05-04
Also published as: JP6008387B2; CN102779556B; JP2012235115A; US8351291B2; US20120281450A1

Abstract

本发明涉及一种半导体装置中的电可编程熔丝模块。一种半导体装置具有电熔丝模块和编程电流生成器。电熔丝模块包括电可编程元件的阵列。编程电流生成器具有基准晶体管元件组、用于起动基准晶体管元件以产生选定基准电流的选择器，以及电流镜，电流镜将作为选定基准电流的函数的编程电流施加至阵列的选定电熔丝元件，以编程电熔丝元件的电阻。

Description

半导体装置中的电可编程熔丝模块

技术领域

本发明涉及半导体装置中的电可编程熔丝(“电熔丝”)模块。

背景技术

集成电路半导体装置(“IC”)可以包括一个或多个电熔丝模块，其能够提供用于数据的非易失性存储器(NVM)。电熔丝模块包括在制造IC之后能够被单独电编程(即，熔断)的熔丝元件的阵列，并且即使在制造的IC被配送之后，将存储的数据相对应的位限定为有效或无效。电熔丝模块被用于在IC上存储批号和安全数据，或者在制造之后由客户或设计者配置现场可编程门阵列(FPGA)的元件的互连。

通过简短施加相对较高电流，将通过设计和制造参数定义的所选电熔丝元件的原有电阻更改为作为编程电流的函数的编程的电阻可以编程电熔丝模块。编程电流通常造成电熔丝元件的电阻大幅增加，尽管在例如反熔丝的情形下编程电流减小熔丝元件的电阻。在电熔丝元件的两种状态之间的电阻差通常至少是数量级，例如，可以在低电阻状态中是200欧姆而在高电阻状态是100,000欧姆。

电熔丝模块包括编程电流生成器，编程电流生成器提供用于对电熔丝阵列的元件编程的可调整电流。对编程电流的控制控制了被编程的电熔丝元件的电阻。电熔丝模块也包括感测系统，感测系统能被用于感测电熔丝阵列的各个元件的电阻状态以输出存储的数据和/或用于测试电熔丝元件的有效和无效电阻状态是否合乎规范。

众所周知，在产生用于编程电流生成器的可调整基准电流或电压中使用基准电阻器的阵列。然而，这种基准电阻器的阵列占据IC的非期望的很大面积。因此，具有更紧凑的电熔丝模块是有优势的。

附图说明

本发明通过示例的方式示出，但是不限于在附图中所示的其实施例，在附图中相同的附图标记指示相似的元件。附图中的元件是为了简洁和清晰而示出是，而没有必要按比例绘制。

图1是包括电熔丝模块的已知半导体装置的简化电路图；

图2是根据本发明的实施例的包括电熔丝模块的半导体装置的简化电路图；以及

图3是根据本发明的实施例在半导体装置中编程电熔丝模块的方法的简化流程图。

具体实施方式

图1示出了包括电熔丝模块200的已知半导体装置的部分。电熔丝模块200包括电熔丝基准链路阵列202。基准链路阵列202是电熔丝编程电流生成器204，电熔丝编程电流生成器204通过开关矩阵210选择性地耦合到电熔丝存储阵列208中的电熔丝单元(“位”)206。开关矩阵210使用字线/位线技术，将电熔丝电流生成器204的输出212耦合到电熔丝存储阵列208中的多个电熔丝之一。

通过在选定时段(即，期望的编程时间Tpgm)将电熔丝编程电流生成器204的输出耦合到存储阵列中被选定电熔丝单元的逻辑(未示出)，控制开关阵列210。使用电熔丝编程电流生成器204对存储阵列中的将被编程的电熔丝顺序地编程(每次一个)。

电熔丝编程电流生成器204具有运算放大器(OpAmp)214，运算放大器214将在节点216的基准电压V_REF和提供稳定电压的带隙电压源Vbg进行比较。由通过晶体管P1的电流I_P1和电熔丝基准链路阵列202的电阻建立基准电压V_REF。OpAmp 214未拉动输入电流，并且驱动P1的栅极直至Vbg=V_REF。OpAmp 214也驱动P2的栅极，以便如果P1和P2的宽度相同，则无论NI的微小的额外串联电阻如何，都产生基本上等于Ipl的电流Imirror。或者，可以有意缩放Imirror为远大于或小于I_P1。

电熔丝基准链路阵列202具有联合提供电熔丝基准链路阵列的基准电阻Rref的多个基准链路218、220、222。在电熔丝单元206中的电熔丝224具有电熔丝链路226，电熔丝链路226在编程操作期间通过将来自电熔丝电流生成器204的编程电流而被编程(熔断)。电熔丝链路和基准链路每个被限定在多晶硅、硅化多晶硅或者其他合适的链路材料的层中。

在编程期间，将熔丝编程电压(通常大约2至大约4伏特)供应至电熔丝单元206中的Vfs。开关矩阵210在选定编程时段将电熔丝编程电流生成器204的输出连接至选定电熔丝单元206，产生编程脉冲Pgm。通过被编程的电熔丝存储阵列的特性事先确定选定编程时段和熔丝编程电压。在电熔丝单元206中的晶体管N2与电熔丝编程电流生成器204中的N1匹配，以形成电流跟随器。换言之，通过N1的电流(如上所述，实质上为I_P1)等于通过N2的编程电流Ipgm。N2拉动从Vfs至接地的电流(反之亦然)，将电熔丝链路226编程。

使用多种已知技术，感测(读取)表示电熔丝224的逻辑值的电阻。通常，字线/位线技术用于访问选定电熔丝单元(例如，READ信号被施加至NR₁和NR₂，并且感测放大器230感测和可选地锁存通过NR₁、电熔丝224和NR₂的电流Iread_bias。

电熔丝链路226是多晶硅或硅的薄构件，其在编程之前提供相对较低的电阻(例如，大约200欧姆)并且在编程之后提供较高的电阻(例如，大于2,000欧姆)。

特定应用的示例是现场可编程门阵列(“FPGA”)，其电熔丝模块可以具有各种类型的电熔丝和诸如204的多个电熔丝编程电流生成器，每个电熔丝编程电流生成器具有基准链路阵列202，基准链路阵列202具有适合与相关的存储阵列中的电熔丝类型一起使用的基准链路。

包括多组电阻器的基准链路阵列202在半导体芯片上占据相当大的面积。如果提供多个基准链路阵列202，例如，对于电熔丝阵列中的每列提供一个，则被占据的面积尤其大。

图2示出了包括电熔丝模块和编程电流生成器250的半导体装置的示例。电熔丝模块包括诸如252的电可编程电熔丝单元的阵列，电可编程电熔丝单元包括诸如226的电熔丝元件。编程电流生成器250包括基准晶体管元件组M0至M6；用于起动基准晶体管元件M0至M6以产生选定基准电流Iref的选择器254；以及电流镜M7、M8、M9，电流镜M7、M8、M9将作为选定基准电流Iref的函数的编程电流Ipgm施加到阵列的诸如226的选定电熔丝元件，以便编程被选定电熔丝元件226的电阻。

更具体的，在该示例中，控制器256将编程电流生成器250耦合到诸如252的选定电熔丝单元，以在期望的编程时间Tpgm施加编程电流Ipgm。使用电熔丝编程电流生成器250顺序地编程电熔丝单元。

电熔丝编程电流生成器250包括放大器U1，放大器U1将在节点258的电压V1和来自于提供稳定的基准电压的带隙电压源的电压Vbg相比较，并且将与该差相对应的电压施加至晶体管M11的控制端子，晶体管M11的源级被连接到电源电压Vcc并且其漏极被连接到节点258。选择器254将信号b1至b6施加至开关SW1至SW6，开关SW1至SW6选择高偏置电压Vbh或低偏置电压Vbl以施加至各个晶体管M1至M6的控制端子用于控制在它们的电流导电路径中的电流流动。在节点258和节点260之间并联连接晶体管M0和M1至M6的电流导电路径，在该示例中，节点260被连接至接地。可以选择晶体管M0至M6的电流导电路径，以具有选定的不同宽度和长度，以便当限定的电压V1施加至它们的漏极时，当较高或较低偏置电压Vbh或Vbl被施加至它们的控制端子时，晶体管M0至M6的电流导电路径通过选定的被限定的电流。通过流过晶体管M11的电流Iref和在晶体管M0至M6中流动的并行的电流建立电压V1。放大器U1驱动晶体管M11的控制端子直至跨越节点258和260的电压V1等于基准电压Vbg，也就是说V1=Vbg。

晶体管M11的控制端子也被连接至晶体管M7的控制端子，晶体管M7的源级被连接至电源电压Vcc并且其漏极被连接至晶体管M8的漏极。晶体管M8的源级被连接至接地并且其控制端子被连接至其漏极和晶体管M9的控制端子。晶体管M9的源级被连接至接地并且其漏极被连接至电熔丝元件226的一侧和至晶体管M10的漏极。作为来自控制器256的信号READ/PROG的函数，通过开关262将电熔丝元件226的另一侧连接至编程电压供应端子264或者至接地。通过电源266，将晶体管M10的源级连接至电源电压Vcc和感测放大器SA的输入，其另一输入接收基准电压V2并且其输出(其可以被锁存)被连接以提供读取的输出信号Dout。

在电流镜和电流跟随器配置中连接晶体管M11、M7、M8和M9。在操作中，在编程电熔丝单元252期间，放大器U1将晶体管M7的控制端子的电压驱动成与晶体管M11的相同的电压，如果M7和M11的宽度相同，则产生电流Imirror，该Imirror基本等于流过晶体管M11的电流导电路径和节点258至260的电流Iref，(除了晶体管M8的微小的额外串联电阻之外)。或者，可以有意地将Imirror缩放为远大于或小于Iref。

在编程阶段期间，控制器256将信号READ/PROG施加至选定电熔丝单元252的开关262，以将电熔丝元件226连接至端子264，并且连接至晶体管M10的控制端子以将其关闭。在限定编程时段Tpgm期间，控制器256生成施加至选定电熔丝单元252的端子264的编程电压Vfs，编程电压Vfs跨越电流镜/跟随器晶体管M9和阵列的选定电熔丝元件262的串联连接，编程电流Ipgm在编程期间流过该串联连接以编程电熔丝元件226。

在感测阶段期间，是否测试或输出诸如226的电熔丝的状态，控制器256将信号READ/PROG施加至选定电熔丝单元252的开关262，以将电熔丝元件226的一侧连接至接地而不是端子264，并且连接至晶体管M10的控制端子以将其导通。晶体管M10将来自电源266的感测电流施加至阵列的选定电熔丝元件226，并且感测放大器SA生成输出信号，输出信号是在感测放大器SA的一个输入的基准电压V2和跨越电熔丝元件226的电压之间的差的函数，跨越电熔丝元件226的电压是电熔丝元件226的电阻和来自恒定电源266的基准电流的函数。

应该理解的是，较之多晶硅或硅中的诸如多组电阻器202及其相关联的开关，可以在半导体芯片上的更小面积中提供具有晶体管M0至M6和开关SW1至SW6的编程电流生成器250。

图3示出了根据本发明的实施例的示例在半导体装置中编程包括电可编程电熔丝元件226的阵列的电熔丝模块的方法300的简化流程图。方法300包括在302选择性地起动基准晶体管元件组M0至M6，以产生选定基准电流Iref。在304，使用电流镜M7至M9，产生作为选定基准电流Iref的函数的编程电流Ipgm。在306，将编程电流Ipgm施加到阵列的电熔丝元件226，以便编程电熔丝元件的电阻。针对阵列的不同电熔丝元件，连续重复该操作。通常，每个电熔丝元件被单独编程，但是在某些环境中有可能同时对多于一个的电熔丝元件编程。

在上述说明中，已经参考本发明的实施例的特定示例描述了本发明。然而，显而易见的是，在未脱离如随附权利要求所阐述的本发明的广泛精神和范围的情形下，可以进行各种修正和更改。

例如，此处描述的半导体装置能够包括任何半导体材料或这些材料的组合，诸如砷化镓、锗硅、绝缘层上的硅(SOI)、硅、单晶硅等以及上述组合。

此外，如果有的话，说明书和权利要求中的术语“前部”“后部”“顶部”“底部”“上方”“下方”等用于描述目的，而是不一定用于描述不变的相对位置。应该理解为，在适当环境下如此使用的这些术语是可交换的，以便例如此处所描述的本发明的实施例能够以除了这些示出的或以其他方式在此描述的之外的其他方位进行操作。

此处描述的连接可以是例如经由中间装置适合于来往于各个节点、单元或装置传输信号的任何类型的连接。因此，除非另有规定或指示，这些连接例如可以是直接连接或间接连接。这些连接可以被示出或者描述为关于单一连接、多个连接、单向连接或双向连接。然而，不同实施例可以更改这些连接的实施。例如，可以使用单独的单向连接，而非双向连接，并且反之亦然。并且，可以利用顺序地或者时分多路复用的方式传输多个信号的单一连接取代多个连接。同样的，承载多个信号的单一连接可以被分离成为承载这些信号的子集的多种不同连接。因此，对于传输信号存在多种选择。

虽然在这些示例中已经描述了电势的特定导电类型或极性，应该理解的是，可以逆转电势的特定导电类型和极性。

可以将此处描述的每个信号设计为正或负逻辑。在负逻辑信号的情形下，信号是低有效，其中逻辑真状态与逻辑电平零相对应。在正逻辑信号的情形下，信号是高有效，其中逻辑真状态与逻辑电平一相对应。应该注意的是，此处描述的任何信号可以被设计为负或正逻辑信号。因此，在替换的实施例中，描述为正逻辑信号的这些信号可以被实现为负逻辑信号，并且此处描述为负逻辑信号的那些信号可以被实现为正逻辑信号。

本领域的技术人员应该理解，在逻辑块之间的边界仅是说明性的并且替换的实施例可以将逻辑块或者电路元件合并，或者对各种逻辑块或电路元件实施功能上替换的分解。因此，应该理解的是，此处描绘的构造仅为示例性的，并且事实上，实现相同功能的许多其他构造能够被实现。

实现相同功能的组件的任何布置是选择性“关联”的，以便实现期望的功能。因此，此处组合以实现特定功能的任何两个组件能够被视为彼此“相关联地”，以便实现期望功能，而无论结构或中间组件如何。同样地，如此相关联的任何两个组件能够被视为彼此“可操作地连接”或者“可操作地耦合”，以实现期望的功能。

本领域的技术人员将理解为，以上描述的操作之间的界限仅是说明性的。可以将多操作组合成单一操作，可以将单一操作分布在附加操作中，并且可以至少在时间上部分重叠地执行这些操作。而且，替换的实施例可以报考特定操作的多个实例，并且在各种其他实施例中操作的顺序可以改变。

而且，例如，在一个实施例中，示出的示例可以被实施为位于单一集成电路上或同一装置中的电路。然而，其他修正、更改和替换也是可能的。因此，说明书和附图被认为是说明性的而非限制。

在权利要求中，不应该将位于括号之间的任何参考标记理解为限制权利要求。该词“包括”不是排除随后在权利要求中所列出的那些之外存在其他元件或步骤。此外，此处所使用的“a”或“an”被定义为一个或多于一个。并且，在权利要求中的诸如“至少一个”和“一个或多个”的介绍性短语的使用，不应该被理解为暗指通过不定冠词“a”和“an”的另一权利要求元素的介绍将包含这样介绍的权利要求元素的任何特定权利要求限制为仅含有一个这样的元素的发明，即便同一权利要求包括介绍性短语“一个或多个”或“至少一个”和诸如“a”或“an”的不定冠词。对定冠词也同样如此。除非另有说明，复杂诸如“第一”和“第二”的术语用于在这些术语描述的元件之间任意区分。因此，这些术语没有必要旨在指示这些元件的时序或优先次序。事实上，在彼此不同的权利要求中引用的某些方法并不指示不能有利使用的这些方法的组合。

Claims

1.一种半导体装置，包括：

电熔丝模块，所述电熔丝模块包括电可编程电熔丝元件的阵列；

以及

编程电流生成器，所述编程电流生成器包括：基准晶体管元件组；选择器，所述选择器用于起动所述基准晶体管元件以产生选定基准电流；以及，电流镜，所述电流镜用于将编程电流施加至所述阵列的选定电熔丝元件，以编程所述选定电熔丝元件的电阻，所述编程电流是所述选定基准电流的函数。

2.根据权利要求1所述的半导体装置，其中，所述基准晶体管元件的每一个具有电流导电路径和控制端子，并且所述选择器将第一基准电压或第二基准电压选择性地施加至所述基准晶体管元件的所述控制端子，用于控制在所述电流导电路径中的电流流动。

3.根据权利要求2所述的半导体装置，其中，所述基准晶体管元件的所述电流导电路径并联连接在第一节点和第二节点之间，所述选定基准电流在所述第一节点和第二节点之间流动。

4.根据权利要求3所述的半导体装置，其中，所述编程电流生成器包括基准电压生成器，所述基准电压生成器用于跨越所述第一节点和第二节点施加基准电压。

5.根据权利要求1所述的半导体装置，其中，所述编程电流生成器包括编程电压生成器，所述编程电压生成器在限定的编程时段期间跨越所述电流镜和所述阵列的所述选定电熔丝元件的串联连接施加编程电压，在所述编程时段期间所述编程电流流过所述串联连接。

6.根据权利要求1所述的半导体装置，还包括传感器，所述传感器将感测电流施加到所述阵列的电熔丝元件并且生成输出信号，所述输出信号是所述电熔丝元件的所述电阻的函数。

7.一种在半导体装置中编程电熔丝模块的方法，所述电熔丝模块具有电可编程电熔丝元件的阵列，所述方法包括：

选择性地起动基准晶体管元件组，以产生选定基准电流；以及

使用电流镜将编程电流施加到所述阵列的选定电熔丝元件，以编程所述选定电熔丝元件的电阻，所述编程电流是所述选定基准电流的函数。

8.根据权利要求7所述的编程电熔丝模块的方法，其中，所述基准晶体管元件的每一个具有电流导电路径和控制端子，并且选择性地起动所述基准晶体管元件组的步骤包括：选择性地将第一基准电压或第二基准电压施加到所述基准晶体管元件的所述控制端子，用于控制所述电流导电路径中的电流流动。

9.根据权利要求8所述的方法，其中，所述基准晶体管元件的所述电流导电路径并联连接在第一节点和第二节点之间，并且所述选定基准电流在所述第一节点和第二节点之间流动。

10.根据权利要求9所述的方法，其中，产生所述选定基准电流的步骤包括：跨越所述第一节点和第二节点施加基准电压。

11.根据权利要求7所述的方法，其中，编程所述电熔丝元件的所述电阻的步骤包括：在限定的编程时段期间跨越所述电流镜和所述阵列的所述选定电熔丝元件的串联连接施加编程电压，在所述编程时段期间所述编程电流流过所述串联连接。

12.根据权利要求7所述的方法，进一步包括以下步骤：将感测电流施加到所述阵列的电熔丝元件，并且生成输出信号，所述输出信号是所述电熔丝元件的所述电阻的函数。