JP6008387B2 - 半導体デバイスの電気的にプログラミング可能なヒューズモジュール - Google Patents

Description

本発明は、電気的にプログラミング可能なヒューズ（ｅ−ｆｕｓｅ）に関するものである。

集積回路半導体デバイス（ＩＣ）は、データのための不揮発性メモリ（ＮＶＭ）を提供できる１つまたは複数のｅヒューズモジュールを含む。ｅヒューズモジュールは、格納されたデータの対応するビットをアサートまたはデアサート状態として定義するためにＩＣの製造および製造されたＩＣの発送後、個々に電気的にプログラミングされる（すなわち、破壊（blown））ヒューズ素子のアレイを含む。ｅヒューズモジュールが用いられて、製造後にユーザまたは設計者によって、ロット番号およびセキュリティデータをＩＣに記憶するかまたはフィールド プログラマブル ゲート アレイ（ＦＰＧＡ）の素子の相互接続部を構成する。

ｅヒューズモジュールは、比較的高い電流を印加することによって、選択されるｅヒューズ素子の設計および製造パラメータにより定義された元の抵抗を、プログラミング電流に応じたプログラム抵抗に簡易的に変化させて、プログラミングされる。例えば、プログラミング電流は、アンチヒューズの場合にヒューズ素子の抵抗を減少させるが、通常、プログラミング電流は、ｅヒューズ素子の抵抗を実質的に増加させる。通常、ｅヒューズ素子の２つの状態間の抵抗の差は少なくとも１桁であり、例えば、低抵抗状態は２００オームであり、高抵抗状態は１００、０００オームである。

ｅヒューズモジュールが、ｅヒューズアレイの素子をプログラムするために調整可能な電流を供給するプログラミング電流生成器を含む。プログラミング電流の制御によって、プログラミングされるｅヒューズ素子の抵抗が制御される。また、ｅヒューズモジュールは、ｅヒューズアレイの個々の素子の抵抗状態を検出して、記憶されたデータを出力すること、およびアサートまたはデアサートされたｅヒューズ素子の抵抗状態が仕様の範囲内であるかどうかを試験することのうちの少なくとも１方を行うように使用される検出システムを含む。

米国特許第７７２４６００号明細書 米国特許第７４７７５５５号明細書 米国特許出願公開第２００３／０１１７８２９号明細書 米国特許出願公開第２００７／０２３７０１８号明細書 米国特許出願公開第２０１０／０１８８８８１号明細書

プログラミング電流発生器の調整可能な基準電流または基準電圧を生成することために、基準抵抗のアレイを使用することは周知である。しかしながら、このような基準抵抗のアレイがＩＣの望ましくない大きな領域を占める。したがって、より小型なｅヒューズモジュールを有することは利点がある。

ｅヒューズモジュールを含む周知の半導体デバイスの簡易回路図である。 本発明の一実施形態にしたがった、ｅヒューズモジュールを含む半導体デバイスの簡易回路図である。 本発明の一実施形態にしたがって、半導体デバイスのｅヒューズモジュールをプログラムする方法の簡易フローチャートである。

本発明を特定の好ましいバージョンについて極めて詳細に説明したが、他のバージョン及び変更は可能でありかつ考えられる。当業者は、請求の範囲によって定義したような発明の精神及び範囲から逸脱せずに本発明の同一目的を提供するように他の構造を設計するか又は修正する基礎として開示概念及び特定の実施の形態を容易に使用できることを理解するべきである。

図１は、ｅヒューズモジュール２００を含む周知の半導体デバイスの一部を示す。ｅヒューズモジュール２００が、ｅヒューズ基準リンクアレイ２０２を含む。基準リンクアレイ２０２は、スイッチングマトリックス２１０を介してｅヒューズメモリアレイ２０８におけるｅヒューズセル（ビット）２０６に選択的に接続するｅヒューズプログラミング電流発生器２０４に設けられる。スイッチングマトリックス２１０は、ワード線／ビット線技術を用いて、ｅヒューズ電流発生器２０４の出力２１２をｅヒューズメモリアレイ２０８におけるいくつかのｅヒューズのうちの一つのｅヒューズに選択的に接続する。

スイッチングマトリックス２１０は、選択された期間（すなわち、望ましいプログラム時間、Ｔｐｇｍ）においてｅヒューズプログラミング電流発生器２０４の出力をメモリアレイにおける選択されたｅヒューズセルに接続させる論理回路（図示せず）によって制御される。プログラミングされるメモリアレイのｅヒューズは、ｅヒューズプログラミング電流発生器２０４を用いて順次（１つずつ）プログラミングされる。

ｅヒューズプログラミング電流発生器２０４は、ノード２１６における基準電圧Ｖ_ＲＥＦと安定電圧を与えるバンドギャップ電圧源Ｖｂｇとを比較する演算増幅器（ＯｐＡｍｐ）２１４を有する。基準電圧Ｖ_ＲＥＦはトランジスタＰ１を介して電流Ｉ_Ｐ１およびｅヒューズ基準リンクアレイ２０２の抵抗によって設定される。ＯｐＡｍｐ２１４は入力電流を引込まずに、Ｖｂｇ＝Ｖ_ＲＥＦまでＰ１のゲートを駆動する。また、ＮＩのわずかな追加的直列抵抗を無視して、ＯｐＡｍｐ２１４はＰ２のゲートを駆動し、Ｐ１の幅とＰ２の幅は同一の場合にＩｐ１と実質的に等しい電流Ｉｍｉｒｒｏｒを生成する。また、ＩｍｉｒｒｏｒはＩ_Ｐ１よりも実質的に大きくまたは小さく意図的にスケールされる。

ｅヒューズ基準リンクアレイ２０２は、複数の基準リンク２１８、２２０、２２２を有し、該複数の基準リンク２１８、２２０、２２２が協働的に、ｅヒューズ基準リンクアレイの基準抵抗Ｒｒｅｆを提供する。ｅヒューズセル２０６のｅヒューズ２２４が、プログラミング動作中に、ｅヒューズ電流発生器２０４からプログラミング電流によってプログラミング（すなわち、破壊）されるｅヒューズリンク２２６を有する。ｅヒューズリンクおよび基準リンクの各々は、ポリシリコン、シリサイドポリシリコン、または他の好適なリンク材料の層を画定する。

プログラム中に、ヒューズプログラミング電圧（通常には約２〜約４ボルト）はｅヒューズセル２０６におけるＶｆｓに供給される。スイッチングマトリックス２１０は、選択されたプログラミング期間中に、ｅヒューズプログラミング電流発生器２０５の出力２１２を、選択されたｅヒューズセル２０６に接続して、プログラミングパルスＰｇｍを生成する。選択されたプログラミング期間およびヒューズプログラミング電圧は、プログラムされたｅヒューズメモリアレイの特性によって予め決定されている。ｅヒューズセル２０６のトランジスタＮ２は、ｅヒューズプログラミング電流発生器２０４のＮ１に接続されて、カレントフォロワを形成する。つまり、（原則的には上述に説明されるＩ_Ｐ１である）ＮＩを流れる電流は、Ｎ２を流れるプログラミング電流Ｉｐｇｍと等しい。Ｎ２が電流ＩｐｇｍをＶｆｓからグランドに流し（またはその逆）、ｅヒューズリンク２２６をプログラミングする。

ｅヒューズ２２４の論理値を表す抵抗は、いくつかの周知技術のいずれかを用いて検出（読み込む）される。通常に、ワード線／ビット線技術は、選択されたｅヒューズセルにアクセスするために使用される（例えば、ＲＥＡＤ信号はＮＲ_１およびＮＲ_２に印加され、ＮＲ_１、ｅヒューズ２２４およびＮＲ_２を流れる電流Ｉｒｅａｄ＿ｂｉａｓはセンサアンプ２０によって検出されて、選択的にラッチされる）。

ｅヒューズリンク２２６は、プログラミング前に比較的低い抵抗（例えば、約２００オーム）を提供し、プログラミング後に比較的高い抵抗（例えば、２、０００オームより高い）を提供するポリシリコンまたはシリサイドの薄い部材である。

特定用途の例はフィールド プログラマブル ゲート アレイ（ＦＰＧＡ）であり、該ＦＰＧＡのｅヒューズモジュールは、種々のタイプのｅヒューズと、２０４のような複数のｅヒューズプログラミング電流発生器とを有し、各プログラミング電流発生器は、関連するメモリアレイにおけるｅヒューズのタイプを使用するのに適した基準リンクを有する基準リンクアレイ２０２を有する。

基準リンクアレイ２０２が、抵抗器のセットを備え、半導体チップにおいて大きな領域を占める。いくつかの基準リンクアレイ２０２が備えられる場合、例えば、ｅヒューズアレイの各列に対して１つのｅヒューズアレイが備えられる場合、占有領域は特に大きい。

図２は、ｅヒューズモジュールおよびプログラミング電流発生器２５０を備える半導体デバイスの例を示す。ｅヒューズモジュールが、２２６のようなｅヒューズ素子を備える２５２のような電気的にプログラミング可能なｅヒューズセルのアレイを備える。プログラミング電流発生器２５０は、基準トランジスタ素子Ｍ０〜Ｍ６のセットと、基準トランジスタ素子Ｍ０〜Ｍ６を活性化させて、選択された基準電流Ｉｒｅｆを生成するセレクタ２５４と、選択されたｅヒューズ素子２２６の抵抗をプログラミングするためにアレイの２２６のような選択されたｅヒューズ素子に、選択された基準電流Ｉｒｅｆに応じたプログラミング電流Ｉｐｇｍを印加するカレントミラーＭ７、Ｍ８、Ｍ９を備える。

より詳細に、この例において、コントローラ２５６が、プログラミング電流発生器２５０を２５２のような選択されたｅヒューズセルに接続させて、所望のプログラミング時間Ｔｐｇｍにおいてプログラミング電流Ｉｐｇｍを印加する。ｅヒューズセルは、ｅヒューズプログラミング電流発生器２５０を用いて順次プログラミングされる。

ｅヒューズプログラミング電流発生器２５０は、ノード２５８における電圧Ｖ１を、安定的な基準電圧を提供するバンドギャップ電圧源からの電圧Ｖｂｇと比較し、その差に相当する電圧をトランジスタＭ１１の制御端子に印加する増幅器Ｕ１を備え、該トランジスタＭ１１のソースは電源電圧Ｖｃｃに接続され、トランジスタＭ１１のドレインはノード２５８に接続されている。セレクタ２５４が、信号ｂ１〜ｂ６をスイッチＳＷ１〜ＳＷ６に印加し、該スイッチＳＷ１〜ＳＷ６は、トランジスタの電流伝達経路における電流の流れを制御するために、高バイアスＶｂｈまたは低バイアスＶｂｌを選択してそれぞれのトランジスタＭ１〜Ｍ６の制御端子に印加する。トランジスタＭ０およびＭ１〜Ｍ６の電流伝達経路は、この例においてグランドに接続されたノード２５８とノード２６０との間に並列に接続される。所定電圧Ｖ１がトランジスタＭ０〜Ｍ６のドレインに印加され、且つ高または低バイアス電圧ＶｂｈまたｈＶｂｌがトランジスタＭ０〜Ｍ６の制御端子に印加される時、トランジスタＭ０〜Ｍ６の電流伝達経路が、選択された所定の電流を流すように選択され、且つトランジスタＭ０〜Ｍ６の電流伝達経路は、選択された異なる幅および長を有するように選択される。トランジスタＭ１１を介して流れる電流ＩｒｅｆおよびトランジスタＭ０〜Ｍ６に流れる並列な電流によって、電圧Ｖ１は設定される。ノード２５８および２６０において電圧Ｖ１が基準電圧Ｖｂｇと等しい、すなわちＶ１＝Ｖｂｇまで、増幅器Ｕ１が、トランジスタＭ１１の制御端子を駆動する。

また、トランジスタＭ１１の制御端子は、トランジスタＭ７の制御端子に接続され、該トランジスタＭ７のソースは供給電圧Ｖｃｃに接続され、該トランジスタＭ７のドレインはトランジスタＭ８のドレインに接続されている。トランジスタＭ８のソースはグランドに接続され、トランジスタＭ８の制御端子はトランジスタＭ８のドレインおよびトランジスタＭ９の制御端子に接続されている。トランジスタＭ９のソースはグランドに接続され、トランジスタＭ９のドレインはｅヒューズ素子２２６の一方の端部およびトランジスタＭ１０のドレインに接続される。ｅヒューズ素子２２６の他方の端部は、コントローラ２５６からの信号ＲＥＡＤ／ＰＲＯＧに応じて、スイッチ２６２を介してプログラミング電圧の供給端子２６４またはグランドに接続される。トランジスタＭ１０のソースは、電流源２６６を介して電圧電源ＶｃｃおよびセンスアンプＳＡの入力に接続され、該センスアンプの別の入力が基準電圧Ｖ２を受け取り、（ラッチ可能である）該センスアンプの出力は、読取り出力信号Ｄｏｕｔを供給するように接続されている。

トランジスタＭ１１、Ｍ７、Ｍ８およびＭ９はカレントミラーおよびカレントフォロワ構成において接続されている。動作において、ｅヒューズセル２５２をプログラミング中に、増幅器Ｕ１が、トランジスタＭ７の制御端子の電圧をトランジスタＭ１１の制御端子と同一電圧に駆動して、（トランジスタＭ８のわずかな追加的直列抵抗を除いて）Ｍ７およびＭ１１の幅は同一である場合にトランジスタＭ１１の電流伝達経路を介してノード２５８からノード２６０に流れる電流Ｉｒｅｆと実質的に等しい電流Ｉｍｉｒｒｏｒを生成する。代替的には、ＩｍｉｒｒｏｒはＩ_ｒｅｆよりも実質的に大きくまたは小さく意図的にスケールされる。

プログラミング段階において、コントローラ２５６は、信号ＲＥＡＤ／ＰＲＯＧを、選択されたｅヒューズセル２５２のスイッチ２６２に印加してｅヒューズ素子２２６を端子２６４に接続し、信号ＲＥＡＤ／ＰＲＯＧを、トランジスタＭ１０の制御端子に印加してトランジスタＭ１０をオフにする。カレントミラー／フォロワトランジスタＭ９とアレイの選択されたｅヒューズ素子２６２との直列接続において、所定のプログラミング期間Ｔｐｇｍ中に、コントローラ２５６は、選択されたｅヒューズセル２５２の端子２６４に印加されるプログラミング電圧Ｖｆｓを生成し、ｅヒューズ素子２２６をプログラミングするプログラミング期間中に、プログラミング電流Ｉｐｇｍが、カレントミラー／フォロワトランジスタＭ９とアレイの選択されたｅヒューズ素子２６２との直列接続を流れる。

検出段階中に、２２６のようなｅヒューズ素子の状態をテストするかまたは出力するために、コントローラ２５６は、信号ＲＥＡＤ／ＰＲＯＧを、選択されたｅヒューズセル２５２のスイッチ２６２に印可して端子２６４に代わってグランドにｅヒューズ素子２２６の一方の端部を接続し、信号ＲＥＡＤ／ＰＲＯＧを、トランジスタＭ１０の制御端子に印加してトランジスタＭ１０をオンする。トランジスタＭ１０が、電流源２６６からの検出電流を、アレイの選択されたｅヒューズ素子２２６に印加し、センスアンプＳＡが、センサアンプＳＡの特定の入力における基準電圧Ｖ２とｅヒューズ素子２２６における電圧との間の差に応じて出力信号を生成し、出力信号は、ヒューズ素子２２６の抵抗および定電流源２６６からの基準電流の関数である。

当業者であれば、トランジスタＭ０〜Ｍ６およびスイッチＳＷ１〜ＳＷ６を有するプログラミング電流発生器２５０は、関連するスイッチを有するポリシリコンまたはシリサイドの２０２等の抵抗器のセットよりも小さな領域に設けられることを理解するだろう。

図３は、本発明の一実施形態の例にしたがって、半導体デバイスにおける電気的にプログラミング可能なｅヒューズ素子２２６のアレイを備えるｅヒューズモジュールをプログラミングする方法３００の簡易化されたフローチャートを示す。方法３００は、３０２において基準トランジスタ素子Ｍ０〜Ｍ６のセットを選択的に動作させて、選択された基準電流Ｉｒｅｆを生成することを備える。３０４において、プログラミング電流Ｉｐｇｍは、カレントミラーＭ７〜Ｍ９を用いて、選択された基準電流Ｉｒｅｆに応じて生成される。３０６において、プログラミング電流Ｉｐｇｍは、アレイのｅヒューズ素子２２６に印加されて、ｅヒューズ素子の抵抗をプログラミングする。そのような動作が、アレイの異なるｅヒューズ素子に対して順次繰り返される。通常、各ｅヒューズ素子は個々にプログラミングされるが、特定な状況の下では、複数のｅヒューズ素子を同時にプログラミング可能である。

以上の説明においては、本発明を具体的な実施例に関して記述したが、特許請求の範囲に規定される本発明の範囲から逸脱しなければ、種々の改良や変更が可能であることは、当業者であれば理解し得る。それ故、例えば、本明細書や図面は、限定を意味するというよりは、むしろ例示性を意味し、全てのそのような改良は、本発明の範囲内に含まれるものと意図される。

例えば、本明細書に記載された半導体デバイスは、ガリウム砒素、シリコンゲルマニウム、シリコン・オン・インシュレータ（ＳＯＩ）、シリコン、および単結晶シリコン等の材料、これらの組み合わせの材料、又はいかなる半導体材料を備えてもよい。

さらに、明細書及び特許請求の範囲において、「前方」、「後方」、「上方」、「下方」、「上に」、「下に」等の用語が、もしあるとすれば、説明の目的で用いられているが、これは必ずしも恒久的な相対関係を説明するものではない。そのように用いられた用語は、適切な状況下においては交換可能であり、本明細書において説明された発明の実施形態は、例えば、明細書において図示または説明されたもの以外の位置づけによる動作が可能である。

本明細書に記載される接続は、ビア中間デバイス（via intermediate devices）のようなそれぞれのノード、装置またはデバイスへ信号を伝達するように適しているタイプの接続であってよい。したがって、明示または暗示すれば、接続は例えば、直接または間接接続であってよい。本明細書に記載されるかまたは図示された接続は単一接続、複数の接続、片方接続、または双方接続である。しかしながら、異なる実施形態では、接続の実施が変更されてもよい。例えば、双方接続よりも片方接続が使用されてもよく、その逆であってよい。同様に、複数の信号を搬送する単一接続はこの信号のサブセットを搬送する種々な異なる接続に分割され得る。よって、信号の転送に関して多くの選択肢が存在する。

本発明は電位の極性の特定導電タイプに対して説明されてきたが、当業者であれば、導電タイプ及び電位の極性を逆にし得ることが理解されるであろう。
本明細書に記載された各信号は正論理または負論理として設計し得る。ここで、負論理は、信号名上に線（バー）を書くか、または名の後に文字「Ｂ」を続けることにより指定される。負論理信号の場合、信号はアクティブローであり、論理的に真の状態は論理レベル０に相当する。正論理信号の場合、信号はアクティブハイであり、論理的に真の状態は論理レベル１に相当する。本明細書に記載された任意の信号は、負論理または正論理信号として設計することができる。従って、代替実施形態において、正論理信号として記載された信号は負論理信号として具体化可能であり、負論理信号として記載された信号は正論理信号として具体化可能である。

さらに、当業者は、上述した機能的な動作の境界は、単なる例示であることを認識するであろう。機能的な複数の作動は、単一の作動に結合され、及び／又は、機能的な単一の作動は、追加の動作に分配されうる。更に、別の実施形態では、特定の作動の複数の例を含み、動作の順序は種々の他の実施形態において、変更可能である。本明細書に記載された回路は単に例示のためのものであり、実際に、同一機能を実行できる他の多くの回路が実装され得る。抽象的であるが、しかし明確な意味において、同一機能を達成する部品の任意の組み合わせは有効に「関連付けられ」、所望の機能を達成する。従って、回路及び介在部品に関わらず、特定機能を達成するために組み合わせられた任意の２つの構成要素は互いに「関連付けられた」とみなされ得る。同様に、そのように「関連付けられた」任意の２つの構成要素は、所望の機能を達成するために互いに「動作可能に接続された」とみなし得る。

当業者であれば、論理回路ブロック間の境界は、単に説明のためのものであり、代替実施形態においては、論理回路ブロックまたは回路要素を融合させることができ、種々の論理回路ブロック又は回路要素による機能を分解させることもできる。

本明細書で使用した、「備える」、「備えている」、又はこれらの任意の他の派生語は、列挙した構成要素を含むプロセス、方法、物品または装置が、これらの構成要素のみを含むのではなく、明確に列挙されていない構成要素や、このようなプロセス、方法、物品、装置に固有の他の構成要素を含むことができるようにあらゆるものを含むことができる。特に明記しない限り、「第１」及び「第２」等の用語は、そのような用語が述べる要素間を任意に区別するために用いる。したがって、これらの用語は、必ずしもそのような要素の時間的な又は他の優先順位付けを示そうとするものではない。

２００…ｅヒューズモジュール、２０４…プログラミング電流発生器、２２６…ｅヒューズ素子、２５４…セレクタ、Ｍ０〜Ｍ６…基準トランジスタ素子、Ｍ７、Ｍ８、Ｍ９…カレントミラー。

Claims (6)

1. 半導体デバイスであって、
   電気的にプログラミング可能なｅヒューズ素子のアレイを含むｅヒューズモジュールと、
   プログラミング電流発生器であって、
   複数の基準トランジスタ素子のセットと、
   前記複数の基準トランジスタ素子を活性化させて、選択された基準電流を生成するセレクタと、
   前記選択された基準電流に応じたプログラミング電流を前記アレイの前記選択されたｅヒューズ素子に印加するカレントミラーとを含み、前記選択されたｅヒューズ素子の抵抗をプログラミングする前記プログラミング電流発生器とを備え、
   前記カレントミラーは、
   供給電圧（Vcc）に接続された第１の端子を有する第１のトランジスタ（M7）と、
   前記第１のトランジスタの第２の端子に接続された第１の端子と、グランドに接続された第２の端子と、第１のトランジスタの第２の端子に接続された制御端子とを有する第２のトランジスタ（M8）と、
   前記ｅヒューズモジュールにプログラミング電流を供給するために前記ｅヒューズモジュールに接続された第１の端子と、グランドに接続された第２の端子と、前記第２のトランジスタの制御端子に接続された制御端子とを有する第３のトランジスタ（M9）と、を含み、
   前記プログラミング電流発生器は、
   前記供給電圧に接続された第１の端子と、前記複数の基準トランジスタ素子のセットに接続された第２の端子と、前記第１のトランジスタの制御端子に接続された制御端子とを有するカレントフォロワ・トランジスタ（M11）と、
   バンドギャップ電圧を受け取る第１の入力と、前記カレントフォロワ・トランジスタの第２の端子に接続された第２の入力と、前記カレントフォロワ・トランジスタの制御端子に接続された出力と、を有する増幅器と、をさらに含む、
   半導体デバイス。
2. 前記複数の基準トランジスタ素子の各々は、電流伝達経路および制御端子を有し、前記セレクタは、第１基準電圧または第２基準電圧を、前記複数の基準トランジスタ素子の複数の制御端子に選択的に印加して、前記電流伝達経路における電流の流れを制御する、請求項１に記載の半導体デバイス。
3. 前記複数の基準トランジスタ素子の複数の電流伝達経路は、第１ノードと第２ノードとの間において並列に接続され、前記選択された基準電流が、前記第１ノードと前記第２ノードとの間に流れる、請求項２に記載の半導体デバイス。
4. 前記プログラミング電流発生器は、基準電圧を前記第１ノードおよび前記第２ノードに印加する基準電圧発生器を含む、請求項３に記載の半導体デバイス。
5. 前記プログラミング電流発生器は、予め設定されたプログラミング期間中に前記カレントミラーと前記選択されたｅヒューズ素子の前記アレイとの直列接続にプログラミング電圧を印加するプログラミング電圧発生器を含む、請求項１に記載の半導体デバイス。
6. 前記アレイのｅヒューズ素子に検出電流を印加し、前記ｅヒューズ素子の前記抵抗に応じて出力信号を生成するセンサをさらに備える、請求項１に記載の半導体デバイス。