JP5160165B2 - ヒューズ回路 - Google Patents
ヒューズ回路 Download PDFInfo
- Publication number
- JP5160165B2 JP5160165B2 JP2007204078A JP2007204078A JP5160165B2 JP 5160165 B2 JP5160165 B2 JP 5160165B2 JP 2007204078 A JP2007204078 A JP 2007204078A JP 2007204078 A JP2007204078 A JP 2007204078A JP 5160165 B2 JP5160165 B2 JP 5160165B2
- Authority
- JP
- Japan
- Prior art keywords
- fuse
- transistor
- current
- circuit
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
- G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
- G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
- Read Only Memory (AREA)
- Emergency Protection Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
以下、図面を参照して本発明の実施の形態について説明する。図1に本実施の形態にかかるヒューズ回路1の回路図を示す。図1に示すように、ヒューズ回路1は、基準電流源10、第1の電流源(例えば、第1のカレントミラー)11、第2の電流源(例えば、第2のカレントミラー)12、記憶回路13、出力端子DET、抵抗R1、R2、ヒューズF1、カレントミラー制御用トランジスタ20、ヒューズ切断用トランジスタ21を有している。
実施の形態2にかかるヒューズ回路2の回路図を図13に示す。図13に示すように、実施の形態2にかかるヒューズ回路2は、実施の形態1にかかるヒューズ回路1のNMOSトランジスタTr1〜Tr3のソースと接地ラインGNDとの間に、それぞれ抵抗Ri1〜Ri3を接続したものである。抵抗Ri1〜Ri3の抵抗値は、NMOSトランジスタTr1〜Tr3のサイズ比に応じた比で設定すれば良い。本実施の形態では、NMOSトランジスタTr1〜Tr3のサイズ比W1:W2:W3が1:1:1であるので、抵抗Ri1〜Ri3の抵抗比も1:1:1で設定する。
実施の形態3にかかるヒューズ回路3の回路図を図14に示す。図14に示すように、ヒューズ回路3は、ヒューズ回路1における第1のカレントミラー11と第2のカレントミラー12とをバイポーラトランジスタを用いて構成した第1のカレントミラー11aと第2のカレントミラー12aを有している。バイポーラトランジスタは、MOSトランジスタのゲートに相当する制御端子としてベースを有し、ドレインに相当する第1の端子としてコレクタを有し、ソースに相当する第2の端子としてエミッタを有している。
実施の形態4にかかるヒューズ回路4の回路図を図15に示す。図15に示すように、ヒューズ回路4は、第1のカレントミラー11aと第2のカレントミラー12を有している。つまり、ヒューズ回路4は、第1のカレントミラーと第2のカレントミラーとを異なる形態のトランジスタで構成したものである。カレントミラーをこのような構成としても、ヒューズF1の切断の前後で、第1の出力電流Io1と第2の出力電流Io2との大小関係が逆転するように設定することで、上記実施の形態と同様の効果を得ることが可能である。なお、同一のカレントミラーを構成するトランジスタは同一の形態のトランジスタを用いることが好ましい。なお、ヒューズ回路4においても、図6に示すようなトランジスタ比の変更及び図7に示すような抵抗の付加による変形は可能である。
実施の形態5にかかるヒューズ回路5の回路図を図16に示す。図16に示すように、ヒューズ回路5は、複数のヒューズ(図中のF1〜F3)を有する。また、ヒューズ回路5は、第1の電流源として第1のカレントミラー11bを有し、第2の電流源として第2のカレントミラー12bを有する。なお、図16において上記出力端子DETに対応する端子は、出力端子DET1である。
実施の形態6にかかるヒューズ回路6の回路図を図17に示す。図17に示すように、ヒューズ回路6は、図6に示す表において、NMOSトランジスタTr3にヒューズF1を接続した場合の例である。本実施の形態では、NMOSトランジスタTr3のトランジスタサイズ比を他のトランジスタのN倍に設定している。本実施の形態では、第1の電流源を第2のカレントミラー12とし、第2の電流源を第1のカレントミラー11とする。さらに、第1の電源ラインが接地ラインGNDとなり、第2の電源ラインが電源ラインVDDとなる。
実施の形態7にかかるヒューズ回路7の回路図を図19に示す。図19に示すように、ヒューズ回路7では、第1の電流源として抵抗IR(図中の11c)を使用し、第2の電流源としてカレントミラー12cを使用する。また、本実施の形態では、基準電流源10がカレントミラー12cと接地ラインGNDとの間に接続される。
10 基準電流源
11、11a、11b、12、12a、12b、12c 電流源(カレントミラー)
11c 電流源(抵抗IR)
13、13a 記憶回路
14 NANDゲート
14b NORゲート
15、15b ラッチ回路
20 カレントミラー制御用トランジスタ
21 ヒューズ切断用トランジスタ
CNT1〜CNT4 制御端子
DET、DET1〜DET3 出力端子
F1〜F3 ヒューズ
GND、GND2 接地ライン
VDD、VDD2 電源ライン
I1 基準電流
I2 中間電流
Io1、Io2 出力電流
Ri1〜Ri3 抵抗
R1〜R3 抵抗素子(抵抗)
PR1、PR2、NR1〜NR3 抵抗素子(トランジスタ)
Tr1〜Tr3、Tr21、Tr22 NMOSトランジスタ
Tr4、Tr5、Tr23、Tr24 PMOSトランジスタ
Tr11〜Tr13 NPNトランジスタ
Tr14、Tr15 PNPトランジスタ
SW 切り替えスイッチ
Claims (11)
- 第1の電源ラインと、
第2の電源ラインと、
前記第1の電源ラインと出力端子との間に接続される電流源と、
前記出力端子と接続されるドレイン又はコレクタを有し、前記出力端子に対して前記電流源よりも大きな電流供給能力又は電流引き抜き能力を有する第1のトランジスタと、
前記第1のトランジスタのゲート又はベースと共通接続されるゲート又はベースを有する第2のトランジスタと、
前記第1、第2のトランジスタのうち一方のトランジスタのソース又はエミッタと前記第2の電源ラインとの間に直列に接続される第1の抵抗素子及びヒューズと、
前記第1、第2のトランジスタのうち他方のトランジスタのソース又はエミッタと前記第2の電源ラインとの間に接続される第2の抵抗素子と、
を有するヒューズ回路。 - 前記第1の抵抗素子と前記第2の抵抗素子は、実質的に同じ抵抗値を有する請求項1に記載のヒューズ回路。
- 前記第1の抵抗素子の抵抗値と前記第2の抵抗素子の抵抗値は、トランジスタのソース・ドレイン間の抵抗値又はエミッタ・コレクタ間の抵抗値によって設定される請求項1又は2に記載のヒューズ回路。
- 前記第1のトランジスタと前記電流源は、前記ヒューズの切断状態に応じて電流供給能力又は電流引き抜き能力が逆転する請求項1乃至3のいずれか1項に記載のヒューズ回路。
- 前記電流源は、バイポーラトランジスタとMOSトランジスタとのうちいずれか一方の形態のトランジスタでカレントミラー回路を構成し、前記第1、第2のトランジスタは、前記電流源とは異なる形態のトランジスタでカレントミラー回路を構成する請求項1乃至4のいずれか1項に記載のヒューズ回路。
- 前記電流源のカレントミラー回路を構成するトランジスタは、前記第1の電源ラインとソース又はエミッタとの間に抵抗が接続される請求項5に記載のヒューズ回路。
- 前記電流源は、前記出力端子と前記第1の電源ラインとの間に接続される抵抗素子によって構成される請求項1乃至4のいずれか1項に記載のヒューズ回路。
- 前記出力端子には、前記出力端子の電圧値に基づき所定の論理値を保持する記憶回路が接続される請求項1乃至7のいずれか1項に記載のヒューズ回路。
- 前記ヒューズは、切断状態の抵抗値が未切断状態での抵抗値よりも2桁以上大きくなる請求項1乃至8のいずれか1項に記載のヒューズ回路。
- 前記ヒューズ回路は、前記第1の電源ラインと前記第2の電源ラインとの間に前記ヒューズと直列に接続されるヒューズ切断用トランジスタを有し、前記ヒューズ切断用トランジスタは、前記ヒューズを切断する場合に導通状態となるように制御される請求項1乃至9のいずれか1項に記載のヒューズ回路。
- 前記ヒューズ回路は、複数の前記ヒューズと、複数の前記ヒューズのうちいずれか一つを選択して前記ヒューズ切断用トランジスタに選択した前記ヒューズを接続する切り替えスイッチを有する請求項10に記載のヒューズ回路。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007204078A JP5160165B2 (ja) | 2007-08-06 | 2007-08-06 | ヒューズ回路 |
US12/185,183 US7668033B2 (en) | 2007-08-06 | 2008-08-04 | Fuse circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007204078A JP5160165B2 (ja) | 2007-08-06 | 2007-08-06 | ヒューズ回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009043762A JP2009043762A (ja) | 2009-02-26 |
JP5160165B2 true JP5160165B2 (ja) | 2013-03-13 |
Family
ID=40346340
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007204078A Expired - Fee Related JP5160165B2 (ja) | 2007-08-06 | 2007-08-06 | ヒューズ回路 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7668033B2 (ja) |
JP (1) | JP5160165B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5160164B2 (ja) * | 2007-08-06 | 2013-03-13 | ルネサスエレクトロニクス株式会社 | ヒューズ回路 |
JP2011060358A (ja) * | 2009-09-08 | 2011-03-24 | Elpida Memory Inc | 半導体装置及びその制御方法 |
US8351291B2 (en) * | 2011-05-06 | 2013-01-08 | Freescale Semiconductor, Inc | Electrically programmable fuse module in semiconductor device |
FR3063154A1 (fr) * | 2017-02-17 | 2018-08-24 | STMicroelectronics (Alps) SAS | Stabilisation d'une boucle de regulation de courant de polarisation |
CN114627945B (zh) * | 2022-05-12 | 2023-06-09 | 杭州晶华微电子股份有限公司 | eFuse存储单元和eFuse系统 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100265390B1 (ko) * | 1997-12-23 | 2000-10-02 | 김영환 | 자동 센싱시간 트래킹 회로를 구비한 플래쉬 메모리 셀의래치 회로 |
KR100287541B1 (ko) * | 1998-05-29 | 2001-04-16 | 윤종용 | 반도체 메모리 장치의 리던던시 디코더 인에이블회로 |
JP2000200497A (ja) * | 1998-11-05 | 2000-07-18 | Nec Corp | ヒュ―ズ判定回路およびメモリの冗長設定回路 |
JP2005332964A (ja) * | 2004-05-20 | 2005-12-02 | Victor Co Of Japan Ltd | 半導体集積回路装置のヒューズ素子回路 |
JP2006352034A (ja) * | 2005-06-20 | 2006-12-28 | Freescale Semiconductor Inc | ヒューズ回路及び電子回路 |
JP2007088174A (ja) * | 2005-09-21 | 2007-04-05 | Oki Electric Ind Co Ltd | ヒューズトリミング回路 |
US7224633B1 (en) * | 2005-12-08 | 2007-05-29 | International Business Machines Corporation | eFuse sense circuit |
US20070268062A1 (en) * | 2006-05-17 | 2007-11-22 | Etron Technology, Inc. | Fuse circuit for repair and detection |
-
2007
- 2007-08-06 JP JP2007204078A patent/JP5160165B2/ja not_active Expired - Fee Related
-
2008
- 2008-08-04 US US12/185,183 patent/US7668033B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US20090040804A1 (en) | 2009-02-12 |
JP2009043762A (ja) | 2009-02-26 |
US7668033B2 (en) | 2010-02-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI283410B (en) | Programmable semi-fusible link read only memory and method of margin testing same | |
US6919754B2 (en) | Fuse detection circuit | |
JP5160165B2 (ja) | ヒューズ回路 | |
US7323925B2 (en) | Static, low-voltage fuse-based cell with high-voltage programming | |
JP5160164B2 (ja) | ヒューズ回路 | |
US7978549B2 (en) | Fuse circuit and semiconductor memory device including the same | |
CN112582013A (zh) | 反熔丝存储单元电路、阵列电路及其读写方法 | |
US20060285414A1 (en) | Fuse circuit and electronic circuit | |
CN108572315B (zh) | 一种熔丝状态检测装置 | |
JP4920305B2 (ja) | 過熱検出回路および該過熱検出回路を内蔵した半導体装置および電子機器 | |
US7482854B2 (en) | E-fuse circuit using leakage current path of transistor | |
JPH10144090A (ja) | 半導体メモリ装置の冗長セルデコード回路 | |
US7403432B2 (en) | Differential read-out circuit for fuse memory cells | |
JP5203086B2 (ja) | 電源電圧低下検出回路 | |
JP2008153588A (ja) | 電気ヒューズ回路 | |
JP2006059429A (ja) | 半導体記憶装置 | |
JP6378230B2 (ja) | 半導体装置 | |
JP2009277326A (ja) | フューズデータ読み出し回路 | |
JP2012251917A (ja) | 温度検出回路 | |
JP2005332964A (ja) | 半導体集積回路装置のヒューズ素子回路 | |
JP2008134687A (ja) | 電圧生成回路 | |
KR102509586B1 (ko) | 바이어스 전류 생성회로 및 이를 이용한 오티피 메모리 소자 읽기 방법 | |
US11862421B1 (en) | Trim circuit for e-fuse | |
KR100632617B1 (ko) | 리페어 회로 | |
JP2012134264A (ja) | ヒューズ回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100512 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121030 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121031 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121107 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121204 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121212 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5160165 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151221 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |