JP2009043762A

JP2009043762A - ヒューズ回路

Info

Publication number: JP2009043762A
Application number: JP2007204078A
Authority: JP
Inventors: Kenji Mori; 健次森; Masayuki Takori; 眞行田古里
Original assignee: NEC Electronics Corp
Current assignee: NEC Electronics Corp
Priority date: 2007-08-06
Filing date: 2007-08-06
Publication date: 2009-02-26
Anticipated expiration: 2027-08-06
Also published as: JP5160165B2; US20090040804A1; US7668033B2

Abstract

【課題】従来のヒューズ回路では、ヒューズが再癒着した場合に確実に導通状態を検出できない問題があった。
【解決手段】本発明のヒューズ回路は、第１の電源ラインＧＮＤと、第２の電源ラインＶＤＤと、第１の電源ラインＧＮＤと出力端子との間に接続される電流源１１と、出力端子ＤＥＴと接続されるドレインを有し、出力端子ＤＥＴに対して電流源１１よりも大きな電流供給能力又は電流引き抜き能力を有する第１のトランジスタＴｒ５と、第１のトランジスタＴｒ５のゲートと共通接続されるゲートを有する第２のトランジスタＴｒ４と、第１のトランジスタＴｒ５のトランジスタのソースと第２の電源ラインＶＤＤとの間に直列に接続される第１の抵抗素子Ｒ２及びヒューズＦ１と、第２のトランジスタＴｒ４のトランジスタのソースと第２の電源ラインＶＤＤとの間に接続される第２の抵抗素子Ｒ１とを有するものである。
【選択図】図１

Description

本発明はヒューズ回路に関し、特にカレントミラー回路の動作によってヒューズの切断状態を判定するヒューズ回路に関する。

近年、１つの半導体チップ上に形成される素子数が膨大になってきている。そのため、全ての素子を欠陥無く製造することが困難になってきており、製造歩留まりの低下が問題となっている。そこで、不良素子を同じチップ上に形成された冗長素子に置き換えて、不良チップを救済する回路を有する半導体チップが提案されている。このような置き換えを行う回路では、ヒューズなどの状態記憶素子を用いて、その未切断／切断状態に応じて既存素子を使用するか冗長素子を使用するかを選択する。また、このような回路ではヒューズの未切断／切断状態を判定するヒューズ回路が用いられる。そこで、ヒューズ回路の一例が特許文献１（以下、従来例と称す）に開示されている。

従来例に示されるヒューズ回路１００の回路図を図２１に示す。図２１に示すように、ヒューズ回路１００は、カレントミラー回路を介して出力端子ＤＥＴに供給される電流Ｉ１２及び電流Ｉ１４を生成する。このとき、ヒューズ回路１００では、ヒューズＦ１０と抵抗Ｒ１０との抵抗比に基づいて電流Ｉ１２及び電流Ｉ１４の大小関係を設定する。ヒューズＦ１０は、未切断状態では抵抗Ｒ１０よりも抵抗値が十分小さく、切断状態では抵抗Ｒ１０よりも抵抗値が十分大きくなる。そのため、ヒューズＦ１０が未切断状態では電流Ｉ１４が電流Ｉ１２よりも大きくなり、切断状態では電流Ｉ１２が電流Ｉ１４よりも大きくなる。つまり、ヒューズＦ１０の未切断／切断状態に応じて電流Ｉ１２と電流Ｉ１４との大小関係が逆転して、出力端子ＤＥＴの電位が反転する。後段の回路は、出力端子ＤＥＴの電位からヒューズの未切断／切断状態を判定することが可能になる。
特開２００５−３３２９６４号公報

しかしながら、ヒューズＦ１０は、切断後に再癒着が発生する可能性がある。ヒューズＦ１０で再癒着が発生すると、ヒューズＦ１０の抵抗値は切断状態のときよりも小さくなる。そのため、ヒューズＦ１０の再癒着後の抵抗値と抵抗Ｒ１０の抵抗値との関係によっては、電流Ｉ１２及び電流Ｉ１４が所望の大小関係とならない場合がある。また、抵抗Ｒ１０は製造工程において、抵抗値のばらつきを有する。抵抗値が大きくばらついた場合、やはりヒューズＦ１０の抵抗値と抵抗Ｒ１０との抵抗比の関係は所望の比率とならない。このようなことから、ヒューズ回路１００は、ヒューズＦ１０の未切断／切断状態を誤判定する可能性がある。

本発明の一態様は、第１の電源ラインと、第２の電源ラインと、前記第１の電源ラインと出力端子との間に接続される電流源と、前記出力端子と接続されるドレイン又はコレクタを有し、前記出力端子に対して前記電流源よりも大きな電流供給能力又は電流引き抜き能力を有する第１のトランジスタと、前記第１のトランジスタのゲート又はベースと共通接続されるゲート又はベースを有する第２のトランジスタと、前記第１、第２のトランジスタのうち一方のトランジスタのソース又はエミッタと前記第２の電源ラインとの間に直列に接続される第１の抵抗素子及びヒューズと、前記第１、第２のトランジスタのうち他方のトランジスタのソース又はエミッタと前記第２の電源ラインとの間に接続される第２の抵抗素子と、を有するヒューズ回路である。

本発明にかかるヒューズ回路は、第１、第２のトランジスタのソース又はエミッタにそれぞれ抵抗素子が接続されるため、ヒューズの抵抗値を第１、第２のトランジスタのソース又はエミッタ側の抵抗値の差とすることが可能である。そのため、ヒューズに再癒着が発生した場合であっても、ヒューズの抵抗値に基づき第１のトランジスタの電流供給能力又は引き抜き能力を確実に制御することができる。

本発明にかかるヒューズ回路によれば、ヒューズの未切断／切断状態を確実に判定することが可能である。

実施の形態１
以下、図面を参照して本発明の実施の形態について説明する。図１に本実施の形態にかかるヒューズ回路１の回路図を示す。図１に示すように、ヒューズ回路１は、基準電流源１０、第１の電流源（例えば、第１のカレントミラー）１１、第２の電流源（例えば、第２のカレントミラー）１２、記憶回路１３、出力端子ＤＥＴ、抵抗Ｒ１、Ｒ２、ヒューズＦ１、カレントミラー制御用トランジスタ２０、ヒューズ切断用トランジスタ２１を有している。

基準電流源１０は、ＰＭＯＳトランジスタＴｒ６、ＮＭＯＳトランジスタＴｒ７、インバータＩＮＶを有している。ＰＮＯＳトランジスタＴｒ６とＮＭＯＳトランジスタＴｒ７は、トランスファゲートを構成する。トランスファゲートは、第２の電源ライン（以下、電源ラインＶＤＤと称す）と第１のカレントミラー１１との間に接続される。ＰＭＯＳトランジスタＴｒ６の制御端子（以下、ゲートと称す）には、インバータＩＮＶを介して制御端子ＣＮＴ１から電流制御信号が入力され、ＮＭＯＳトランジスタＴｒ７のゲートには制御端子ＣＮＴ１から電流制御信号が直接入力される。基準電流源１０は、トランスファゲートが導通状態である場合のトランジスタの抵抗値に基づき基準電流Ｉ１を生成する。

第１のカレントミラー１１は、ＮＭＯＳトランジスタＴｒ１〜Ｔｒ３を有している。ＮＭＯＳトランジスタＴｒ１は、第２の端子（以下、ドレインと称す）に基準電流源１０が出力する基準電流Ｉ１が入力される。ＮＭＯＳトランジスタＴｒ１は、ドレインとゲートとが共通に接続され、第１の端子（以下、ソースと称す）が第１の電源ライン（以下、接地ラインＧＮＤと称す）と金属配線等の配線よって接続される。ＮＭＯＳトランジスタＴｒ２、Ｔｒ３のゲートは、ＮＭＯＳトランジスタＴｒ１のゲートと共通に接続される。ＮＭＯＳトランジスタＴｒ２は、ドレインから中間電流Ｉ２を出力し、ソースが接地ラインＧＮＤと金属配線等の配線よって接続される。ＮＭＯＳトランジスタＴｒ３は、ドレインから第１の出力電流Ｉｏ１を出力し、ソースが接地ラインＧＮＤと金属配線等の配線よって接続される。なお、ＮＭＯＳトランジスタＴｒ１のドレインと接地ラインＧＮＤとの間にはカレントミラー制御用トランジスタ（本実施の形態においてはＮＭＯＳトランジスタを使用する）２０が接続される。カレントミラー制御用トランジスタ２０は、ゲートに制御端子ＣＮＴ２からカレントミラー制御信号が入力される。

第２のカレントミラー１２は、ＰＭＯＳトランジスタＴｒ４、Ｔｒ５を有している。本実施の形態では、ＰＭＯＳトランジスタＴｒ４を第２のトランジスタとして使用し、ＰＭＯＳトランジスタＴｒ５を第１のトランジスタとして使用する。また、第２のカレントミラー１２と、電源ラインＶＤＤとの間には抵抗Ｒ１、抵抗Ｒ２、ヒューズＦ１が接続される。本実施の形態では、第１の抵抗素子として抵抗Ｒ２を使用し、第２の抵抗素子として抵抗Ｒ１を使用する。

ＰＭＯＳトランジスタＴｒ４は、ドレインがＮＭＯＳトランジスタＴｒ２のドレインに接続され、中間電流Ｉ２が入力される。ＰＭＯＳトランジスタＴｒ４は、ドレインとゲートが共通に接続され、ソースと電源ラインＶＤＤとの間に抵抗Ｒ１が接続される。ＰＭＯＳトランジスタＴｒ５は、ゲートがＰＭＯＳトランジスタＴｒ４のゲートと共通に接続される。ＰＭＯＳトランジスタＴｒ５は、ソースと電源ラインＶＤＤとの間に、抵抗Ｒ２とヒューズＦ１が直列に接続される。図１に示す例では、抵抗Ｒ２がＰＭＯＳトランジスタＴｒ５側に配置され、ヒューズＦ１が電源ラインＶＤＤ側に配置される。ＰＭＯＳトランジスタＴｒ５は、ドレインから第２の出力電流Ｉｏ２を出力する。また、ＰＭＯＳトランジスタＴｒ５のドレインは、ＮＭＯＳトランジスタＴｒ３のドレインと接続され、これらのドレインの接続点に出力端子ＤＥＴが接続される。なお、ＰＭＯＳトランジスタＴｒ５のソースとヒューズＦ１との接続点と接地ラインＧＮＤとの間にはヒューズ切断用トランジスタ（本実施の形態ではＮＭＯＳトランジスタを使用する）２１が接続される。ヒューズ切断用トランジスタ２１のゲートは、制御端子ＣＮＴ３からヒューズ切断制御信号が入力される。

出力端子ＤＥＴには記憶回路１３が接続される。記憶回路１３は、ＮＡＮＤゲート１４、ラッチ回路１５を有している。ＮＡＮＤゲート１４は、第１の入力端子が出力端子ＤＥＴに接続され、第２の入力端子にＥＮＡＢＬＥ信号が入力される。ＮＡＮＤゲート１４は、ＥＮＡＢＬＥ信号が許可状態（例えば、ハイレベル）である場合に第１の入力端子に入力される信号レベルを反転した論理レベルを出力し、ＥＮＡＢＬＥ信号が遮断状態（例えば、ロウレベル）である場合に出力をハイレベルに固定する。なお、以下の説明ではＮＡＮＤゲート１４の出力信号をゲーティング出力信号Ｇａｔｅ＿ｏと称す。ラッチ回路１５は、第１の入力端子がＮＡＮＤゲート１４に接続され、第２の入力端子にＲＥＳＥＴ信号が入力される。ラッチ回路１５は、例えば、ＲＥＳＥＴ信号がリセット解除状態（例えば、ロウレベル）である場合に第１の入力端子にハイレベルからロウレベルへの立ち下がりエッジが入力された場合に出力をロウレベルにする。そして、その後第１の入力端子の信号レベルがハイレベルとなってもロウレベルの出力を保持する。また、ラッチ回路１５は、ＲＥＳＥＴ信号がリセット解除状態である場合に第１の入力端子がハイレベルから変化しない場合、このハイレベルの出力を維持する。一方、ＲＥＳＥＴ信号がリセット状態（例えば、ハイレベル）になると出力をハイレベルにリセットする。この記憶回路１３の出力論理を示す表を図２に示す。図２に示すように、本実施の形態においては、ヒューズが切断された状態では記憶回路１３はハイレベルを出力し、ヒューズが未切断の状態では記憶回路１３はロウレベルを出力する。

ここで、本実施の形態におけるトランジスタのトランジスタサイズ比の設定と抵抗の抵抗値の設定について説明する。なお、本実施の形態におけるこれらの設定は一例であり、ヒューズＦ１の接続箇所あるいはヒューズ回路に必要な特性に応じて種々の設定が可能である。本実施の形態では、ＮＭＯＳトランジスタＴｒ１のトランジスタサイズＷ１とＴｒ２のトランジスタサイズＷ２がＷ１＝Ｗ２とし、ＮＭＯＳトランジスタＴｒ３のトランジスタサイズＷ３がＷ２／Ｗ３＝２となるように設定する。また、ＰＭＯＳトランジスタＴｒ４のトランジスタサイズＷ４とＰＭＯＳトランジスタＴｒ５のトランジスタサイズＷ５は、Ｗ４＝Ｗ５となるように設定する。抵抗値に関しては、抵抗Ｒ１と抵抗Ｒ２とは、実質的に同じ抵抗値となるように設定することが好ましい。これによって、ヒューズＦ１の未切断時は、第２の出力電流Ｉｏ２が第１の出力電流Ｉｏ１に対して２倍の大きさとなる。なお、このトランジスタのサイズ比は、ＭＯＳトランジスタである場合、トランジスタのゲート長Ｌとゲート幅Ｗとの比（Ｗ／Ｌ）で表される。すなわち、ＮＭＯＳトランジスタＴｒ２は、ＮＭＯＳトランジスタＴｒ３に対して（Ｗ／Ｌ）で表される比が２倍となる。なお、図面中のＷ１〜Ｗ５は各トランジスタのサイズ比を示す記号である。

また、ヒューズ回路１において用いられる抵抗Ｒ１、Ｒ２の変形例を図３に示す。図３に示すヒューズ回路１ａでは、抵抗Ｒ１、Ｒ２に相当する抵抗素子としてＰＭＯＳトランジスタＰＲ１、ＰＲ２を用いる。ＰＭＯＳトランジスタＰＲ１、ＰＲ２は、それぞれゲートとドレインが接続されるダイオード接続となっている。そして、ＰＭＯＳトランジスタＰＲ１、ＰＲ２が導通した状態におけるソースドレイン間の抵抗値（以下、オン抵抗と称す）を用いて抵抗Ｒ１、Ｒ２の代わりとする。なお、ＰＭＯＳトランジスタＰＲ１、ＰＲ２は、ソースが電源ラインＶＤＤに接続される。また、ＰＭＳＯトランジスタＰＲ１のドレインは、ＰＭＯＳトランジスタＴｒ４のソースに接続され、ＰＭＯＳトランジスタＰＲ２のドレインは、ヒューズＦ１を介してＰＭＯＳトランジスタＴｒ５のソースに接続される。ここで、ＰＭＯＳトランジスタＰＲ１、ＰＲ２を用いる場合、ＰＭＯＳトランジスタＰＲ２をヒューズＦ１の電源ラインＶＤＤ側に接続する。これによって、ＰＭＯＳトランジスタＰＲ１、ＰＲ２は、バックゲート電圧が同じになり、さらにソース電圧も同じになるため、オン抵抗の相対精度が向上する。また、切断用電源をヒューズＦ１に確実に印加するためにヒューズＦ１の電源ライン側端子に切断用電源ラインＶＤＤ２を電源ラインＶＤＤとは別に設けることが好ましい。

次に、ヒューズ回路１の動作について説明する。ヒューズ回路１の動作を示すタイミングチャートを図４、図５に示す。図４に示すタイミングチャートは、ヒューズ回路１においてヒューズＦ１を切断し、切断されたヒューズＦ１の状態を検出する場合のものである。また、図５に示すタイミングチャートは、ヒューズ回路１においてヒューズＦ１の切断を行わず、ヒューズＦ１が未切断であることを検出するものである。

まず、図４に示すタイミングチャートを参照してヒューズＦ１の切断動作及び切断したヒューズＦ１の検出動作について説明する。図４に示すように、ヒューズＦ１の切断動作は、ヒューズＦ１の状態を検出する前に設定されるヒューズ設定区間において行われる。ヒューズＦ１を切断する場合、ヒューズ切断制御信号が所定の期間の間ハイレベルとなる。そして、ヒューズ切断制御信号がハイレベルである間、ヒューズ切断用トランジスタ２１が導通状態となる。これによって、ヒューズＦ１に電流が流れ、ヒューズＦ１が切断される。一方、第１のカレントミラー１１及び第２のカレントミラー１２は、動作する必要がないため、電流制御信号をロウレベルとして基準電流源１０のトランスファゲートを非導通状態とする。また、カレントミラーの誤動作を防止するため、カレントミラー制御信号をハイレベルとして、カレントミラー制御用トランジスタ２０を導通状態とする。これによって、ＮＭＯＳトランジスタＴｒ１のゲート、ソース、ドレインの各端子の電圧が接地電圧となり、第１のカレントミラー１１は動作しない状態となる。ヒューズＦ１の切断後は、ヒューズ切断制御信号はロウレベルになる。なお、ヒューズＦ１は、未切断状態の抵抗値よりも切断状態の抵抗値の方が遙かに大きくなる。

次に、第１のカレントミラー１１及び第２のカレントミラー１２を動作させる。ここで、第１のカレントミラー１１及び第２のカレントミラー１２が安定して動作するまでの期間をカレントミラー動作安定区間と称す。カレントミラー安定動作区間では、電流源制御信号をロウレベルからハイレベルに切り替え、カレントミラー制御信号をハイレベルからロウレベルに切り替える。これによって、基準電流源１０が動作して基準電流Ｉ１が生成される。また、カレントミラー制御用トランジスタ２０が非導通状態となるため、第１のカレントミラー１１及び第２のカレントミラー１２が動作する。一方、ヒューズ切断用制御信号はロウレベルであるため、ヒューズ切断用トランジスタ２１は非導通状態である。

このとき、基準電流Ｉ１とＮＭＯＳトランジスタＴｒ１〜ＮＭＯＳトランジスタＴｒ３のサイズ比とに基づき、第１のカレントミラー回路１１は、中間電流Ｉ２及び第１の出力電流Ｉｏ１を出力する。本実施の形態においては、各電流の関係は、Ｉ１／２＝Ｉ２／２＝Ｉｏ１である。また、第２のカレントミラー１２では、中間電流Ｉ２とＮＭＯＳトランジスタＴｒ４とＮＭＯＳトランジスタＴｒ５のサイズ比とに基づき、第２の出力電流Ｉｏ２を出力する。しかし、ヒューズＦ１が切断されているため、ＰＭＯＳトランジスタＴｒ５に電流を流そうとするとヒューズＦ１の抵抗値によって、ＰＭＯＳトランジスタＴｒ５のソースの電位低下がＰＭＯＳトランジスタＴｒ４のソースの電圧低下より大きくなる。そのため、ＰＭＯＳトランジスタＴｒ５のソース・ゲート間にトランジスタが十分動作するだけの電位差が発生しない。従って、第２の出力電流Ｉｏ２はほとんど流れない。つまり、Ｉｏ２＝０であって、Ｉｏ１＝Ｉ１／２となることから、出力端子ＤＥＴに供給される電流はＩｏ２−Ｉｏ１＝−Ｉ１／２となる。このことから、出力端子ＤＥＴの判定電圧は接地電圧（ロウレベル）となる。

続いて、記憶回路１３に出力端子ＤＥＴの判定電圧を取り込む。この取り込みに用いる期間を以下ではラッチ区間と称す。ラッチ区間では、まず、ＲＥＳＥＴ信号をハイレベルからロウレベルにしてリセット解除状態とする。その後、ＥＮＡＢＬＥ信号をロウレベルからハイレベルに切り替えて許可状態にする。図４に示す例では、判定電圧がロウレベルであるため、ＮＡＮＤゲート１４が出力するゲーティング出力信号Ｇａｔｅ＿ｏはハイレベルを維持する。従って、リセット解除状態であるものの、ラッチ回路１５の第１の入力端子の電圧レベルが変化しないため、ラッチ回路１５が出力する救済信号はハイレベルを維持する。なお、ラッチ区間の終了時点においては、ＥＮＡＢＬＥ信号はハイレベルからロウレベルに切り替わり遮断状態になる。これによって、ラッチ回路１５の出力は、その後の判定電圧の変化の影響を受けない。また、ラッチ区間後においてもＲＥＳＥＴ信号のリセット解除状態を維持することで、ラッチ回路１５の出力を維持する。

このようにして記憶回路１５にヒューズの切断状態が取り込まれた後の期間を、以下では論理固定期間と称す。論理固定期間では、電流制御信号をロウレベルとし、さらにカレントミラー制御信号をハイレベルとする。これによって、第１のカレントミラー１１及び第２のカレントミラー１２に供給される基準電流Ｉ１を遮断し、さらに第１のカレントミラー１１及び第２のカレントミラー１２の動作を停止する。つまり、第１のカレントミラー１１及び第２のカレントミラー１２において消費される電流が遮断されながら、記憶回路１３はハイレベルを保持して、ヒューズの切断状態を記憶する。

次に、図５に示すタイミングチャートを参照してヒューズＦ１の未切断状態を検出する動作について説明する。図５に示すように、この場合、ヒューズ設定区間においてヒューズ切断制御信号はロウレベルを維持する。これによって、ヒューズ切断用トランジスタ２１が非導通状態となるため、ヒューズＦ１は未切断の状態を維持する。一方、第１のカレントミラー１１及び第２のカレントミラー１２は、動作する必要がないため、電流制御信号をロウレベルとして基準電流源１０のトランスファゲートを非導通状態とする。また、カレントミラーの誤動作を防止するため、カレントミラー制御信号をハイレベルとして、カレントミラー制御用トランジスタ２０を導通状態とする。これによって、ＮＭＯＳトランジスタＴｒ１のゲート、ソース、ドレインの各端子の電圧が接地電圧となり、第１のカレントミラー１１は動作しない状態となる。

続いて、カレントミラー動作安定区間において、第１のカレントミラー１１及び第２のカレントミラー１２を動作させる。カレントミラー安定動作区間では、電流源制御信号をロウレベルからハイレベルに切り替え、カレントミラー制御信号をハイレベルからロウレベルに切り替える。これによって、基準電流源１０が動作して基準電流Ｉ１が生成される。また、カレントミラー制御用トランジスタ２０が非導通状態となるため、第１のカレントミラー１１及び第２のカレントミラー１２が動作する。

このとき、基準電流Ｉ１とＮＭＯＳトランジスタＴｒ１〜ＮＭＯＳトランジスタＴｒ３のサイズ比とに基づき、第１のカレントミラー回路１１は、中間電流Ｉ２及び第１の出力電流Ｉｏ１を出力する。本実施の形態においては、各電流の関係は、Ｉ１／２＝Ｉ２／２＝Ｉｏ１である。また、第２のカレントミラー１２では、中間電流Ｉ２とＰＭＯＳトランジスタＴｒ４とＰＭＯＳトランジスタＴｒ５のサイズ比とに基づき、第２の出力電流Ｉｏ２を出力する。このとき出力される第２の出力電流Ｉｏ２は、ＰＭＯＳトランジスタＴｒ４、Ｔｒ５のトランジスタサイズ比が同じであり、さらに抵抗Ｒ１、Ｒ２の抵抗値が同じであることから中間電流Ｉ２と実質的に同じ電流（Ｉｏ２＝Ｉ２）となる。そして、出力端子ＤＥＴに供給される電流はＩｏ２−Ｉｏ１＝Ｉ１／２となる。このことから、出力端子ＤＥＴの判定電圧は電源電圧（ハイレベル）となる。

続いて、ラッチ区間において記憶回路１３に出力端子ＤＥＴの判定電圧を取り込む。ラッチ区間では、まず、ＲＥＳＥＴ信号をハイレベルからロウレベルにしてリセット解除状態とする。その後、ＥＮＡＢＬＥ信号をロウレベルからハイレベルに切り替えて許可状態にする。図４に示す例では、判定電圧がハイレベルであるため、ＮＡＮＤゲート１４が出力するゲーティング出力信号Ｇａｔｅ＿ｏはハイレベルからロウレベルに切り替わる。従って、ラッチ回路１５の第１の入力端子の電圧レベルが変化して、ラッチ回路１５が出力する救済信号はハイレベルからロウレベルに切り替わる。なお、ラッチ区間の終了時点においては、ＥＮＡＢＬＥ信号はハイレベルからロウレベルに切り替わり遮断状態になる。これによって、ラッチ回路１５の出力は、その後の判定電圧の変化の影響を受けない。また、ラッチ区間後においてもＲＥＳＥＴ信号のリセット解除状態を維持することで、ラッチ回路１５の出力を維持する。

図５に示す例においても、論理固定期間では、電流制御信号をロウレベルとし、さらにカレントミラー制御信号をハイレベルとする。これによって、第１のカレントミラー１１及び第２のカレントミラー１２に供給される基準電流Ｉ１を遮断し、さらに第１のカレントミラー１１及び第２のカレントミラー１２の動作を停止する。つまり、第１のカレントミラー１１及び第２のカレントミラー１２において消費される電流が遮断されながら、記憶回路１３はハイレベルを保持して、ヒューズの未切断状態を記憶する。

上記実施の形態では、ＰＭＯＳトランジスタＴｒ５のソースと電源ラインＶＤＤとの間にヒューズＦ１が接続される場合について説明したが、ヒューズＦ１はＮＭＯＳトランジスタＴｒ２、Ｔｒ３のソースと接地ラインＧＮＤとの間あるいはＰＭＯＳトランジスタＴｒ４のソースと電源ラインＶＤＤとの間に接続することも可能である。また、各トランジスタのサイズ比に関しても変更することが可能である。そこで、ヒューズＦ１を接続するトランジスタの違い及びトランジスタサイズ比の設定の種類について図６に例を示す。なお、上記説明の実施例は、ヒューズを接続するトランジスタがＰＭＯＳトランジスタＴｒ５であって、３）に示す条件である場合である。図６に示すように、いずれのトランジスタにヒューズＦ１を接続する場合であってもトランジスタサイズ比は出力電流の大小関係がヒューズ切断によって反転するように設定すれば良い。また、ヒューズＦ１の接続箇所に応じてヒューズ切断用トランジスタの接続を適宜変更する必要がある。なお、ヒューズＦ１をＰＭＯＳトランジスタＴｒ４に接続した場合、出力電流の大小関係が他の場合と反転する。つまり、ヒューズＦ１の未切断状態と切断状態を判定する出力端子ＤＥＴの論理が他の場合と反転する。そのため、記憶回路１３のＮＡＮＤゲート１４をＡＮＤゲートに置き換える必要がある。

また、第１のカレントミラー１１及び第２のカレントミラー１２を構成するトランジスタのトランジスタサイズ比を同じにして抵抗Ｒ１、Ｒ２の比によって出力電流を制御することも可能である。この場合の設定値の種類について図７に例を示す。図７に示す例のうちＰＭＯＳトランジスタＴｒ５にヒューズを接続する場合、抵抗Ｒ１と抵抗Ｒ２の抵抗比を１：１／Ｎとすることで、ヒューズ切断前の出力電流の関係はＩｏ１＜Ｉｏ２（Ｉｏ１＝１に対し、Ｉｏ２＝Ｎ）となり、ヒューズ切断後の出力電流の関係はＩｏ１＞Ｉｏ２（Ｉｏ１＝１に対し、Ｉｏ２＝０）となる。つまり、抵抗比によって出力電流値を設定する場合においても、ヒューズ切断前と切断後で第１の出力電流と第２の出力電流の大小関係が逆転するように適宜抵抗比を設定すればよい。なお、抵抗比を示すＮは、１よりも大きな数である。また、このＮは、切断したヒューズが再癒着した場合の抵抗値の最小値を考慮して２〜３程度とすることが好ましい。

ここで、ヒューズ回路１におけるヒューズＦ１の抵抗値とヒューズ回路１の出力電圧との関係を図８に示す。なお、図８に示すグラフは、第１のカレントミラー１１及び第２のカレントミラー１２を構成するトランジスタのトランジスタサイズ比をＷ１＝Ｗ２、Ｗ２／Ｗ３＝２、Ｗ４＝Ｗ５とし、抵抗Ｒ１、Ｒ２をそれぞれ１ｋΩとし、電源電圧は３．３Ｖとした場合における出力電圧（出力端子ＤＥＴの電圧）を示すものである。図８に示すように、ヒューズ回路１は、ヒューズＦ１の抵抗値が３ｋΩ以上の場合、出力電圧が０．５Ｖ以下である。そして、ヒューズＦ１の抵抗値が３ｋΩより小さくなるに従って出力電圧が上昇し、ヒューズＦ１の抵抗値が１ｋΩ以下では出力電圧は２．５Ｖ以上になる。また、ヒューズＦ１は、再癒着が発生した場合における最小の抵抗値が１０ｋΩ程度である。ここで、記憶回路１３がハイレベルとロウレベルとを判定する閾値電圧を電源電圧の半分の１．８Ｖとする。つまり、ヒューズ回路１は、ヒューズＦ１の抵抗値が３ｋΩ程度までであれば、記憶回路１３がロウレベルとして認識可能な電圧を出力する。一方、ヒューズＦ１の再癒着時の最小抵抗値は１０ｋΩ程度である。このことより、ヒューズ回路１は、ヒューズＦ１に再癒着が発生した場合であっても、ヒューズＦ１が切断された状態を誤認識することがない。

ヒューズＦ１は、未切断状態では金属配線とほぼ同等の抵抗値を有し、切断状態では金属配線よりも遙かに大きい抵抗値（例えば、金属配線よりも２桁以上大きい抵抗値）を有する。このような、ヒューズＦ１の切断状態を判定するために、ヒューズ回路１は、ヒューズＦ１が接続されるＰＭＯＳトランジスタＴｒ５のソースと、ＰＭＯＳトランジスタＴｒ５とカレントミラーを構成するＰＭＯＳトランジスタＴｒ４のソースとに、それぞれ抵抗Ｒ１、Ｒ２を接続する。これによって、ヒューズＦ１の切断後に再癒着が発生してヒューズＦ１の抵抗値が小さくなった場合であっても、ＰＭＯＳトランジスタＴｒ４、Ｔｒ５の抵抗値の差は、抵抗Ｒ１、Ｒ２がない場合に比べて大きくなる。つまり、ヒューズＦ１に再癒着が発生した場合であっても、カレントミラーを構成するトランジスタのソースに接続される抵抗成分の抵抗値は、切断したヒューズＦ１の抵抗成分を的確に反映させたものとなる。従って、ヒューズ回路１は、切断されたヒューズＦ１において再癒着が発生した場合であっても、ヒューズＦ１の導通状態を誤判定することがない。換言すれば、ヒューズ回路１は、ヒューズＦ１が再癒着したとしても第１の出力電流Ｉｏ１と第２の出力電流Ｉｏ２の大小関係が反転することはなく、確実にヒューズＦ１の切断状態を判定することが可能である。本実施の形態にかかるヒューズ回路１は、ヒューズが未切断の状態においては第２の電流源１２の供給電流又は引き抜き電流によって出力端子の電圧値を設定し、ヒューズが切断された状態においては第１の電流源１１の供給電流又は引き抜き電流によって出力端子の電圧値を設定する。つまり、ヒューズ回路１は、ヒューズが切断された状態であるか未切断の状態であるかに応じて、第１の電流源の電流供給能力又は電流引き抜き能力と第２の電流源の電流供給能力又は電流引き抜き能力との関係を逆転させる。そのため、ヒューズを切断した後に再癒着が発生した場合であっても、出力端子の電圧値を確実に設定することができる。

また、ヒューズ回路１は、出力端子ＤＥＴに記憶回路１３を接続して、判定結果を保持して後段回路に出力する。そして、基準電流源１０は基準電流の出力を停止することが可能である。このことより、ヒューズ回路１は、ヒューズＦ１の未切断／切断状態の判定後にカレントミラーに供給する電流を遮断し、カレントミラーでの消費電流を低減することが可能である。つまり、ヒューズ回路１によれば、ヒューズＦ１の未切断／切断状態を判定した後は、消費電力を低減することが可能である。

なお、上記記憶回路１３の出力論理は、反転させることも可能である。記憶回路１３の出力論理を反転させる場合に用いる記憶回路１３ａの回路図を図９に示す。図９に示すように、記憶回路１３ａは、ＮＯＲゲート１４ａとＮＯＲゲートによって構成されるラッチ回路１５ａを有する。ラッチ回路１５ａは、ラッチ回路１５のＮＡＮＤゲートをＮＯＲゲートに置き換えたものである。また、記憶回路１３ａの出力論理を示す表を図１０に示す。図１０に示すように、記憶回路１３ａは、ヒューズＦ１が切断された状態でロウレベルを出力し、ヒューズＦ１が未切断の状態でハイレベルを出力する。

また、記憶回路１３ａを使用した場合におけるヒューズ回路１の動作を示すタイミングチャートを図１１、図１２に示す。なお、ここでは、記憶回路１３を使用した場合と記憶回路１３を使用した場合とで異なる部分についてのみ説明する。図１１は、ヒューズＦ１の切断動作及び切断されたヒューズＦ１の検出動作を示すものである。図１１に示すように、記憶回路１３ａを使用した場合、ＥＮＡＢＬＥ信号の論理が記憶回路１３ａと反転する。そして、ラッチ区間において、ＥＮＡＢＬＥ信号が許可状態（ロウレベル）になると、ＮＯＲゲート１４ａが出力するゲーティング出力信号Ｇａｔｅ＿ｏがロウレベルからハイレベルに切り替わる。そして、リセット解除状態でハイレベルであったラッチ回路１５ａの出力がゲーティング出力信号Ｇａｔｅ＿ｏの立ち下がりに応じてロウレベルに切り替わる。つまり、救済信号がロウレベルとなる。

一方、図１２は、ヒューズＦ１が未切断の状態を検出する場合を示すものである。図１２に示すように、この場合、ラッチ区間において、ＥＮＡＬＢＥ信号が許可状態になっても、ＮＯＲゲート１４ａが出力するゲーティング出力信号Ｇａｔｅ＿ｏはロウレベルを維持する。従って、ラッチ回路１５ａは出力をハイレベルのまま維持する。

実施の形態２
実施の形態２にかかるヒューズ回路２の回路図を図１３に示す。図１３に示すように、実施の形態２にかかるヒューズ回路２は、実施の形態１にかかるヒューズ回路１のＮＭＯＳトランジスタＴｒ１〜Ｔｒ３のソースと接地ラインＧＮＤとの間に、それぞれ抵抗Ｒｉ１〜Ｒｉ３を接続したものである。抵抗Ｒｉ１〜Ｒｉ３の抵抗値は、ＮＭＯＳトランジスタＴｒ１〜Ｔｒ３のサイズ比に応じた比で設定すれば良い。本実施の形態では、ＮＭＯＳトランジスタＴｒ１〜Ｔｒ３のサイズ比Ｗ１：Ｗ２：Ｗ３が１：１：１であるので、抵抗Ｒｉ１〜Ｒｉ３の抵抗比も１：１：１で設定する。

カレントミラー回路では、カレントミラーを構成するトランジスタのソース側に抵抗を接続することで、入力電流と折り返し電流とのミラー比の誤差を低減することが可能である。つまり、実施の形態２にかかるヒューズ回路２は、基準電流Ｉ１と中間電流Ｉ２のミラー比の精度、及び、基準電流Ｉ１と第１の出力電流Ｉｏ１のミラー比の精度をヒューズ回路１よりも高くすることが可能である。これによって、ヒューズ回路２は、ヒューズ回路１よりも確実にヒューズＦ１の未切断／切断状態を検出することが可能である。

実施の形態３
実施の形態３にかかるヒューズ回路３の回路図を図１４に示す。図１４に示すように、ヒューズ回路３は、ヒューズ回路１における第１のカレントミラー１１と第２のカレントミラー１２とをバイポーラトランジスタを用いて構成した第１のカレントミラー１１ａと第２のカレントミラー１２ａを有している。バイポーラトランジスタは、ＭＯＳトランジスタのゲートに相当する制御端子としてベースを有し、ドレインに相当する第１の端子としてコレクタを有し、ソースに相当する第２の端子としてエミッタを有している。

第１のカレントミラー１１ａは、ＮＰＮトランジスタＴｒ１１〜Ｔｒ１３を有している。ＮＰＮトランジスタＴｒ１１はＮＭＯＳトランジスタＴｒ１に相当し、ＮＰＮトランジスタＴｒ１２はＮＭＯＳトランジスタＴｒ２に相当し、ＮＰＮトランジスタＴｒ１３はＮＭＯＳトランジスタＴｒ３に相当する。本実施の形態においては、ＮＰＮトランジスタＴｒ１１〜Ｔｒ１３のトランジスタサイズＥ１〜Ｅ３は同じに設定する。

第２のカレントミラー１２ａは、ＰＮＰトランジスタＴｒ１４、Ｔｒ１５を有している。ＰＮＰトランジスタＴｒ１４はＰＭＯＳトランジスタＴｒ４に相当し、ＰＮＰトランジスタＴｒ１５はＰＭＯＳトランジスタＴｒ５に相当する。ここで、ＰＮＰトランジスタＴｒ５のトランジスタサイズＥ５は、ＰＮＰトランジスタＴｒ４のトランジスタサイズＥ４と同じである。なお、バイポーラトランジスタにおけるトランジスタサイズは、エミッタ領域の面積によって定義される。

バイポーラトランジスタでカレントミラーを構成した場合、ＭＯＳトランジスタでカレントミラーを構成するよりも折り返し電流のミラー比を向上させることが可能である。これは、ＭＯＳトランジスタよりもバイポーラトランジスタの方がアーリー電圧が高いためである。つまり、ヒューズ回路３は、ヒューズ回路１よりもミラー比を向上させることが可能であり、高精度に設定された電流値に基づき確実な未切断／切断状態の検出を行うことが可能である。なお、ヒューズ回路３においても、図６に示すようなトランジスタ比の変更及び図７に示すような抵抗の付加による変形は可能である。

実施の形態４
実施の形態４にかかるヒューズ回路４の回路図を図１５に示す。図１５に示すように、ヒューズ回路４は、第１のカレントミラー１１ａと第２のカレントミラー１２を有している。つまり、ヒューズ回路４は、第１のカレントミラーと第２のカレントミラーとを異なる形態のトランジスタで構成したものである。カレントミラーをこのような構成としても、ヒューズＦ１の切断の前後で、第１の出力電流Ｉｏ１と第２の出力電流Ｉｏ２との大小関係が逆転するように設定することで、上記実施の形態と同様の効果を得ることが可能である。なお、同一のカレントミラーを構成するトランジスタは同一の形態のトランジスタを用いることが好ましい。なお、ヒューズ回路４においても、図６に示すようなトランジスタ比の変更及び図７に示すような抵抗の付加による変形は可能である。

実施の形態５
実施の形態５にかかるヒューズ回路５の回路図を図１６に示す。図１６に示すように、ヒューズ回路５は、複数のヒューズ（図中のＦ１〜Ｆ３）を有する。また、ヒューズ回路５は、第１の電流源として第１のカレントミラー１１ｂを有し、第２の電流源として第２のカレントミラー１２ｂを有する。なお、図１６において上記出力端子ＤＥＴに対応する端子は、出力端子ＤＥＴ１である。

第１のカレントミラー１１ｂは、第１のカレントミラー１１に対してＮＭＯＳトランジスタＴｒ２１、Ｔｒ２２を追加したものである。ＮＭＯＳトランジスタＴｒ２１、Ｔｒ２２は、ゲートがＮＭＯＳトランジスタＴｒ１のゲートと共通に接続され、ソースが接地ラインＧＮＤに接続される。ＮＭＯＳトランジスタＴｒ２１のドレインは出力端子ＤＥＴ２に接続される。ＮＭＯＳトランジスタＴｒ２２のドレインは出力端子ＤＥＴ３に接続される。

第２のカレントミラー１２ｂは、第２のカレントミラー１２に対してＰＭＯＳトランジスタＴｒ２３、Ｔｒ２４を追加したものである。ＰＭＯＳトランジスタＴｒ２３、Ｔｒ２４は、ゲートがＰＭＯＳトランジスタＴｒ４のゲートと共通に接続される。ＰＭＯＳトランジスタＴｒ２３は、ソースが抵抗Ｒ３及びヒューズＦ２を介して電源ラインＶＤＤに接続され、ドレインが出力端子ＤＥＴ２に接続される。ＰＭＯＳトランジスタＴｒ２４は、ソースが抵抗Ｒ４及びヒューズＦ３を介して電源ラインＶＤＤに接続され、ドレインが出力端子ＤＥＴ３に接続される。

つまり、ヒューズ回路５は、ヒューズ回路１にヒューズＦ２、Ｆ３を追加し、これに対応して、抵抗Ｒ３、Ｒ４及び第１、第２の電流源を追加したものである。本実施の形態では、ヒューズＦ２に対応する第１、第２の電流源としてＮＭＯＳトランジスタＴｒ２１及びＰＭＯＳトランジスタＴｒ２３が設けられ、ヒューズＦ３に対応する第１、第２の電流源としてＮＭＯＳトランジスタＴｒ２２及びＰＭＯＳトランジスタＴｒ２４が設けられる。

ここで、本実施の形態では、ＮＭＯＳトランジスタＴｒ２１が出力する第１の出力電流Ｉｏ３とＰＭＯＳトランジスタＴｒ２３が出力する第２の出力電流Ｉｏ４との関係は、ヒューズＦ２が未切断の状態においてＩｏ３＜Ｉｏ４となり、ヒューズＦ２が切断された状態においてＩｏ３＞Ｉｏ４となる。また、ＮＭＯＳトランジスタＴｒ２２が出力する第１の出力電流Ｉｏ５とＰＭＯＳトランジスタＴｒ２４が出力する第２の出力電流Ｉｏ６との関係は、ヒューズＦ２が未切断の状態においてＩｏ３＜Ｉｏ４となり、ヒューズＦ２が切断された状態においてＩｏ３＞Ｉｏ４となる。この出力電流の設定方法は、実施の形態１と同様に、各トランジスタのトランジスタサイズの比に基づき設定する。本実施の形態では、ＮＭＯＳトランジスタＴｒ２１、Ｔｒ２３のトランジスタサイズをＮＭＯＳトランジスタＴｒ３と同様に１／Ｎ倍とし、その他のトランジスタのトランジスタサイズを１倍として設定する。

また、本実施の形態では、ヒューズ切断用トランジスタ２１のドレインとヒューズＦ１〜Ｆ３の間に切り替えスイッチＳＷを接続する。切り替えスイッチＳＷは、切断するヒューズを選択して、選択したヒューズとヒューズ切断用トランジスタ２１ａを接続する。

上記説明より、ヒューズ回路５は、複数のヒューズに対応してヒューズ回路１における第１、第２のカレントミラーを変形したものである。つまり、ヒューズ回路５においても、ヒューズ回路１と同様に確実なヒューズ切断状態の検出を行うことができる。また、ヒューズ回路５では、１つの基準電流源を用いて、複数のヒューズの切断状態を検出できる。つまり、ヒューズの数に応じた基準電流源を準備することなく、複数のヒューズの切断状態の検出を行うことが可能である。そのため、ヒューズの増加分に対して消費電力と回路面積の増加とを抑制することが可能である。

実施の形態６
実施の形態６にかかるヒューズ回路６の回路図を図１７に示す。図１７に示すように、ヒューズ回路６は、図６に示す表において、ＮＭＯＳトランジスタＴｒ３にヒューズＦ１を接続した場合の例である。本実施の形態では、ＮＭＯＳトランジスタＴｒ３のトランジスタサイズ比を他のトランジスタのＮ倍に設定している。本実施の形態では、第１の電流源を第２のカレントミラー１２とし、第２の電流源を第１のカレントミラー１１とする。さらに、第１の電源ラインが接地ラインＧＮＤとなり、第２の電源ラインが電源ラインＶＤＤとなる。

また、ヒューズ回路６では、ヒューズＦ１の接続箇所に応じてヒューズ切断用トランジスタ２１ａを有する。ヒューズ切断用トランジスタ２１ａは、ＰＭＯＳトランジスタで形成される。そして、ヒューズ切断用トランジスタ２１ａは、ゲートが制御端子ＣＮＴ３に接続され、ソースが電源ラインＶＤＤに接続され、ソースがヒューズＦ１とＮＭＯＳトランジスタＴｒ３のソースとの間に接続される。

つまり、ヒューズ回路１において、第１のカレントミラー１１と接地ラインＧＮＤとの間にヒューズを接続する場合、ヒューズ回路６のようにヒューズ切断用トランジスタの接続をヒューズの接続箇所に応じて変更する。

なお、ヒューズ回路６では、ＮＭＯＳトランジスタＴｒ１〜Ｔｒ３のソースに抵抗Ｒ１〜Ｒ３が接続される。この抵抗Ｒ１〜Ｒ３は、実施の形態１における抵抗Ｒ１、Ｒ２に相当するものである。つまり、本実施の形態における抵抗Ｒ１〜Ｒ３も実質的に同じ抵抗値であることが好ましい。また、抵抗Ｒ３は、ヒューズＦ１とＮＭＯＳトランジスタＴｒ３のソースとの間に接続される。

ヒューズ回路６においても、抵抗Ｒ１〜Ｒ３をトランジスタによって構成することも可能である。抵抗Ｒ１〜Ｒ３をトランジスタによって構成した場合のヒューズ回路６ａを図１８に示す。図１８に示すように、ヒューズ回路６ａは、抵抗Ｒ１〜Ｒ３として使用する抵抗素子としてＮＭＯＳトランジスタＮＲ１〜ＮＲ３を有する。そして、ＮＭＯＳトランジスタＮＲ１〜ＮＲ３が導通している状態でのソースドレイン間の抵抗値を抵抗素子の抵抗成分として用いる。ＮＭＯＳトランジスタＮＲ１〜ＮＲ３はゲートとドレインが接続されたダイオード接続となっている。そして、ＮＭＯＳトランジスタＮＲ１〜ＮＲ３のソース及びバックゲート端子は、接地ラインＧＮＤに接続される。また、ＮＭＯＳトランジスタＮＲ３のドレインはヒューズＦ１を介してＮＭＯＳトランジスタＴｒ３のソースに接続される。なお、抵抗素子としてＮＭＯＳトランジスタを使用した場合、切断用電源をヒューズＦ１に確実に印加するためにヒューズＦ１の接地ライン側端子に切断用接地ラインＧＮＤ２を接地ラインＧＮＤとは別に設けることが好ましい。

実施の形態７
実施の形態７にかかるヒューズ回路７の回路図を図１９に示す。図１９に示すように、ヒューズ回路７では、第１の電流源として抵抗ＩＲ（図中の１１ｃ）を使用し、第２の電流源としてカレントミラー１２ｃを使用する。また、本実施の形態では、基準電流源１０がカレントミラー１２ｃと接地ラインＧＮＤとの間に接続される。

抵抗ＩＲは、出力端子ＤＥＴと接地ラインＧＮＤとの間に接続される。そして、出力端子ＤＥＴの電圧値に応じて第１の出力電流Ｉｏ１を引き込む。つまり、第１の電流源は、出力端子ＤＥＴの電圧値に応じた電流引き込み能力を有する。なお、抵抗ＩＲの抵抗値は、後述する第２の出力電流Ｉｏ２によって出力端子ＤＥＴの電圧値が電源電圧まで上昇する程度のものであることが好ましい。

カレントミラー１２は、ＰＭＯＳトランジスタＴｒ４、Ｔｒ５で構成されるカレントミラー回路である。ＰＭＯＳトランジスタＴｒ４は、ゲートとドレインとが共通接続されており、ソースが配線によって電源ラインＶＤＤに接続される。また、ＰＭＯＳトランジスタＴｒ４のドレインは、基準電流源１０に接続される。ＰＭＯＳトランジスタＴｒ５は、ゲートがＰＭＯＳトランジスタＴｒ４のゲートと接続され、ソースがヒューズＦ１を介して電源ラインＶＤＤに接続され、ドレインが出力端子ＤＥＴに接続される。ここで、本実施の形態においては、ＰＭＯＳトランジスタＴｒ４、Ｔｒ５のトランジスタサイズ比は同じとする。そのため、ＰＭＯＳトランジスタＴｒ５が出力する第２の出力電流Ｉｏ２は、基準電流源が出力する電流Ｉ１と同じ電流量となる。なお、このトランジスタサイズ比を変更して、電流Ｉ１と第２の出力電流Ｉｏ２の電流量に差を設けても良い。

ここで、ヒューズ回路７の動作について説明する。なお、以下の説明では記憶回路１３に関する動作については、実施の形態１と同じになるため説明を省略し、ヒューズＦ１が切断された状態と未切断である状態における出力端子ＤＥＴの電圧値に関しての説明をする。

ヒューズＦ１が切断されている場合、ヒューズＦ１の抵抗値が、ＰＭＯＳトランジスタＴｒ４と電源ラインＶＤＤを接続する配線よりも遙かに大きくなるため、出力電流Ｉｏ２がゼロに近づく。一方、出力端子ＤＥＴに接続される抵抗ＩＲにより、出力端子ＤＥＴからは第１の出力電流Ｉｏ１が引き抜かれ、出力端子ＤＥＴの電圧は接地電位となる。従って、ヒューズＦ１が切断されている状態では、出力端子ＤＥＴの電圧は接地電位となる。

ヒューズＦ１が未切断である場合、ヒューズＦ１の抵抗値は、ＰＭＯＳトランジスタＴｒ４と電源ラインＶＤＤを接続する配線とほぼ同じになるため、第２の出力電流Ｉｏ２は電流Ｉ１とほぼ同じになる。これによって、抵抗ＩＲには、第２の出力電流Ｉｏ２が流れ込み、出力端子ＤＥＴの電圧値は電源電圧まで上昇する。従って、ヒューズＦ１が未切断の状態では、出力端子ＤＥＴの電圧値は電源電圧となる。

上記説明より、ヒューズ回路７は、第１の電流源を抵抗ＩＲによって構成するが、ヒューズの導通状態に応じて、出力電流Ｉｏ１と出力電流Ｉｏ２の関係が逆転するようにすることでヒューズの導通状態を確実に検出できる。また、ヒューズ回路７においても、第２のカレントミラーは、一方のトランジスタのソースにヒューズＦ１が接続され、他方のトランジスタのソースは配線によって電源ラインに接続される。これによって、ヒューズＦ１が切断後に再癒着した場合であっても、ヒューズと配線の間には大きな抵抗値の差が生じるため、再癒着による出力電流Ｉｏ２の増加はほとんどない。従って、ヒューズ回路７によっても、ヒューズＦ１の検出精度は向上する。すなわち、ヒューズ回路７においても、ヒューズの切断状態を検出する回路としての信頼性を向上させることができる。

なお、本発明は上記実施の形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。例えば、ヒューズＦ１の切断時に通常の電源電圧よりも高い電圧必要である場合、電源ラインＶＤＤとは別に電源ラインＶＤＤ２を設けることも可能である。第２の電源ラインＶＤＤ２を設けたヒューズ回路８の回路図を図２０に示す。これによって、ヒューズＦ１を確実に切断可能な電圧を電源ラインＶＤＤ２から供給することが可能になり、ヒューズＦ１の切断状態を検出する回路としての信頼性を向上させることができる。

実施の形態１にかかるヒューズ回路の回路図である。実施の形態１にかかる記憶回路の出力論理を示す表である。実施の形態１にかかるヒューズ回路の他の例を示す回路図である。実施の形態１にかかるヒューズ回路のヒューズ切断動作及び切断したヒューズの検出動作を示すタイミングチャートである。実施の形態１にかかるヒューズ回路の未切断のヒューズの検出動作を示すタイミングチャートである。実施の形態１におけるヒューズ接続トランジスタとトランジスタのサイズ比の関係を示す表である。実施の形態１におけるヒューズ接続トランジスタと抵抗の抵抗比の関係を示す表である。実施の形態１にかかるヒューズ回路におけるヒューズＦ１の抵抗値と出力電圧の関係を示すグラフである。実施の形態１にかかる記憶回路の他の例の回路図である。実施の形態１にかかる記憶回路の他の例の出力利論理を示す表である。実施の形態１にかかるヒューズ回路において他の例の記憶回路を用いた場合におけるヒューズ回路のヒューズ切断動作及び切断したヒューズの検出動作を示すタイミングチャートである。実施の形態１にかかるヒューズ回路において他の例の記憶回路を用いた場合におけるヒューズ回路の未切断のヒューズの検出動作を示すタイミングチャートである。実施の形態２にかかるヒューズ回路の回路図である。実施の形態３にかかるヒューズ回路の回路図である。実施の形態４にかかるヒューズ回路の回路図である。実施の形態５にかかるヒューズ回路の回路図である。実施の形態６にかかるヒューズ回路の回路図である。実施の形態６にかかるヒューズ回路の他の例を示す回路図である。実施の形態７にかかるヒューズ回路の回路図である。本発明にかかるヒューズ回路のその他の例を示す回路図である。従来例にかかるヒューズ回路の回路図である。

符号の説明

１〜８ヒューズ回路
１０基準電流源
１１、１１ａ、１１ｂ、１２、１２ａ、１２ｂ、１２ｃ電流源（カレントミラー）
１１ｃ電流源（抵抗ＩＲ）
１３、１３ａ記憶回路
１４ＮＡＮＤゲート
１４ｂＮＯＲゲート
１５、１５ｂラッチ回路
２０カレントミラー制御用トランジスタ
２１ヒューズ切断用トランジスタ
ＣＮＴ１〜ＣＮＴ４制御端子
ＤＥＴ、ＤＥＴ１〜ＤＥＴ３出力端子
Ｆ１〜Ｆ３ヒューズ
ＧＮＤ、ＧＮＤ２接地ライン
ＶＤＤ、ＶＤＤ２電源ライン
Ｉ１基準電流
Ｉ２中間電流
Ｉｏ１、Ｉｏ２出力電流
Ｒｉ１〜Ｒｉ３抵抗
Ｒ１〜Ｒ３抵抗素子（抵抗）
ＰＲ１、ＰＲ２、ＮＲ１〜ＮＲ３抵抗素子（トランジスタ）
Ｔｒ１〜Ｔｒ３、Ｔｒ２１、Ｔｒ２２ＮＭＯＳトランジスタ
Ｔｒ４、Ｔｒ５、Ｔｒ２３、Ｔｒ２４ＰＭＯＳトランジスタ
Ｔｒ１１〜Ｔｒ１３ＮＰＮトランジスタ
Ｔｒ１４、Ｔｒ１５ＰＮＰトランジスタ
ＳＷ切り替えスイッチ

Claims

第１の電源ラインと、
第２の電源ラインと、
前記第１の電源ラインと出力端子との間に接続される電流源と、
前記出力端子と接続されるドレイン又はコレクタを有し、前記出力端子に対して前記電流源よりも大きな電流供給能力又は電流引き抜き能力を有する第１のトランジスタと、
前記第１のトランジスタのゲート又はベースと共通接続されるゲート又はベースを有する第２のトランジスタと、
前記第１、第２のトランジスタのうち一方のトランジスタのソース又はエミッタと前記第２の電源ラインとの間に直列に接続される第１の抵抗素子及びヒューズと、
前記第１、第２のトランジスタのうち他方のトランジスタのソース又はエミッタと前記第２の電源ラインとの間に接続される第２の抵抗素子と、
を有するヒューズ回路。
前記第１の抵抗素子と前記第２の抵抗素子は、実質的に同じ抵抗値を有する請求項１に記載のヒューズ回路。
前記第１の抵抗素子の抵抗値と前記第２の抵抗素子の抵抗値は、トランジスタのソース・ドレイン間の抵抗値又はエミッタ・コレクタ間の抵抗値によって設定される請求項１又は２に記載のヒューズ回路。
前記第１のトランジスタと前記電流源は、前記ヒューズの切断状態に応じて電流供給能力又は電流引き抜き能力が逆転する請求項１乃至３のいずれか１項に記載のヒューズ回路。
前記電流源は、バイポーラトランジスタとＭＯＳトランジスタとのうちいずれか一方の形態のトランジスタでカレントミラー回路を構成し、前記第１、第２のトランジスタは、前記電流源とは異なる形態のトランジスタでカレントミラー回路を構成する請求項１乃至４のいずれか１項に記載のヒューズ回路。
前記電流源のカレントミラー回路を構成するトランジスタは、前記第１の電源ラインとソース又はエミッタとの間に抵抗が接続される請求項５に記載のヒューズ回路。
前記電流源は、前記出力端子と前記第１の電源ラインとの間に接続される抵抗素子によって構成される請求項１乃至４のいずれか１項に記載のヒューズ回路。
前記出力端子には、前記出力端子の電圧値に基づき所定の論理値を保持する記憶回路が接続される請求項１乃至７のいずれか１項に記載のヒューズ回路。
前記ヒューズは、切断状態の抵抗値が未切断状態での抵抗値よりも２桁以上大きくなる請求項１乃至８のいずれか１項に記載のヒューズ回路。
前記ヒューズ回路は、前記第１の電源ラインと前記第２の電源ラインとの間に前記ヒューズと直列に接続されるヒューズ切断用トランジスタを有し、前記ヒューズ切断用トランジスタは、前記ヒューズを切断する場合に導通状態となるように制御される請求項１乃至９のいずれか１項に記載のヒューズ回路。
前記ヒューズ回路は、複数の前記ヒューズと、複数の前記ヒューズのうちいずれか一つを選択して前記ヒューズ切断用トランジスタに選択した前記ヒューズを接続する切り替えスイッチを有する請求項１０に記載のヒューズ回路。
前記ヒューズ回路は、前記基準電流を出力する基準電流源を有し、前記基準電流源は外部からの制御信号に基づき前記基準電流を出力する状態と前記基準電流を遮断する状態とを切り替える請求項１乃至１１のいずれか１項に記載のヒューズ回路。