CN103839583B - 一种多次可程序化互连矩阵及其规划方法 - Google Patents

一种多次可程序化互连矩阵及其规划方法 Download PDF

Info

Publication number
CN103839583B
CN103839583B CN201310589240.5A CN201310589240A CN103839583B CN 103839583 B CN103839583 B CN 103839583B CN 201310589240 A CN201310589240 A CN 201310589240A CN 103839583 B CN103839583 B CN 103839583B
Authority
CN
China
Prior art keywords
line
threshold voltage
unit
switch
nonvolatile memery
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310589240.5A
Other languages
English (en)
Other versions
CN103839583A (zh
Inventor
王立中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xinlijia integrated circuit (Hangzhou) Co.,Ltd.
Original Assignee
FlashSilicon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by FlashSilicon Inc filed Critical FlashSilicon Inc
Publication of CN103839583A publication Critical patent/CN103839583A/zh
Application granted granted Critical
Publication of CN103839583B publication Critical patent/CN103839583B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0441—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing multiple floating gate devices, e.g. separate read-and-write FAMOS transistors with connected floating gates
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Logic Circuits (AREA)
  • Read Only Memory (AREA)

Abstract

本发明提供了一种多次可程序化互连矩阵及其规划方法，该多次可程序化互连矩阵包含形成一个M×N大小阵列的多个半导体非易失性存储器元件。根据一特定互连规划，位于该阵列中的该些非易失性存储器元件被程序化至一高阈值电压状态或被抹除至一低阈值电压状态。施加一栅电压于该阵列中的所有非易失性存储器元件的控制栅极后，就形成了被规划的互连网络，其中该栅电压高于该低阈值电压且低于该高阈值电压。本发明的互联矩阵可提供一种非常方便和成本效益的方法来规划IC芯片中的电路布线。

Description

一种多次可程序化互连矩阵及其规划方法
技术领域
本发明是有关于在集成电路(integrated circuit，IC)中用以电路布线(circuitrouting)的互连矩阵(interconnection matrix)，特别地，应用一个半导体非易失性存储器(non-volatile memory，NVM)元件(device)阵列(array)来形成一互连矩阵。当被施加的控制栅(control gate)电压偏压(bias)低于高阈值电压但高于低阈值电压时，具高阈值电压的已程序化(programmed)NVM元件为“切断(off)”状态，以断接(disconnect)其对应的两个输入端(terminal)及输出端，至于，具低阈值电压的未程序化(un-programmed)NVM元件为“导通(on)”状态，以连接其对应的两个输入端及输出端。
背景技术
在集成电路的领域里，主动元件(active element)如晶体管(transistor)以及被动(passive)元件如电阻(resistor)与电容(capacitor)之间，是以金属线(metal wire)和夹层间(inter-layered)的金属贯孔(via)/接触窗(contact)来相连接。上述金属连接通常是在半导体制造的最后金属化(metallization)工艺中来完成。一旦完成最后硬布线(hardwiring)工艺，在新硅晶(silicon)没有经过重新遮罩(re-masking)和重新工艺(re-processing)的程序，新硅晶上的电路是无法改变的。在制造后，因为缺乏改变布线规划(wiring configuration)的弹性，此硬布线方法通常导致光罩改版(mask revision)和硅晶重制造(re-fabrication)的开发成本增加，且更延长开发时程。
在大部分IC芯片(chip)，于工艺后，为了修正(trimming)被动元件的电性参数、为改善良率的存储器冗余(memory redundancy)及芯片识别(chip identification)，局部的布线变更是必需的。对于这类应用，电性熔丝(electrical fuse)和反熔丝(anti-fuse)通常被用在这些用途。一旦被程序化，这些电性熔丝(反熔丝)不能返回其原来状态(originalstate)，亦即这些电性熔丝(反熔丝)的程序化状态是不可逆的。因此，这些电性熔丝(反熔丝)为一次性可程序化(One-Time-Programmable，OTP)非易失性存储器元件。
另一方面，对于需要大规模可规划布线容量(configurable wiring capacity)的应用，例如，现场可程序化阵列(Field Programmable Array)和多次可规划(MultipleConfigurable)输出/输入(I/Os)(或输出/输入焊垫(pad))，OTP型的电性熔丝(反熔丝)无法提供可行的解决方案。利用大量OTP型的电性熔丝(反熔丝)作为IC芯片中的多次可规划布线容量，将变成不切实际的昂贵。
发明内容
本发明实施例的主要目的在于提供一种多次可程序化互连矩阵及其规划方法，以解决利用一次性可程序化非易失性存储器元件进行多次可规划布线的成本较高、及现有硬布线方法缺乏布线规划弹性的问题。
为了实现上述目的，本发明实施例提供一种多次可程序化互连矩阵，该多次可程序化互连矩阵包含：多个非易失性存储器单元，被配置为具有行与列的电路组态，各所述非易失性存储器单元具有一源极、一漏极、一浮动栅、一控制栅和一通道区，位于同一行的非易失性存储器单元的控制栅形成一相对应控制栅线，位于同一列的非易失性存储器单元的漏极形成一相对应位线，位于同一行的所述多个非易失性存储器单元被分为多个单元配对以致于各所述单元配对分享一共源极并连接至两条相邻位线，位于同一行中的所述多个非易失性存储器单元的所述共源极形成一相对应源极线，在每一程序化周期后，所述多个非易失性存储器单元被规划成多个抹除单元和多个被程序化单元；多个第一切换器和多个第二切换器分别设在多条所述位线的第一端和第二端；以及多个第三切换器和多个第四切换器分别设在多条所述源极线的第一端和第二端；其中当将多条所述控制栅线被偏压时，所述多个抹除单元和所述多个被程序化单元的电传导状态取决于所述多个非易失性存储器单元的电传导型。
本发明实施例还提供一种规划一个多次可程序化互连矩阵的方法，该多次可程序化互连矩阵包含被配置为具有行与列的电路组态的多个非易失性存储器单元、多个第一切换器、多个第二切换器、多个第三切换器和多个第四切换器，各所述非易失性存储器单元具有一源极、一漏极、一浮动栅、一控制栅和一通道区，位于同一行的非易失性存储器单元的控制栅形成一相对应控制栅线，位于同一列的非易失性存储器单元的漏极形成一相对应位线，位于同一行的所述多个非易失性存储器单元被分为多个单元配对以致于各所述单元配对分享一共源极并连接至两条相邻位线，位于同一行中的所述多个非易失性存储器单元的共源极形成一相对应源极线，所述多个第一切换器和所述多个第二切换器分别设在多条所述位线的第一端和第二端，所述多个第三切换器和所述多个第四切换器分别设在多条所述源极线的第一端和第二端，所述方法包含：改变所述多个非易失性存储器单元的阈值电压至具一第一阈值电压的抹除状态；在一程序化期间，将一行的多个第一非易失性存储器单元保持在具所述第一阈值电压的所述抹除状态，通过施加一操作电压至所述多个第一非易失性存储器单元的对应位线或是将所述相对应位线浮接来达成；在所述程序化期间，将所述行的多个第二非易失性存储器单元程序化至具一第二阈值电压的被程序化状态，通过施加所述操作电压至一相对应源极线、施加一第一高电压至所述多个第二非易失性存储器单元的对应位线和施加一第二高电压至一相对应控制栅线来达成；以及以逐行为基础，重复所述保持步骤和所述程序化步骤，直到处理完所有的非易失性存储器单元为止；其中所述第一高电压和所述第二高电压大于所述操作电压；以及其中所述多个非易失性存储器单元为N型且所述第一阈值电压小于所述第二阈值电压。
本发明实施例还提供一种规划一个多次可程序化互连矩阵的方法，该多次可程序化互连矩阵包含被配置为具有行与列的电路组态的多个非易失性存储器单元、多个第一切换器、多个第二切换器、多个第三切换器和多个第四切换器，各所述非易失性存储器单元具有一源极、一漏极、一浮动栅、一控制栅和一通道区，位于同一行的非易失性存储器单元的控制栅形成一相对应控制栅线，位于同一列的非易失性存储器单元的漏极形成一相对应位线，位于同一行的所述多个非易失性存储器单元被分为多个单元配对以致于各所述单元配对分享一共源极并连接至两条相邻位线，位于同一行中的所述多个非易失性存储器单元的所述共源极形成一相对应源极线，所述多个第一切换器和所述多个第二切换器分别设在多条所述位线的第一端和第二端，所述多个第三切换器和所述多个第四切换器分别设在多条所述源极线的第一端和第二端，所述方法包含：改变所述多个非易失性存储器单元的阈值电压至具一第一阈值电压的抹除状态；在一程序化期间，将一行的多个第一非易失性存储器单元保持在具所述第一阈值电压的所述抹除状态，通过将所述多个第一非易失性存储器单元的对应位线浮接或是施加一第一高电压至所述相对应位线来达成；在所述程序化期间，将所述行的多个第二非易失性存储器单元程序化至具一第二阈值电压的被程序化状态，通过施加所述第一高电压至一井电极和一相对应源极线，以及施加一接地电压至所述多个第二非易失性存储器单元的对应位线来达成；以及以逐行为基础，重复保持步骤和程序化步骤，直到处理完所有的非易失性存储器单元为止；其中上述规定非易失性存储器单元为P型且所述第一阈值电压小于所述第二阈值电压。
本发明的有益效果在于，本发明的互联矩阵可提供一种非常方便和成本效益的方法来规划IC芯片中的电路布线。
附图说明
图1是根据本发明的一实施例，显示利用N型非易失性存储器元件的互连矩阵的示意图；
图2是根据本发明的一实施例，显示N型SGLNVM的被程序化单元和抹除单元的漏极电流对控制栅电压的特征曲线；
图3是根据本发明的一实施例，显示一被抹除N型SGLNVM元件的晶体管导通电阻值对流入电流(sunk current)的特征曲线；
图4A是根据本发明，显示在程序化程序中，被程序化N型SGLNVM元件的程序化机制(mechanism)；
图4B是根据本发明，显示在程序化程序中，未被程序化N型SGLNVM元件的程序化机制；
图5是根据本发明的一实施例，显示利用N型SGLNVM元件的互连矩阵的示意图；
图6是根据本发明的另一实施例，显示利用P型非易失性存储器元件的互连矩阵的示意图。
附图标记
100 M×N N型NVM阵列
101、102、601、602 输入端
103、603 位线
110、112、114、116、610、612、614、616 切换器
111、113、115、117 切换器的栅极
130 N型NVM单元
131、631 单位
141、142、641、642 输出端
143、643 共源极线
150 控制栅线
501、502、560、561 汇流排线
510 M×N N-型NVM互连矩阵
511 控制栅线切换器
520 地址解码器和状态机器电路区块
530 电压供应电路区块
550、551 数据缓冲器电路区块
600 M×N P型NVM阵列
600A N-型井
600B 井电极
630 P型NVM单元
650 控制栅线
具体实施方式
以下的说明将举出本发明的多个较佳的示范实施例，熟悉本领域者应可理解，本发明可采用各种可能的方式实施，并不限于下列示范的实施例或实施例中的特征。
图1显示2M个输入和2N个输出的互连矩阵的示意图，其包含M×N大小的NVM阵列100以及选择MOSFET切换器(switch)(110、112、114和116)。具反或(NOR)型电路组态(configuration)的M×N大小的NVM阵列100中，多个NVM单元(cell)130两两成对，每一对NVM单元130分享一共源极电极(common source electrode)和两个不同的漏极电极(drainelectrode)，如图1中间的单位131所示。一行(row)NVM单元130的控制栅150形成一控制栅线(control gate line)CGj，其中，j＝1...N；而一列(column)NVM单元130的漏极电极彼此连接形成第i条位线(bitline)103，其中，i＝1...M；一行NVM单元130的共源极电极彼此连接形成第j条共源极线(common source line)143，其中，j＝1...N。输入端101和102以IiU和IiD表示，i＝1...M，分别经由该些MOSFET切换器110和114，连接至该M×N大小的NOR型NVM阵列100的M条位线103。输出端141和142以OjR和OjL表示，j＝1...N，分别经由该些MOSFET切换器112和116连接至该M×N大小的NOR型NVM阵列100的N条共源极线143。
在规划(configure)该互连矩阵时，一开始是利用傅勒-诺德翰穿隧效应或能带间穿隧效应，将该M×N大小的NOR型NVM阵列100中的多个NVM单元130抹除至一低阈值电压状态VthL，而上述傅勒-诺德翰穿隧以及能带间穿隧等抹除方法为本技术领域者所习知，在此不予赘述。在该抹除操作后，该阵列100中的NVM单元130处于该低阈值电压状态VthL。当施加一个控制栅电压大于一低阈值电压VthL时，该互连矩阵的所有互连节点(node)相连接在一起。若欲使两节点之间断接，则须将连接(attach)至该两个节点的特定NVM程序化至一高阈值电压状态VthH(其中该特定NVM的源极/漏极电极连接至该两个节点)，此程序化操作是利用美国专利号码7,733,700所揭示的程序化方法(上述专利的内容在此被整体引用作为本说明书内容的一部分)。例如，如图1所示，将在该M×N阵列100的每一NVM单元(i,j)程序化至该高阈值电压状态VthH以将第i条位线自第j条共源极线断接，其中，1<i<M且1<j<N。本发明的互连矩阵中该些NVM单元的程序化操作是相似于具有熔丝型元件的传统互连矩阵中的熔丝烧断(fuse-blown)操作。
在规划完该互连矩阵之后，当需要该互连矩阵传递供应核心电压信号VDD(通常表示一数字信号“1”)时，整个阵列的控制栅线CGj(j＝1...N)被偏压至一电压Va，其中，(VthL+VDD)<Va<VthH。通过施加一电压信号Vsel(大于(VDD+Vth))至该些选择切换器(110、113、115和116)的栅极端(111、113、115和117)，其中Vth是该些选择切换器的阈值电压，于是形成一个可传递小于VDD的信号的互连矩阵网络(network)。若要使该互连矩阵自外部数据汇流排线(data bus line)断接，则将在该些选择切换器(110、113、115和116)的栅极端(111、113、115和117)的电压信号设为接地(ground)电压。或者，于图1的互连矩阵中，若要使一行NVM单元自一特定输出线Oj分离(detach)，则可施加一个小于VthL的电压(通常是接地电压)至该行NVM单元的控制栅。
图2是根据本发明的一实施例，显示N型SGLNVM元件的程序化和抹除单元的漏极电流对控制栅电压的特征曲线(characteristic curve)。图3是根据本发明的一实施例，显示一个被抹除N型SGLNVM元件在1.2V电压偏压且被施加不同控制栅电压下的Ron(晶体管“导通”电阻值(resistance))对流入电流(sunk current)的特征曲线。相较于氧化层破裂(oxide–breaking)反熔丝电阻值约在百万欧姆(MΩ)的范围(例如，参见美国专利号码7,825,479B2)，该Ron是在数十千欧姆(kΩ)的范围。因此，就传播延迟速度(propagatingdelay speed)而言，利用SGLNVM的互连矩阵的品质是优于利用氧化层破裂反熔丝的互连矩阵。
在一较佳实施例中，具NOR型电路组态的M×N大小的N型SGLNVM阵列100形成如图1所示的M×N互连矩阵，该N型SGLNVM单元阵列100是以标准CMOS工艺制造。最初，以傅勒-诺德翰穿隧(tunneling)或能带间穿隧效应，将在该阵列100中的多个N型SGLNVM单元130抹除至一低阈值电压状态。上述抹除程序是以逐行(row-by-row)抹除方式、或以整个阵列一次抹除来完成。一种逐行程序化程序是以美国专利申请号码7,733,700所揭示的程序化方法来完成。于该程序化模式中，是通过传递核心电压偏压VDD至相对应源极线Oj而达到选择第j行N型SGLNVM单元的目的，因此，被选择的第j行的N型SGLNVM单元的源极就被偏压在电压VDD。对于互连规划的被选择的第j行SGLNVM单元中，施加一电压偏压VDH(大于VDD)至欲被程序化的该些被选择的N型SGLNVM单元的漏极电极；而对于被选择的第j行SGLNVM单元中不要被程序化的该些被选择的SGLNVM单元的漏极，则施加一偏压VDD或浮接(floating)。当施加一个振幅VCGH的高电压脉冲(pulse)(大于VDD)至该被选择行的该些N型SGLNVM单元的控制栅历经约数微秒(μs)时，是以注入热电子(hot electron)至浮动栅的方式，如图4A所示，将该些漏极电极被偏压在VDH的被程序化N型SGLNVM单元程序化至一高阈值电压状态VthH。同时，对于具二电极的其一偏压在VDD或浮接的该些未程序化N型SGLNVM单元，其漏极电极和连接的源极线Oj均被偏压在该电压偏压VDD，而不会产生热电子。在MOSFET的深线性模式(deeplinear mode)中不会产生热电子，此乃由于施加该高栅电压(high gate voltage)VCGH至NVM元件的控制栅导致源极/漏极电位均等于VDD，如图4B所示。因此，在施加该高电压脉冲VCGH后，该被选择行的未程序化SGLNVM单元仍是在同样的低阈值电压状态VthL(抹除阈值电压)。这整个程序化程序相似于具有熔丝型元件的传统互连矩阵中的熔丝烧断操作。本发明的互连矩阵中的该些被程序化NVM单元相似于那些烧断熔丝，用来断接两个连接节点。对比之下，本发明的互连矩阵中的该些NVM元件为MTP元件，而该传统互连矩阵中的该些熔丝型元件为OTP元件。本发明的NVM互连矩阵可以被规划和重新被规划多次。
在逐行程序化该M×N大小NOR型阵列成为一特定互连规划后，施加一控制栅电压Va至整个NVM单元阵列的控制栅，以启动(activate)该互连矩阵，其中(VthL+VDD)<Va<VthH。利用图1中的该些选择切换器(110、112、114和116)，使该互连矩阵与外部汇流排线分离或连接。若要使单一源极线Oj线自M条汇流排线分离，可施加一个低于该抹除NVM阈值电压的接地电压至该行的控制栅CGj，以切断该行的NVM元件。
请注意，于上述互连矩阵实施例中各单位131包含一对SGLNVM单元130，仅为本发明的一示例，而非本发明的限制。在互连矩阵另一实施例中，每一个包含一对SGLNVM单元130的单位131可利用包含一对其他类型NVM单元的单位来替代。
图5是根据本发明的一实施例，显示操作互连矩阵510的示意图。M条汇流排线501连接至一互连矩阵510的M个上输入端101，而M个下输入端102则连接至M条汇流排线502，该M条汇流排线502再连接至用以进行规划操作的程序化/抹除驱动器电路(drivercircuitry)540。该互连矩阵510的N个右输出端141和N个左输出端142分别连接至数据缓冲器电路区块(data buffer circuit block)550和551。该些数据缓冲器电路550和551用来分别驱动在N条汇流排线560和561中2N条输出汇流排线的线电阻电容负载(RC loading)，以达到最佳化的信号传播延迟。应用一地址解码器和状态机电路区块(address decoderand state machine circuit block)520，经由控制栅线切换器511，来选择该SGLNVM阵列510和该行SGLNVM单元的控制栅以及提供时序控制序列(timing control sequence)，分别作为矩阵规划和矩阵启动的操作之用。一电压供应电路区块530提供不同的电压偏压，作为该N型SGLNVM阵列的抹除和程序化操作之用以及该些选择切换器(110、112、114和116)的电压偏压之用。
另一实施例中，具NOR型电路组态的M×N大小P型NVM阵列600嵌入于一具电极600B的大N型井600A中，和N型MOSFET切换器(610、612、614和616)形成如图6的所示的M×N互连矩阵。具NOR型电路组态的M×N大小的NVM阵列600中，多个P型NVM单元630两两成对，每一对NVM单元630分享一共源极电极和两个不同的漏极电极，如图6中的单位631所示，一行P型NVM单元630的控制栅650形成一控制栅线CGj，其中，j＝1...N；一列P型NVM单元630的漏极电极相连接形成第i条位线603，其中，i＝1...M；一行P型NVM单元630的共源极电极相连接形成第j条共源极线643，其中，j＝1...N。上输入端601和下输入端602以IiU和IiD代表，i＝1...M，分别经由该些MOSFET切换器610和614连接至该具NOR型电路组态的M×N大小的P型NVM阵列的M条位线603。右输出端641和左输出端642以OjR和OjL代表，j＝1...N，分别经由该些MOSFET切换器612和616连接至该P型NVM阵列600的N条共源极线643。
为规划该互连矩阵，最初是利用傅勒-诺德翰穿隧效应，将该些P型NVM单元630抹除至一低阈值电压状态VthL(朝向更负的电压方向)，故具该低阈值电压的该些P型NVM单元630需要被施加一个比源极电极电压VS更负的控制栅电压Vcg，以导通该些P型NVM单元630，亦即(Vcg－Vs－VthL)<0，来导通该P型NVM单元630。在低阈值电压状态VthL的该些P型NVM630的浮动栅上所储存的电荷为电洞(正的)或零电荷。利用施加同样的电压偏压至该些控制栅650和该N型井的井电极600B，使该阵列中的该些具初始低阈值电压的P型NVM单元630为“切断”状态。在规划之前，该阵列中的该些P型NVM单元630在初始时断接于该互连矩阵的该些节点之间。
为了程序化被选择第j行的P型NVM单元，其该井电极600B和该被选择的源极线Oj以同样的高电压VH作偏压，而在第j行中欲程序化的被选择的P型NVM的相对应位线是以接地电压作偏压，历时数微秒，以致于能带间穿隧效应促进从该井电压偏压VH至该些接地漏极电极来的热电子注入至该P型NVM的浮动栅中。在该接地电压脉冲期间，第j行中未被选择的P型NVM的相对应位线被设定为浮接状态或以VH作偏压。为了不干扰在其余行中未被选择的NVM单元，在施加程序化接地电压脉冲期间，未被选择行的水平源极线Oj设为浮接状态。在第j行的该些被程序化P型NVM单元因在高阈值电压状态VthH，如此需要一个更高的控制栅电压来切断该些被程序化P型NVM单元。因此，在程序化之后，当该N型井和该些控制栅以该正电压偏压VDD作偏压时，该些在浮动栅上有储存电子的被程序化P型NVM单元便总是维持在“导通”状态以传递一低电压信号VSS，而该些未程序化NVM单元则保持“切断”状态。
在逐行程序化该M×N P-型NOR阵列已达成一特定互连规划后，施加该正电压偏压VDD至该N型井600和整个NVM单元阵列的控制栅线，以启动该互连矩阵。应用图6中的该些选择切换器(610、612、614和616)，以使该互连矩阵与外部汇流排线(未显示)分离或附接。欲使单一源极线Oj自M条汇流排线分离，可施加一高电压Va(大于VDD)至该行控制栅CGj，以致于该施加的高电压Va能将该些被程序化的P型NVM单元切断。本发明的P型NVM单元阵列的整个规划操作是相似于具有反熔丝型元件的传统互连矩阵中的熔丝连接(fuse-connecting)操作。本发明的互连矩阵中的该些被程序化P型NVM单元相似于那些用来连接节点与节点的连接熔丝。对比之下，本发明的互连矩阵中的P型NVM元件为MTP元件，而该传统互连矩阵中的该些反熔丝型元件为OTP元件。本发明的NVM互连矩阵可以被规划和重新被规划多次。
因为半导体非易失性存储器元件通常需要至少数千次的程序化/抹除(erase)周期(cycling)，所以在本发明中，选择具多次可程序化(Multiple Times Programmable，MTP)功能的非易失性存储器会是最具成本效益的解决方案，以便进行IC芯片的多次布线规划。
半导体非易失性存储器是金属氧化物半导体场效应晶体管(Metal-Oxide-Semiconductor Field Effect Transistor，MOSFET)的一型，该MOSFET能储存电荷来改变其阈值电压。例如，储存在该半导体非易失性存储器的储存材质中的电子导致该MOSFET的阈值电压偏移至一较高阈值电压。自该储存材质移除所储存的电子或是注入电洞(hole)来中和该些储存的电子之后，该半导体非易失性存储器的阈值电压会向下偏移至一较低阈值电压。程序化程序用以提高一半导体非易失性存储器的阈值电压至一较高阈值电压状态；而抹除程序用以降低已程序化半导体非易失性存储器的阈值电压，从一高阈值电压状态降低至一低阈值电压状态。半导体非易失性存储器的程序化/抹除的方法，如热载子注入(HotCarrier Injection，HCI)、傅勒-诺德翰(Fowler-Nordheim，FN)穿隧(tunneling)以及能带间(Band-to-Band,BTB)穿隧等，为本技术领域者所习知。因为在正常操作情形下，半导体非易失性存储器的储存材质所储存的电荷可保留至少长达10年的时间，所以在操作过程期间，该非易失性MOSFET的阈值电压保持只有些微的变化。在整个至少10年的操作期限(operational life)内，都能保持住该半导体非易失性存储器的“导通/切断(on/off)”特征(characteristic)。
应用半导体非易失性存储器于IC芯片中的互连矩阵的另一方面，是现代IC芯片的核心(core)操作电压已被降低至大约是1伏(volt)。该核心操作电压通过半导体非易失性存储器元件可轻易地被传递，而无需施加太高的电压于其控制栅。此外，该些现代IC芯片的低核心操作电压恰巧与施加于该些非易失性存储器元件的漏极所需的低电压相符，不会因该漏极的热载子注入而干扰(disturb)该些元件的阈值电压，这是一种称为读取干扰(readdisturbance)的现象，来自于施加高的漏极电压。
应用半导体非易失性存储器于IC芯片中的互连矩阵的另一方面，利用标准CMOS(Complementary Metal-Oxide Semiconductor)工艺的可缩放栅逻辑非易失性存储器(Scalable Gate Logic Non-Volatile Memory，SGLNVM)已被成功开发(美国专利申请号码13/399,753(中国台湾对应专利案申请号码102104132)和13/454,871，上述专利的内容在此被整体引用作为本说明书内容的一部分)。该SGLNVM可容易地被并入于标准CMOS集成电路工艺，而不需增加工艺成本。由于该SGLNVM的非易失性“导通/切断”和MTP等的特性，该SGLNVM互连矩阵可提供一种非常方便和成本效益的方法来规划IC芯片中的电路布线。
请注意，除了上述实施例中的描述之外，熟悉本技艺人士可理解，非易失性存储器单元的类型及MOSFET选择切换器的类型可以有许多不同变化与差异，例如不同非易失性物质可构成不同类型的非易失性存储器单元，因此，本发明互连矩阵还可以利用不同类型的非易失性存储器单元及不同类型的MOSFET选择切换器来实施。
上述仅为本发明的较佳实施例而已，而并非用以限定本发明的申请专利范围；凡其他未脱离本发明所揭示的精神下所完成的等效改变或修饰，均应包含在权利要求内。

Claims (23)

1.一种多次可程序化互连矩阵，其特征在于，所述多次可程序化互连矩阵包含：
多个非易失性存储器单元，被配置为具有行与列的电路组态，各所述非易失性存储器单元具有一源极、一漏极、一浮动栅、一控制栅和一通道区，位于同一行的非易失性存储器单元的控制栅形成一相对应控制栅线，位于同一列的非易失性存储器单元的漏极形成一相对应位线，位于同一行的所述多个非易失性存储器单元被分为多个单元配对以致于各所述单元配对分享一共源极并连接至两条相邻位线，位于同一行中的所述多个非易失性存储器单元的所述共源极形成一相对应源极线，在每一程序化周期后，所述多个非易失性存储器单元被规划成多个抹除单元和多个被程序化单元；
多个第一切换器和多个第二切换器分别设在多条所述位线的第一端和第二端；以及
多个第三切换器和多个第四切换器分别设在多条所述源极线的第一端和第二端；
其中当将多条所述控制栅线被偏压时，所述多个抹除单元和所述多个被程序化单元的电传导状态取决于所述多个非易失性存储器单元的电传导型。
2.根据权利要求1所述的多次可程序化互连矩阵，其特征在于，回应一第一控制信号，所述多个第一切换器被规划以连接多条所述位线至多个第一外部汇流排线，其中回应一第二控制信号，所述多个第二切换器被规划以连接多条所述位线至多个第二外部汇流排线，其中回应一第三控制信号，所述多个第三切换器被规划以连接多条所述源极线至多个第三外部汇流排线，以及，其中回应一第四控制信号，所述多个第四切换器被规划以连接多条所述源极线至多个第四外部汇流排线。
3.根据权利要求2所述的多次可程序化互连矩阵，其特征在于，所述多个第一切换器、所述多个第二切换器、所述多个第三切换器和所述多个第四切换器为金属氧化物半导体场效应晶体管。
4.根据权利要求1所述的多次可程序化互连矩阵，其特征在于，当所述多个非易失性存储器单元是N型且以一第一栅电压偏压各所述控制栅线时，具一第一阈值电压的所述多个抹除单元为导通，而具一第二阈值电压的所述多个被程序化单元为切断，以及其中所述第一栅电压大于所述第一阈值电压且小于所述第二阈值电压。
5.根据权利要求4所述的多次可程序化互连矩阵，其特征在于，当一第二栅电压被施加至一被选择源极线的对应控制栅线时，所述被选择源极线与全部位线切断，其中所述第二栅电压低于所述第一阈值电压。
6.根据权利要求4所述的多次可程序化互连矩阵，其特征在于，当一被选择源极线及一被选择位线的对应非易失性存储器单元在一被程序化状态时，所述被选择源极线与所述被选择位线之间为断接状态。
7.根据权利要求1所述的多次可程序化互连矩阵，其特征在于，当所述多个非易失性存储器单元为P型且全部控制栅线和一井电极被偏压至一操作电压时，所述多个抹除单元为切断状态，而所述多个被程序化单元为导通状态。
8.根据权利要求7所述的多次可程序化互连矩阵，其特征在于，当一个大于所述操作电压的栅电压被施加至一被选择源极线对应的控制栅线时，所述被选择源极线与全部位线断接。
9.根据权利要求7所述的多次可程序化互连矩阵，其特征在于，当一被选择源极线及一被选择位线对应的非易失性存储器单元在一程序化状态时，所述被选择源极线连接至所述被选择位线。
10.一种规划一个多次可程序化互连矩阵的方法，其特征在于，所述多次可程序化互连矩阵包含被配置为具有行与列的电路组态的多个非易失性存储器单元、多个第一切换器、多个第二切换器、多个第三切换器和多个第四切换器，各所述非易失性存储器单元具有一源极、一漏极、一浮动栅、一控制栅和一通道区，位于同一行的非易失性存储器单元的控制栅形成一相对应控制栅线，位于同一列的非易失性存储器单元的漏极形成一相对应位线，位于同一行的所述多个非易失性存储器单元被分为多个单元配对以致于各所述单元配对分享一共源极并连接至两条相邻位线，位于同一行中的所述多个非易失性存储器单元的共源极形成一相对应源极线，所述多个第一切换器和所述多个第二切换器分别设在多条所述位线的第一端和第二端，所述多个第三切换器和所述多个第四切换器分别设在多条所述源极线的第一端和第二端，所述方法包含：
改变所述多个非易失性存储器单元的阈值电压至具一第一阈值电压的抹除状态；
在一程序化期间，将一行的多个第一非易失性存储器单元保持在具所述第一阈值电压的所述抹除状态，通过施加一操作电压至所述多个第一非易失性存储器单元的对应位线或是将所述相对应位线浮接来达成；
在所述程序化期间，将所述行的多个第二非易失性存储器单元程序化至具一第二阈值电压的被程序化状态，通过施加所述操作电压至一相对应源极线、施加一第一高电压至所述多个第二非易失性存储器单元的对应位线和施加一第二高电压至一相对应控制栅线来达成；以及
以逐行为基础，重复将一行的多个第一非易失性存储器单元保持在具所述第一阈值电压的所述抹除状态的步骤和将所述行的多个第二非易失性存储器单元程序化至具一第二阈值电压的被程序化状态的步骤，直到处理完所有的非易失性存储器单元为止；
其中所述第一高电压和所述第二高电压大于所述操作电压；以及
其中所述多个非易失性存储器单元为N型且所述第一阈值电压小于所述第二阈值电压。
11.根据权利要求10所述的方法，其特征在于，在重复将一行的多个第一非易失性存储器单元保持在具所述第一阈值电压的所述抹除状态的步骤和将所述行的多个第二非易失性存储器单元程序化至具一第二阈值电压的被程序化状态的步骤之后，所述的方法更包含：
通过回应一第一控制信号来导通所述多个第一切换器，以连接多条所述位线至多个第一外部汇流排线；
通过回应一第二控制信号来导通所述多个第二切换器，以连接多条所述位线至多个第二外部汇流排线；
通过回应一第三控制信号来导通所述多个第三切换器，以连接多条所述源极线至多个第三外部汇流排线；以及
通过回应一第四控制信号来导通所述多个第四切换器，以连接多条所述源极线至多个第四外部汇流排线。
12.根据权利要求10所述的方法，其特征在于，在改变所述多个非易失性存储器单元的阈值电压至具一第一阈值电压的抹除状态之后，但在将一行的多个第一非易失性存储器单元保持在具所述第一阈值电压的所述抹除状态的步骤和将所述行的多个第二非易失性存储器单元程序化至具一第二阈值电压的被程序化状态的步骤之前，所述方法更包含：
通过施加一个大于所述第一阈值电压的栅电压至全部所述控制栅线，以将所述源极线连接至所述位线。
13.根据权利要求10所述的方法，其特征在于，在重复将一行的多个第一非易失性存储器单元保持在具所述第一阈值电压的所述抹除状态的步骤和将所述行的多个第二非易失性存储器单元程序化至具一第二阈值电压的被程序化状态的步骤之后，所述方法更包含：
通过施加一栅电压至全部所述控制栅线，以切断具所述第二阈值电压的所述多个第二非易失性存储器单元，以及导通具所述第一阈值电压的所述多个第一非易失性存储器单元；
其中所述栅电压大于所述第一阈值电压但小于所述第二阈值电压。
14.根据权利要求13所述的方法，其特征在于，(VthL+VDD)<Va<VthH，以及其中，VthL代表所述第一阈值电压，VthH代表所述第二阈值电压，VDD代表所述操作电压，以及Va代表该栅电压。
15.根据权利要求13所述的方法，其特征在于，所述非易失性存储器单元的程序化操作如同具有多个熔丝型元件的传统互连矩阵中的熔丝烧断操作。
16.根据权利要求10所述的方法，其特征在于，在重复将一行的多个第一非易失性存储器单元保持在具所述第一阈值电压的所述抹除状态的步骤和将所述行的多个第二非易失性存储器单元程序化至具一第二阈值电压的被程序化状态的步骤之后，所述方法更包含：
通过施加一栅电压至一被选择源极线的对应控制栅线来切断相对应非易失性存储器单元，以将所述被选择源极线自所述位线断接；
其中所述栅电压低于所述第一阈值电压。
17.一种规划一个多次可程序化互连矩阵的方法，其特征在于，所述多次可程序化互连矩阵包含被配置为具有行与列的电路组态的多个非易失性存储器单元、多个第一切换器、多个第二切换器、多个第三切换器和多个第四切换器，各所述非易失性存储器单元具有一源极、一漏极、一浮动栅、一控制栅和一通道区，位于同一行的非易失性存储器单元的控制栅形成一相对应控制栅线，位于同一列的非易失性存储器单元的漏极形成一相对应位线，位于同一行的所述多个非易失性存储器单元被分为多个单元配对以致于各所述单元配对分享一共源极并连接至两条相邻位线，位于同一行中的所述多个非易失性存储器单元的所述共源极形成一相对应源极线，所述多个第一切换器和所述多个第二切换器分别设在多条所述位线的第一端和第二端，所述多个第三切换器和所述多个第四切换器分别设在多条所述源极线的第一端和第二端，所述方法包含：
改变所述多个非易失性存储器单元的阈值电压至具一第一阈值电压的抹除状态；
在一程序化期间，将一行的多个第一非易失性存储器单元保持在具所述第一阈值电压的所述抹除状态，通过将所述多个第一非易失性存储器单元的对应位线浮接或是施加一第一高电压至所述相对应位线来达成；
在所述程序化期间，将所述行的多个第二非易失性存储器单元程序化至具一第二阈值电压的被程序化状态，通过施加所述第一高电压至一井电极和一相对应源极线，以及施加一接地电压至所述多个第二非易失性存储器单元的对应位线来达成；以及
以逐行为基础，重复将一行的多个第一非易失性存储器单元保持在具所述第一阈值电压的所述抹除状态的步骤和将所述行的多个第二非易失性存储器单元程序化至具一第二阈值电压的被程序化状态的步骤，直到处理完所有的非易失性存储器单元为止；
其中所述多个非易失性存储器单元为P型且所述第一阈值电压小于所述第二阈值电压。
18.根据权利要求17所述的方法，其特征在于，在重复将一行的多个第一非易失性存储器单元保持在具所述第一阈值电压的所述抹除状态的步骤和将所述行的多个第二非易失性存储器单元程序化至具一第二阈值电压的被程序化状态的步骤之后，所述方法更包含：
通过回应一第一控制信号来导通所述多个第一切换器，以连接多条所述位线至多个第一外部汇流排线；
通过回应一第二控制信号来导通所述多个第二切换器，以连接多条所述位线至多个第二外部汇流排线；
通过回应一第三控制信号来导通所述多个第三切换器，以连接多条所述源极线至多个第三外部汇流排线；以及
通过回应一第四控制信号来导通所述多个第四切换器，以连接多条所述源极线至多个第四外部汇流排线。
19.根据权利要求17所述的方法，其特征在于，在改变所述多个非易失性存储器单元的阈值电压至具一第一阈值电压的抹除状态之后，但在将一行的多个第一非易失性存储器单元保持在具所述第一阈值电压的所述抹除状态的步骤和将所述行的多个第二非易失性存储器单元程序化至具一第二阈值电压的被程序化状态步骤之前，所述方法更包含：
通过施加一相同电压至所述井电极和所有控制栅线，以将所有源极线自所有位线断接。
20.根据权利要求17所述的方法，其特征在于，在重复步骤之后，所述方法更包含：
通过施加一操作电压至所述井电极和所有控制栅线，以切断具所述第一阈值电压的所述多个第一非易失性存储器单元，以及导通具所述第二阈值电压的所述多个第二非易失性存储器单元。
21.根据权利要求20所述的方法，其特征在于，所述非易失性存储器单元的程序化操作如同具有多个反熔丝型元件的传统互连矩阵中的熔丝连接操作。
22.根据权利要求17所述的方法，其特征在于，在重复将一行的多个第一非易失性存储器单元保持在具所述第一阈值电压的所述抹除状态的步骤和将所述行的多个第二非易失性存储器单元程序化至具一第二阈值电压的被程序化状态的步骤之后，所述方法更包含：
通过施加一第二高电压至一被选择源极线的对应控制栅线来切断对应的非易失性存储器单元，以将所述被选择源极线自所述位线断接；
其中所述第二高电压大于一操作电压。
23.根据权利要求17所述的方法，其特征在于，所述方法更包含：
在所述程序化期间，通过浮接其余行的对应源极线，以将其余行的多个第三非易失性存储器单元保持在其原来状态。
CN201310589240.5A 2012-11-21 2013-11-20 一种多次可程序化互连矩阵及其规划方法 Active CN103839583B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/683,721 2012-11-21
US13/683,721 US8879323B2 (en) 2012-11-21 2012-11-21 Interconnection matrix using semiconductor non-volatile memory

Publications (2)

Publication Number Publication Date
CN103839583A CN103839583A (zh) 2014-06-04
CN103839583B true CN103839583B (zh) 2017-03-08

Family

ID=50727801

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310589240.5A Active CN103839583B (zh) 2012-11-21 2013-11-20 一种多次可程序化互连矩阵及其规划方法

Country Status (2)

Country Link
US (1) US8879323B2 (zh)
CN (1) CN103839583B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105336375A (zh) * 2014-07-30 2016-02-17 中芯国际集成电路制造(上海)有限公司 存储器及编程、无冗余和冗余读取、操作方法
CN107644659B (zh) * 2016-07-21 2020-08-18 中芯国际集成电路制造(上海)有限公司 一种多时序可编程存储器及电子装置
US10482929B2 (en) 2017-07-13 2019-11-19 Qualcomm Incorporated Non-volative (NV) memory (NVM) matrix circuits employing NVM matrix circuits for performing matrix computations
US10460817B2 (en) * 2017-07-13 2019-10-29 Qualcomm Incorporated Multiple (multi-) level cell (MLC) non-volatile (NV) memory (NVM) matrix circuits for performing matrix computations with multi-bit input vectors
US12020143B2 (en) * 2018-04-09 2024-06-25 Flashsilicon Incorporation Digital neuromorphic code processor
CN113342309B (zh) * 2020-02-18 2023-09-15 芯立嘉集成电路(杭州)有限公司 可规划的非易失性算术存储器运算子
US11955168B2 (en) * 2022-05-11 2024-04-09 Macronix International Co., Ltd. Memory device and computing method using the same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1963948A (zh) * 2005-11-08 2007-05-16 株式会社东芝 具有多个mos晶体管的半导体存储器件及其控制方法
CN101923583A (zh) * 2009-06-10 2010-12-22 杭州士兰集成电路有限公司 一种将otp存储器版图改为rom存储器版图的方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5301150A (en) 1992-06-22 1994-04-05 Intel Corporation Flash erasable single poly EPROM device
US5504706A (en) 1993-10-12 1996-04-02 Texas Instruments Incorporated Low voltage Fowler-Nordheim flash EEPROM memory array utilizing single level poly cells
US5596526A (en) * 1995-08-15 1997-01-21 Lexar Microsystems, Inc. Non-volatile memory system of multi-level transistor cells and methods using same
US6329240B1 (en) 1999-10-07 2001-12-11 Monolithic System Technology, Inc. Non-volatile memory cell and methods of fabricating and operating same
US6191980B1 (en) 2000-03-07 2001-02-20 Lucent Technologies, Inc. Single-poly non-volatile memory cell having low-capacitance erase gate
TW546778B (en) 2001-04-20 2003-08-11 Koninkl Philips Electronics Nv Two-transistor flash cell
US6760245B2 (en) * 2002-05-01 2004-07-06 Hewlett-Packard Development Company, L.P. Molecular wire crossbar flash memory
US7019353B2 (en) 2002-07-26 2006-03-28 Micron Technology, Inc. Three dimensional flash cell
US7616501B2 (en) * 2006-12-04 2009-11-10 Semiconductor Components Industries, L.L.C. Method for reducing charge loss in analog floating gate cell
US7729165B2 (en) * 2007-03-29 2010-06-01 Flashsilicon, Incorporation Self-adaptive and self-calibrated multiple-level non-volatile memories
US7733700B2 (en) 2007-07-18 2010-06-08 Flashsilicon, Inc. Method and structures for highly efficient hot carrier injection programming for non-volatile memories
US7800156B2 (en) 2008-02-25 2010-09-21 Tower Semiconductor Ltd. Asymmetric single poly NMOS non-volatile memory cell
US7825479B2 (en) 2008-08-06 2010-11-02 International Business Machines Corporation Electrical antifuse having a multi-thickness dielectric layer
US8199590B1 (en) * 2009-09-25 2012-06-12 Novocell Semiconductor, Inc. Multiple time programmable non-volatile memory element
US8462553B2 (en) 2009-12-29 2013-06-11 Aplus Flash Technology, Inc. Cell array for highly-scalable, byte-alterable, two-transistor FLOTOX EEPROM non-volatile memory
US8363491B2 (en) * 2011-01-28 2013-01-29 Freescale Semiconductor, Inc. Programming a non-volatile memory
US8415721B2 (en) 2011-05-23 2013-04-09 Flashsilicon Incorporation Field side sub-bitline nor flash array and method of fabricating the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1963948A (zh) * 2005-11-08 2007-05-16 株式会社东芝 具有多个mos晶体管的半导体存储器件及其控制方法
CN101923583A (zh) * 2009-06-10 2010-12-22 杭州士兰集成电路有限公司 一种将otp存储器版图改为rom存储器版图的方法

Also Published As

Publication number Publication date
US20140140139A1 (en) 2014-05-22
US8879323B2 (en) 2014-11-04
CN103839583A (zh) 2014-06-04

Similar Documents

Publication Publication Date Title
CN103839583B (zh) 一种多次可程序化互连矩阵及其规划方法
CN1805051B (zh) 半导体存储器件
TW454204B (en) Repair circuit of semiconductor memory device using anti-fuse
CN101409105B (zh) 快闪存储设备
CN1897160B (zh) 包含存储单元与限流器的半导体元件
CN102314946B (zh) 电压开关电路和使用其的非易失性存储器件
JP5492285B2 (ja) 不揮発性メモリに用いる１ビットメモリセルおよびその制御方法
CN104051000B (zh) 存储器电路及其操作方法
CN101373634A (zh) Cmos兼容非易失性存储器单元结构、操作和阵列配置
CN105934795A (zh) 字节可擦除非易失性存储器架构及其擦除方法
JP2003332475A (ja) 単層多結晶シリコンによってなる電気的に消去可能なプログラマブル読み出し専用メモリ
CN109427802A (zh) 包含存储器块之间的共享选择栅极连接件的3d存储器装置
US10103716B2 (en) Data latch circuit
TW201921358A (zh) 用於具有共同源極線的記憶胞之系統、方法及設備
CN105390154A (zh) 页或字可擦除复合非易失性存储器
US11915760B2 (en) Semiconductor storage device
CN107885668A (zh) 包含具有不同垂直间距的多个选择线和控制线的存储器装置
IT201600121631A1 (it) Dispositivo di memoria a cambiamento di fase con un circuito di pilotaggio di linea di parola a elevata velocita&#39;
JP2015172989A (ja) 半導体不揮発性メモリ装置
CN109658965A (zh) 半导体存储装置
US20080130367A1 (en) Byte-Erasable Nonvolatile Memory Devices
CN103151356A (zh) 一种eeprom存储阵列结构及其制造方法
US20140241063A1 (en) Semiconductor memory device
JP2006515474A (ja) フィールドプログラマブルゲートアレイを構成するためのプログラム可能な相互接続セル
US20070091682A1 (en) Byte-Erasable Nonvolatile Memory Devices

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20210122

Address after: 25 Lane 168, Qingtong Road, Pudong New Area, Shanghai

Patentee after: Xinlijia integrated circuit (Hangzhou) Co.,Ltd.

Address before: California, USA

Patentee before: FlashSilicon Inc.

TR01 Transfer of patent right