CN105225691A - 电阻式随机存取存储单元的工作方法 - Google Patents
电阻式随机存取存储单元的工作方法 Download PDFInfo
- Publication number
- CN105225691A CN105225691A CN201410316844.7A CN201410316844A CN105225691A CN 105225691 A CN105225691 A CN 105225691A CN 201410316844 A CN201410316844 A CN 201410316844A CN 105225691 A CN105225691 A CN 105225691A
- Authority
- CN
- China
- Prior art keywords
- electric energy
- period
- random access
- access memory
- work
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Memories (AREA)
Abstract
一种电阻式随机存取存储单元的工作方法,其中电阻式随机存取存储单元包括串接的一可变阻抗元件及一开关元件。工作方法包括下列步骤。当开关元件导通时,提供一写入信号至可变阻抗元件以设定可变阻抗元件的阻抗值。在一第一期间,设定写入信号为一第一写入电压以传送一第一电能至可变阻抗元件。在一第二期间,通过写入信号传送一第二电能至可变阻抗元件,其中第二期间位于第一期间之后,第一电能及第二电能大于零,且第二电能小于第一电能。
Description
技术领域
本发明涉及一种工作方法,且特别涉及一种电阻式随机存取存储单元的工作方法。
背景技术
非易失性存储器具有存入的数据在断电后也不会消失的优点,因此是许多电子产品维持正常操作所必备的存储元件。目前,电阻式随机存取存储器(resistiverandomaccessmemory,RRAM)是业界积极发展的一种非易失性存储器,其具有写入操作电压低、写入抹除时间短、存储时间长、非破坏性读取、多状态存储、结构简单以及所需面积小等优点,在未来个人电脑和电子设备上极具应用潜力。
然而,电阻式随机存取存储器仍有许多挑战亟待克服,例如可变阻抗元件中的丝状导电路径(filamentpath)可能受高温的影响而窄化或消失,进而影响位元的写入。因此,如何降低高温对可变阻抗元件中的丝状导电路径的影响则是设计电阻式随机存取存储器的一个重要课题。
发明内容
本发明提供一种电阻式随机存取存储单元的工作方法,可使可变阻抗元件中移动的离子具有更长的移动时间,以降低移动的离子停留在主动层的比例,进而降低流失的离子因高温活化而跳回到丝状导电路径的可能。因此,可降低高温对可变阻抗元件中的丝状导电路径的影响。
本发明的电阻式随机存取存储单元的工作方法,其中电阻式随机存取存储单元包括串接的一可变阻抗元件及一开关元件。工作方法包括下列步骤。当开关元件导通时,提供一写入信号至可变阻抗元件以设定可变阻抗元件的阻抗值。在一第一期间,设定写入信号为一第一写入电压以传送一第一电能至可变阻抗元件。在一第二期间,通过写入信号传送一第二电能至可变阻抗元件,其中第二期间的位于第一期间之后,第一电能及第二电能大于零,且第二电能小于第一电能。
基于上述,本发明实施例的电阻式随机存取存储单元的工作方法,在写入电压的期间后,写入信号仍传送能量至可变阻抗元件,以维持可变阻抗元件的热化学效应,进而延长可变阻抗元件中的氧离子的移动时间。因此,移动的氧离子会远离可变阻抗元件中的丝状导电路径,因此可降低高温对可变阻抗元件中的丝状导电路径的影响。
为让本发明的上述特征和优点能更明显易懂,下文特举实施例,并配合说明书附图作详细说明如下。
附图说明
图1为依据本发明一实施例的电阻式随机存取存储单元的电路示意图。
图2为依据本发明的第一实施例的写入信号的驱动波形示意图。
图3为依据本发明的第二实施例的写入信号的驱动波形示意图。
图4A及图4B分别为依据本发明的一实施例的写入信号的写入效果示意图。
图5为依据本发明的第三实施例的写入信号的驱动波形示意图。
图6为依据本发明的第四实施例的写入信号的驱动波形示意图。
图7为依据本发明的第五实施例的写入信号的驱动波形示意图。
附图标记说明:
100:电阻式随机存取存储单元
411~412、421~426:坐标点
E1:第一电极
E2:第二电极
FP1:丝状导电路径
GND:接地电压
Id:漏极电流
INO:氧离子
LM1~LM3、LM51~LM54:维持电压
LW1~LW4、LW51~LW54:写入电压
M1:晶体管
P21~P22、P31~P32、P51~P58、P61~P63、P71~P73:期间
SET1~SET4:写入组合
SM1:切换媒介
VD:漏极电压
VG:栅极控制电压
VRE:可变阻抗元件
WRa~WRe:写入信号
具体实施方式
图1为依据本发明一实施例的电阻式随机存取存储单元的电路示意图。请参照图1,在本实施例中,电阻式随机存取存储单元100例如包括可变阻抗元件VRE及晶体管M1(亦即开关元件),其中可变阻抗元件VRE可以是电压控制切换元件或电流控制切换元件。其中可变阻抗元件VRE耦接于漏极电压VD及晶体管M1的漏极之间,亦即可变阻抗元件VRE串接晶体管M1,晶体管的栅极接收一栅极控制电压VG,晶体管的源极接收一接地电压GND。并且,可变阻抗元件VRE具有第一电极E1、切换媒介(switchingmedium)SM1及第二电极E2,其中第一电极E1的材质例如是钛(Ti),切换媒介SM1的材质例如是氧化铪(HfO2),第一电极E1的材质例如是氮化钛(TiN)。
当设定可变阻抗元件VRE时,栅极控制电压VG会提供至晶体管M1的栅极以导通晶体管M1,而正极性的漏极电压VD(亦即写入信号WR)会提供至可变阻抗元件VRE,以使切换媒介SM1中的氧离子INO会受漏极电压VD的影响移动至第一电极E1。此时,切换媒介SM1中会形成氧空缺(oxygenvacancies)以形成丝状导电路径FP1,进而产生漏极电流Id,且漏极电流Id会流经切换媒介SM1所构成的丝状导电路径FP1。由于丝状导电路径FP1的产生,切换媒介SM1的阻抗值会大幅降低,亦即切换媒介SM1会为低阻抗状态,代表逻辑电平“1”。
另一方面,当重置可变阻抗元件VRE时,栅极控制电压VG同样会提供至晶体管M1的栅极以导通晶体管M1,但是会提供负极性的漏极电压VD至可变阻抗元件VRE,以使第一电极E1中的氧离子INO会受漏极电压VD及漏极电流Id的影响移回至切换媒介SM1。此时,切换媒介SM1中的氧空缺会消失,因此丝状导电路径FP1会消失。由于丝状导电路径FP1的消失,切换媒介SM1的阻抗值会大幅提高,亦即切换媒介SM1会为高阻抗状态,代表逻辑电平“0”。
此外,当可变阻抗元件VRE为电压控制切换元件,则栅极控制电压VG可高于漏极电压VD。当可变阻抗元件VRE为电流控制切换元件时,则栅极控制电压VG可低于漏极电压VD。
图2为依据本发明的第一实施例的写入信号的驱动波形示意图。请参照图1及图2,其中相同或相似元件使用相同或相似标号。在本实施例中,写入信号WRa用以设定可变阻抗元件VRE。亦即当晶体管M1导通时,提供写入信号WRa至可变阻抗元件VRE以设定可变阻抗元件VRE的阻抗值。
在期间P21(对应第一期间)中,设定写入信号WRa为写入电压LW1(对应第一写入电压),以引发切换媒介SM1中的氧离子INO开始移动,进而于可变阻抗元件VRE中形成丝状导电路径FP1。接着,在期间P22(对应第二期间)中,设定写入信号WRa由写入电压LW1递减至接地电压(即电压0),以延长切换媒介SM1中的氧离子INO的移动时间,增加丝状导电路径的形成,其中写入信号WRa由写入电压LW1递减至接地电压的递减期间假设为等于期间P22。
换言之,在期间P21中,会设定写入信号WRa为写入电压LW1以传送较大的第一电能(对应于写入电压LW1与期间P21的时间长度的乘积)至可变阻抗元件VRE,以触发切换媒介SM1形成丝状导电路径FP1。并且,在接续于期间P21之后的期间P22中,会通过写入信号WRa传送小于第一电能的第二电能(对应于写入电压LW1与期间P22的时间长度的乘积的一半)至可变阻抗元件VRE。
在本实施例中,期间P22的时间长度等于期间P21的时间长度的一半,但在其他实施例中,期间P22的时间长度可等于期间P21的时间长度的0.5~3倍,但本发明实施例不以此为限。
图3为依据本发明的第二实施例的写入信号的驱动波形示意图。请参照图1及图3,其中相同或相似元件使用相同或相似标号。在本实施例中,写入信号WRb同样用以设定可变阻抗元件VRE。亦即当晶体管M1导通时,提供写入信号WRb至可变阻抗元件VRE以设定可变阻抗元件VRE的阻抗值。
在期间P31(对应第一期间)中,设定写入信号WRb为写入电压LW2(对应第一写入电压),亦即形成电压为写入电压LW2的脉波,以引发切换媒介SM1中的氧离子INO开始移动,进而于可变阻抗元件VRE中形成丝状导电路径。接着,在整个期间P32(对应第二期间)中,设定写入信号WRb为维持电压LM1(对应第一维持电平),亦即形成电压为维持电压LM1的脉波,以延长切换媒介SM1中的氧离子INO的移动时间,增加丝状导电路径FP1的形成。
换言之,在期间P31中,会设定写入信号WRB为写入电压LW2以传送较大的第一电能(对应于写入电压LW2与期间P31的时间长度的乘积)至可变阻抗元件VRE,以触发切换媒介SM1形成丝状导电路径FP1。并且,在期间P31之后的期间P32中,会通过写入信号WRb传送小于第一电能的第二电能(对应于维持电压LM1与期间P32的时间长度的乘积)至可变阻抗元件VRE。
在本实施例中,维持电压LM1等于写入电压LW2的一半(即1/2倍),并且期间P31不相邻于期间P32,以及期间P32的时间长度等于期间P31的时间长度,但在其他实施例中,维持电压LM1可等于写入电压LW2的1/3~2/3倍,并且期间P31可相邻于期间P32,以及期间P32的时间长度可等于期间P31的时间长度的0.5~3倍,但本发明实施例不以此为限。此外,期间P31与P32的间隔可设定为小于期间P31的时间长度,但此为依据测试环境而定,本发明实施例不以此为限。
在本发明的第一及第二实施例中,由于在第一期间(对应期间P21、期间P31)设定写入信号WR为写入电压(如LW1、LW2)时可能会产生热化学效应,导致已形成的丝状导电路径FP1受高温影响而窄化或消失。因此,本发明通过在第二期间(对应期间P22、期间P32)将写入信号WR设定为自写入电压(如LW1、LW2)递减至接地电压或小于写入电压(如LW1、LW2)的维持电压(如LM1),可延长切换媒介SM1中的氧离子INO的移动时间,增加丝状导电路径FP1的形成,并减缓热化学效应产生的高温对丝状导电路径FP1的影响。
图4A及图4B分别为依据本发明的一实施例的写入信号的写入效果示意图,其中图4A是以电压控制切换的可变阻抗元件VRE为例,图4B是以电流控制切换的可变阻抗元件VRE为例。请参照图1至图3及图4A,其中坐标点411用以表示写入信号WR仅包含第一期间(如P21、P31)的写入效果经热测试前与热测试后的位元正确率的对应关系,坐标点412用以表示写入信号WR包含第一期间(如P21、P31)及第二期间的(如P22、P32)的写入效果经热测试前与经热测试后的位元正确率的对应关系。并且,上述热测试可以是以摄氏175度经24小时的烘烤。
请参照图1至图3及图4B,其中坐标点421用以表示仅包含第一期间(如P21、P31)的写入信号WR用以进行设定及重置的写入效果,坐标点422~426用以表示包含第一期间(如P21、P31)及第二期间的(如P22、P32)的写入信号WR用以进行设定及重置的写入效果,其中上述设定例如是以大于10μ安培的电流来进行,并且上述重置例如是以大于5μ安培的电流来进行,并且上述写入效果为经过热测试的效果,例如以摄氏175度经24小时的烘烤。
并且,坐标点422~426分别表示不同第一期间(如P21、P31)的时间长度、不同第二期间(如P22、P32)的时间长度、不同写入电压(如LW1、LW2)及不同维持电压(如LM1)的组合的写入效果。
依据图4A及图4B所示,本发明的实施例具有较高的位元正确率,亦即高温对经由本发明的实施例于切换媒介SM1中形成的丝状导电路径FP1的影响较低。
图5为依据本发明的第三实施例的写入信号的驱动波形示意图。请参照图1、图3及图5,其中相同或相似元件使用相同或相似标号。在本实施例中,写入信号WRc分为期间P51(对应第一期间)、期间P52(对应第二期间)、期间P53、P55及P57(对应多个第三期间)、期间P54、P56及P58(对应多个第四期间),并具有4个读取时间点510、520、530及540。其中,两相邻期间可视为一写入组合(如SET1~SET4),并且每一写入组合的动作可参照图3实施例所示,在此则不再赘述。
在期间P51、P53、P55及P57中(对应第一期间及多个第三期间),会依序设定写入信号WRc为写入电压LW51及LW52~LW54(对应第一写入电压及多个第二写入电压)以依序传送多个电能(对应第一电能及多个第三电能)至可变阻抗元件VRE。在期间P52、P54、P56及P58中(对应第二期间及多个第四期间),通过依序设定写入信号WRc为维持电压LM51及LM52~LM54(对应第一维持电压及多个第二维持电压)以依序传送多个电能(对应第二电能及多个第四电能)至可变阻抗元件VRE,其中期间P52、P54、P56及P58分别位于期间P51、P53、P55及P57之后。并且,写入信号WRc于期间P52所传送的电能小于及写入信号WRc于期间P51所传送的电能,写入信号WRc于期间P54、P56及P58所传送的电能小于及写入信号WRc于期间P53、P55及P57所传送的电能。
进一步来说,当经过写入组合SET1进行写入后,会在读取时间点510进行写入验证。当验证为正确时,则判定电阻式随机存取存储单元100为可使用,并且不再进行写入;当验证为错误时,则会经由写入组合SET2进行写入,并且在读取时间点520进行写入验证。当验证为正确时,则判定电阻式随机存取存储单元100为可使用,并且不再进行写入;当验证为错误时,则会经由写入组合SET3进行写入,并且在读取时间点530进行写入验证。当验证为正确时,则判定电阻式随机存取存储单元100为可使用,并且不再进行写入;当验证为错误时,则会经由写入组合SET4进行写入,并且在读取时间点540进行写入验证。当验证为正确时,则判定电阻式随机存取存储单元100为可使用,并且不再进行写入;当验证为错误时,则判定电阻式随机存取存储单元100为可使用。
在本发明的一实施例中,写入电压LW51~LW54可设定为完全相同,但在其他实施例,写入电压LW51~LW54可设定为完全不同,例如写入电压LW51~LW54可设定为依序提高。
在本发明的一实施例中,维持电压LM51~LM54可设定为完全相同,亦即写入信号WRc于期间P52、P54、P56及P58所传送的电能完全相同,但在其他实施例,维持电压LM51~LM54可设定为完全不同,亦即写入信号WRc于期间P52、P54、P56及P58所传送的电能完全不同,例如电压LM51~LM54可设定为依序提高,写入信号WRc于期间P52、P54、P56及P58所传送的电能为依序提高。
在本发明的一实施例中,期间P51、P53、P55及P57的时间长度可设定为完全相同,但在其他实施例,期间P51、P53、P55及P57的时间长度可设定为完全不同,例如期间P51、P53、P55及P57的时间长度依序增加。
在本发明的一实施例中,期间P52、P54、P56及P58的时间长度可设定为完全相同,但在其他实施例,期间P52、P54、P56及P58的时间长度可设定为完全不同,例如期间P52、P54、P56及P58的时间长度依序增加。
在本实施例中,各个写入组合SET1~SET4的波形类似图3实施例所示驱动波形(即写入信号WRb所示波形),但在其他实施例中,各个写入组合SET1~SET4的波形可使用图2实施例所示的驱动波形(即写入信号WRa所示波形),但本发明实施例不以此为限。
图6为依据本发明的第四实施例的写入信号的驱动波形示意图。请参照图1、图2及图6,其中相同或相似元件使用相同或相似标号。在本实施中,期间P62及P63中写入信号WRd的波形分别类似期间P21及P22中写入信号WRa的波形,其中写入电压LW3可相同或不同于写入电压LW1,但本发明实施例不以此为限。并且,写入信号WRd于期间P61~P63的波形可视为一写入组合(如SET1~SET4)。
在本实施例中,写入信号WRd还包括期间P61(对应第五期间),并且在期间P61中,会通过设定写入信号WRd由接地电压(亦即电压0)上升至写入电压LW3以传送电能(对应第五电能)至可变阻抗元件VRE。其中,写入信号WRd于期间P61所传送的电能(对应于写入电压LW3与期间P61的时间长度的乘积的一半)小于写入信号WRd于期间P62所传送的电能(对应于写入电压LW3与期间P62的时间长度的乘积)。
图7为依据本发明的第五实施例的写入信号的驱动波形示意图。请参照图1、图3及图7,其中相同或相似元件使用相同或相似标号。在本实施中,期间P72及P73中写入信号WRe的波形分别类似期间P31及P32中写入信号WRb的波形,其中写入电压LW4可相同或不同于写入电压LW2,维持电压LW3可相同或不同于维持电压LM1,但本发明实施例不以此为限。并且,写入信号WRe于期间P71~P73的波形可视为一写入组合(如SET1~SET4)。
在本实施例中,写入信号WRe还包括期间P71(对应第五期间),并且在期间P71中,会通过设定写入信号WRe为维持电压LM2以传送电能(对应第五电能)至可变阻抗元件VRE。其中,写入信号WRe于期间P71所传送的电能(对应于为维持电压LM2与期间P71的时间长度的乘积)小于写入信号WRe于期间P72所传送的电能(对应于写入电压LW4与期间P72的时间长度的乘积)。
在本实施例中,维持电压LM2等于写入电压LW4的一半(即1/2倍),并且期间P71不相邻于期间P72,以及期间P71的时间长度等于期间P72的时间长度,但在其他实施例中,维持电压LM2可等于写入电压LW4的1/3~2/3倍,并且期间P71可相邻于期间P72,以及期间P71的时间长度可等于期间P72的时间长度的0.5~3倍,但本发明实施例不以此为限。此外,期间P71与P72的间隔可设定为小于期间P72的时间长度,但此为依据测试环境而定,本发明实施例不以此为限。
综上所述,本发明实施例的电阻式随机存取存储单元的工作方法,在写入电压的期间后,写入信号仍传送能量至可变阻抗元件,以延长可变阻抗元件中的氧离子的移动时间,增加丝状导电路径的形成并减缓热化学效应产生的高温对丝状导电路径的影响。
虽然本发明已以实施例公开如上,然其并非用以限定本发明,任何所属技术领域中技术人员,在不脱离本发明的精神和范围内,当可作些许的变动与润饰,故本发明的保护范围当视附属的权利要求所界定者为准。
Claims (15)
1.一种电阻式随机存取存储单元的工作方法,其中该电阻式随机存取存储单元包括串接的一可变阻抗元件及一开关元件,包括:
当该开关元件导通时,提供一写入信号至该可变阻抗元件以设定该可变阻抗元件的阻抗值;
在一第一期间,设定该写入信号为一第一写入电压以传送一第一电能至该可变阻抗元件;以及
在一第二期间,通过该写入信号传送一第二电能至该可变阻抗元件,其中该第二期间位于该第一期间之后,该第一电能及该第二电能大于零,且该第二电能小于该第一电能。
2.如权利要求1所述的电阻式随机存取存储单元的工作方法,还包括:
在该第二期间,设定该写入信号由该第一写入电压递减至一接地电压。
3.如权利要求1所述的电阻式随机存取存储单元的工作方法,还包括:
在该第二期间,设定该写入信号为一第一维持电压。
4.如权利要求3所述的电阻式随机存取存储单元的工作方法,其中该第一维持电压等于该第一写入电压的1/3~2/3倍。
5.如权利要求1所述的电阻式随机存取存储单元的工作方法,其中该第二期间的时间长度等于该第一期间的时间长度的0.5~3倍。
6.如权利要求1所述的电阻式随机存取存储单元的工作方法,还包括:
在多个第三期间,依序设定该写入信号为多个第二写入电压以依序传送多个第三电能至该可变阻抗元件,该些第三期间位于该第二期间之后;以及
在多个第四期间,通过该写入信号依序传送多个第四电能至该可变阻抗元件,其中该些第四期间分别位于该些第三期间其一之后,该些第三电能及该些第四电能大于零,且各该些第四电能小于对应的第三期间中该写入信号所传送的该第三电能。
7.如权利要求6所述的电阻式随机存取存储单元的工作方法,其中该第一写入电压及该些第二写入电压彼此相同。
8.如权利要求6所述的电阻式随机存取存储单元的工作方法,其中该第一写入电压及该些第二写入电压彼此不同。
9.如权利要求8所述的电阻式随机存取存储单元的工作方法,其中该第一写入电压及该些第二写入电压依序提高。
10.如权利要求6所述的电阻式随机存取存储单元的工作方法,其中该第二电能及该些第四电能彼此相同。
11.如权利要求6所述的电阻式随机存取存储单元的工作方法,其中该第二电能及该些第四电能彼此不同。
12.如权利要求11所述的电阻式随机存取存储单元的工作方法,其中该第二电能及该些第四电能依序提高。
13.如权利要求6所述的电阻式随机存取存储单元的工作方法,其中该第一期间及该些第三期间的时间长度彼此相同。
14.如权利要求6所述的电阻式随机存取存储单元的工作方法,其中该第一期间及该些第三期间的时间长度彼此不同。
15.如权利要求14所述的电阻式随机存取存储单元的工作方法,其中该第一期间及该些第三期间的时间长度依序增加。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410316844.7A CN105225691A (zh) | 2014-07-04 | 2014-07-04 | 电阻式随机存取存储单元的工作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410316844.7A CN105225691A (zh) | 2014-07-04 | 2014-07-04 | 电阻式随机存取存储单元的工作方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN105225691A true CN105225691A (zh) | 2016-01-06 |
Family
ID=54994592
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410316844.7A Pending CN105225691A (zh) | 2014-07-04 | 2014-07-04 | 电阻式随机存取存储单元的工作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105225691A (zh) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101197187A (zh) * | 2006-12-07 | 2008-06-11 | 奇梦达北美公司 | 限制功率消耗的存储器 |
US20100027326A1 (en) * | 2008-07-30 | 2010-02-04 | Ho Jung Kim | Memory device, memory system having the same, and programming method of a memory cell |
US20120075908A1 (en) * | 2010-09-23 | 2012-03-29 | Industrial Technology Research Institute | Resistive Random Access Memory and Verifying Method Thereof |
US20130094275A1 (en) * | 2011-10-18 | 2013-04-18 | Micron Technology, Inc. | Stabilization of resistive memory |
US20130223131A1 (en) * | 2011-06-13 | 2013-08-29 | Takeshi Takagi | Method for driving variable resistance element, and nonvolatile memory device |
US20140003125A1 (en) * | 2012-05-11 | 2014-01-02 | Adesto Technologies Corporation | Resistive Devices and Methods of Operation Thereof |
-
2014
- 2014-07-04 CN CN201410316844.7A patent/CN105225691A/zh active Pending
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101197187A (zh) * | 2006-12-07 | 2008-06-11 | 奇梦达北美公司 | 限制功率消耗的存储器 |
US20100027326A1 (en) * | 2008-07-30 | 2010-02-04 | Ho Jung Kim | Memory device, memory system having the same, and programming method of a memory cell |
US20120075908A1 (en) * | 2010-09-23 | 2012-03-29 | Industrial Technology Research Institute | Resistive Random Access Memory and Verifying Method Thereof |
TW201214451A (en) * | 2010-09-23 | 2012-04-01 | Ind Tech Res Inst | Resistive random access memory and verifying method thereof |
US20130223131A1 (en) * | 2011-06-13 | 2013-08-29 | Takeshi Takagi | Method for driving variable resistance element, and nonvolatile memory device |
US20130094275A1 (en) * | 2011-10-18 | 2013-04-18 | Micron Technology, Inc. | Stabilization of resistive memory |
US20140003125A1 (en) * | 2012-05-11 | 2014-01-02 | Adesto Technologies Corporation | Resistive Devices and Methods of Operation Thereof |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103529354A (zh) | 一种电路测试方法及电路测试系统 | |
CN103592477A (zh) | 宇航级电容测试开关通道 | |
US10839899B2 (en) | Power on reset method for resistive memory storage device | |
Almurib et al. | A memristor-based LUT for FPGAs | |
CN103811058A (zh) | 基于忆阻的非易失性存储器、读写擦除操作方法及测试电路 | |
CN109600062A (zh) | 一种全桥整流的控制方法及全桥整流电路 | |
CN102831935B (zh) | 相变存储器单元的脉冲i-v特性测试方法和装置 | |
CN105022285A (zh) | 一种基于特性曲线嵌入的igbt开关暂态实时仿真系统 | |
CN104318955A (zh) | 基于二极管选通的相变存储器的数据读出电路及读出方法 | |
Karakulak et al. | Reconstructive sensing circuit for complementary resistive switches-based crossbar memories | |
CN103630754A (zh) | 叠层母排的杂散电感检测装置 | |
JPWO2009066500A1 (ja) | 半導体装置のコンフィギュレーション方法 | |
CN203798961U (zh) | 一种基于故障波形回放的测试装置 | |
CN105225691A (zh) | 电阻式随机存取存储单元的工作方法 | |
CN103531248A (zh) | 一种对rram存储器脉冲参数进行测试的方法 | |
CN106816170B (zh) | 电阻式记忆胞的写入方法及电阻式内存 | |
Chen et al. | Towards high-speed, write-disturb tolerant 3D vertical RRAM arrays | |
CN104158167B (zh) | 一种正负极性转换电路及电子设备 | |
CN103093816B (zh) | 相变存储器驱动电路及置位和复位方法 | |
US20160055906A1 (en) | Operation method of resistive random access memory cell | |
CN103955161A (zh) | 一种监控电路及电子设备 | |
CN201541247U (zh) | 一种集成电路芯片的上电复位装置 | |
TWI538407B (zh) | 脈波寬度調節裝置 | |
EP3001424A1 (en) | Operation method of resistive random access memory cell | |
CN203788256U (zh) | 一种断路器仿真仪上使用的开出控制装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
WD01 | Invention patent application deemed withdrawn after publication | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20160106 |