CN104662610A - 单极存储器装置 - Google Patents

单极存储器装置 Download PDF

Info

Publication number
CN104662610A
CN104662610A CN201380049034.3A CN201380049034A CN104662610A CN 104662610 A CN104662610 A CN 104662610A CN 201380049034 A CN201380049034 A CN 201380049034A CN 104662610 A CN104662610 A CN 104662610A
Authority
CN
China
Prior art keywords
oxygen
dielectric
voltage
oxygen source
electrodes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201380049034.3A
Other languages
English (en)
Other versions
CN104662610B (zh
Inventor
杜赖·维沙克·尼马尔·拉马斯瓦米
毕磊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN104662610A publication Critical patent/CN104662610A/zh
Application granted granted Critical
Publication of CN104662610B publication Critical patent/CN104662610B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Computer Hardware Design (AREA)

Abstract

本发明涉及电子设备、系统及方法，其可包含电阻性存储器单元，所述电阻性存储器单元具有被结构化为氧源与氧汇之间的操作可变电阻区域的电介质。所述电介质、氧源及氧汇可相对于所述电介质中细丝的产生及修复而被结构化为场驱动单极存储器元件。本发明还揭示额外设备、系统及方法。

Description

单极存储器装置
优先权申请
本申请案主张2012年8月21日提出申请的序列号为13/590,758的美国申请案的优先权权益，所述美国申请案以全文引用的方式并入本文中。
背景技术
半导体装置行业具有改进存储器装置的操作的受市场驱动的需要。可通过存储器装置设计及处理方面的进步来实现改进。
附图说明
图1展示根据各种实施例的实例性存储器装置的框图。
图2展示根据各种实施例的包含存储器阵列的实例性存储器装置的特征的框图，所述存储器阵列具有带有存取组件及存储器元件的存储器单元。
图3展示根据各种实施例的具有耦合到存储器元件的存取组件的实例性存储器单元的示意图。
图4展示根据各种实施例的具有耦合到存储器元件的存取组件的实例性存储器单元的示意图。
图5展示根据各种实施例的具有耦合到存储器元件的存取组件的实例性存储器单元的示意图。
图6展示根据各种实施例的包含电阻性存储器单元的图解说明电阻性存储器单元的组件的实例性设备的框图。
图7展示根据各种实施例的包含电阻性存储器单元的图解说明电阻性存储器单元的组件的实例性设备的框图。
图8A展示根据各种实施例在实例性电阻性存储器单元中产生细丝的框图。
图8B展示图解说明根据各种实施例在图8A的实例性电阻性存储器单元中重设细丝的框图。
图9展示根据各种实施例形成电阻性存储器单元的实例性方法的实施例的特征。
图10展示根据各种实施例操作电阻性存储器单元的实例性方法的实施例的特征。
图11展示根据各种实施例的完成晶片。
图12展示根据各种实施例的电子系统的各种特征的框图。
具体实施方式
以下详细说明参考以图解说明方式展示本发明的各种实施例的附图。足够详细地描述这些实施例旨在使所属领域的技术人员能够实践这些及其它实施例。还可利用其它实施例，且可对这些实施例作出结构、逻辑及电改变。各种实施例未必相互排斥，这是因为某些实施例可与一个或多个其它实施例组合以形成新实施例。因此，不应将以下详细说明视为限制性意义。
图1展示存储器装置100的实例性实施例的框图。存储器装置100可包含具有多个存储器单元101的存储器阵列102。存储器阵列为可根据多个参数按逻辑布置的存储器单元的系统性物理布置。在各种实施例中，每一存储器单元可根据两个参数值而寻址。两个参数可称作行及列。存储器单元可按逻辑位于存储器阵列中且根据行值及列值唯一地编索引。行及列并不限于特定物理定向或线性关系，使得逻辑布置可极大地不同于物理布置。存储器阵列的列可布置为可由指派给列值的解码器同时存取的存储器单元群组。存储器阵列的行可布置为可由指派给行值的解码器同时存取的存储器单元群组。
存储器单元101可连同存取线104及第一数据线106一起布置成行及列。举例来说，存取线可被结构化为字线以传导信号WL0到WLm且第一数据线可被结构化为位线以传导信号BL0到BLn。存储器装置100可使用存取线104及第一数据线106来将信息传送到存储器单元101及从存储器单元101传送信息。行解码器107及列解码器108对地址线109上的地址信号A0到AX进行解码以确定将存取存储器单元101中的哪些存储器单元。
感测放大器电路110操作以确定从存储器单元101读取的信息的值且所读取信息以信号的形式传递到第一数据线106。感测放大器电路110还可使用第一数据线106上的信号来确定待写入到存储器单元101的信息的值。
存储器装置100可包含用以在存储器阵列102与输入/输出(I/O)线105之间传送信息的电路112。I/O线105上的信号DQ0至DQN可表示从存储器单元101读取或写入到存储器单元100中的信息。在存储器装置100可驻存于其中的封装上，I/0线105可包含存储器装置100内的节点(或者，引脚、焊料球或例如受控塌陷芯片连接(C4)或倒装芯片附接(FCA)等其它互连技术)。存储器装置100外部的其它装置可经由I/O线105、地址线109或控制线120与存储器装置100通信。举例来说，此类外部装置可包含存储器控制器或处理器。
存储器装置100可执行存储器操作，例如，用以从存储器单元101中的选定者读取信息的读取操作及用以将信息编程(例如，写入)到存储器单元101中的选定者中的编程操作(也称作写入操作)。存储器装置100还可执行存储器擦除操作以从存储器单元101中的某些或所有存储器单元清除信息。存储器控制单元118基于存在于控制线120上的信号而控制存储器操作。控制线120上的信号的实例可包含一或多个时钟信号及用以指示存储器装置100可执行或应执行哪一操作(例如，编程或读取操作)的其它信号。存储器装置100外部的其它装置可控制控制线120上的控制信号的值。外部装置可包含(举例来说)处理器或存储器控制器。控制线120上的信号组合的特定值可产生命令，例如(举例来说)可引起存储器装置100执行对应存储器操作的编程或读取命令。举例来说，对应存储器操作可包含编程、读取或擦除操作。
存储器单元101中的每一者可经编程以存储表示单个位的值或多个位(例如，两个、三个、四个或更高数目个位)的值的信息。举例来说，存储器单元101中的每一者可经编程以存储表示单个位的二进制值“0”或“1”的信息。每单元单个位有时称为单电平单元。在另一实例中，存储器单元101中的每一者可经编程以存储表示以下值的信息：所述值表示多个位，例如，两个位的四个可能值“00”、“01”、“10”及“11”中的一者；三个位的八个可能值“000”、“001”、“010”、“011”、“100”、“101”、“110”及“111”中的一者；或多个位的另一组值中的一者。具有存储多个位的能力的单元有时称作多电平单元(或多状态单元)。
存储器装置100可接收供应电压，所述供应电压包含分别在第一供应线130及第二供应线132上的供应电压信号Vcc及Vss。供应电压信号Vss可以接地电位操作。接地电位可具有大约零伏特的值。供应电压信号Vcc可包含从外部电源(例如电池或交流/直流(AC-DC)转换器电路)供应到存储器装置100的外部电压。
存储器装置100的电路112可包含选择电路115及输入/输出(I/O)电路116。选择电路115可对信号SEL1至SELn作出响应以选择第一数据线106及第二数据线113上的可表示从存储器单元101读取或编程到存储器单元101中的信息的信号。列解码器108可基于地址线109上的A0到AX地址信号而选择性地激活SEL1到SELn信号。选择电路115可选择第一数据线106及第二数据线113上的信号以在读取及编程操作期间提供存储器阵列102与I/O电路116之间的通信。
存储器装置100可包含非易失性存储器装置且存储器单元101可包含非易失性存储器单元使得存储器单元101可在将电力与存储器装置100断开连接时将信息存留于其中。所述电力可由标记Vcc、Vss或两者表示。
存储器单元101中的每一者可包含具有材料的存储器元件，所述存储器元件的至少一部分可经编程以改变所述材料的电阻值。当在编程操作中对存储器单元101中的每一者进行编程时，存储器单元101中的每一者可具有对应于电阻值的状态。因此，不同电阻值可表示编程于存储器单元101中的每一者中的不同的信息的值。
当存储器装置100接收到编程命令及待编程到存储器单元101中的一或多个选定者中的信息的值时，存储器装置100可执行编程操作。编程命令可从外部处理器、存储器控制器或其它控制器接收。基于信息的值，存储器装置100可对选定存储器单元进行编程以致使选定存储器单元具有适当电阻值来表示存储于其中的信息的数值或符号值。存储器装置100可包含装置及存储器单元，且使用下文参考本文中所论述的各种其它图及实施例所描述的存储器操作类似或相同的存储器操作来操作。
图2展示包含存储器阵列202的存储器装置200的实例性实施例的特征的框图，存储器阵列202具有带有存取组件211及存储器元件222的存储器单元201。存储器阵列202可与图1的存储器阵列102类似或相同。存储器单元201可连同存取线一起布置成若干个行230、231及232以传导信号，例如信号WL0、WL1及WL2。存取线可为字线。存储器单元201还可连同数据线一起布置成若干个列240、241及242以传导信号，例如信号BL0、BL1及BL2。数据线可为位线。举例来说，存取组件211可通过使用信号WL0、WL1及WL2的适当值而接通，从而允许对存储器元件222进行存取以从存储器元件222读取信息或将信息编程到存储器元件222中。存储器阵列202可具有比图2中所展示的存储器单元201的数目多或少的存储器单元。
将信息编程到存储器元件222中可包含致使存储器元件222具有特定电阻值或规定范围的电阻值。针对电阻性随机存取存储器(RRAM)单元，可施加电场以移动氧空位。然后，从存储器元件222读取信息可包含测量存储器元件222的电阻值。测量电阻可包含感测流动穿过存储器单元201中的各种存储器单元的电流的值。基于所述电流的所测量值，可确定存储于存储器中的信息的对应值。对信息的确定可基于电流值。
图3到5各自分别展示具有耦合到存储器元件333、444、555的不同存取组件311、411、511的不同存储器单元301、401、501的实例性实施例的示意图。图3到5中标记为WL及BL的线可分别对应于图1的存取线104中的任一者及第一数据线106中的任一者。图3到5分别展示包含金属氧化物半导体场效应晶体管(MOSFET)、双极结型晶体管(BJT)及二极管的存取组件311、411、511的实例。存储器单元301、401及501可包含其它类型的存取组件。
存储器元件333、444、555中的每一者可耦合到两个电极且安置于两个电极之间，例如，图3的第一电极351与第二电极352、图4的第一电极451与第二电极452或图5的第一电极551与第二电极552。图3到5将这些电极中的每一者示意性地展示为点。结构上，这些电极中的每一者可包含导电材料。存储器元件333、444、555中的相应者可包含可(举例来说)响应于信号而改变以具有不同电阻值的材料。存储于存储器元件中的信息的值可对应于存储器元件的电阻值。存取组件311、411、511可使得能够在存储器单元的操作(例如，读取、编程或擦除操作)期间经由相应电极对将信号传送到存储器元件333、444、555及从存储器元件333、444、555传送所述信号。
对于实现为RRAM单元的存储器单元301、401或501，电极351及352、电极451及452、电极551及552可为具有两个电极之间的操作可变电阻区域的RRAM单元的两个电极。存储器元件333、444、555可实现为操作可变电阻区域。氧化物可被结构化为两个电极之间的操作可变电阻区域。氧化物可包含氧化锆、氧化铪、或氧化钛中的一或多者。被结构化为电阻性随机存取存储器单元的存储器单元301、401或501可分别包含相应氧化物333、444或555与两个对应电极351及352、451及452或551及552中的一者之间的缓冲区域。在各种实施例中，两个对应电极351及352、451及452或551及552中的至少一者可包含与氧化物反应的材料。
编程操作可使用信号WL来接通存取组件311、411、511，且然后将信号(举例来说，具有编程电压或电流的信号)施加穿过存储器元件333、444、555。此信号可致使存储器元件333、444、555的材料的至少一部分改变。举例来说，可通过执行擦除操作逆转所述改变。电阻值的差可用以表示不同状态，所述不同状态表示存储于存储器元件333、444、555中的信息的不同值。
读取操作可使用信号WL来接通存取组件311、411、511，且然后将具有电压或电流的信号施加穿过存储器元件333、444、555。读取操作可基于所读取电压或电流来测量存储器单元301、401、501的电阻以确定存储于其中的信息的对应值。举例来说，在存储器单元301、401、501中的每一者中，当读取电流通过存储器元件333、444、555时，不同电阻值可赋予信号BL不同量值(例如，电压或电流值)。存储器装置的其它电路(举例来说，例如图1的I/O电路116的电路)可使用信号BL来测量存储器元件333、444、555的电阻值以确定存储于其中的信息的值。
在读取操作中，形成流动穿过存储器元件的电流的信号(例如，图3或图4中的信号BL或者图5中的信号WL)的值(例如，电压)可足以形成所述电流，但不足以致使存储器元件的任何部分改变。因此，存储于存储器元件中的信息的值可在读取操作期间或之后保持不变。
在擦除操作中，信号(例如，图3或图4中的信号BL或者图5中的信号WL)的电压值可具有与编程操作中所使用的电压相反的极性。因此，在此情形中形成电流的信号可将存储器元件的材料改变或重设到其原始状态；举例来说，在对存储器单元执行任何编程之前的状态。
图6展示包含电阻性存储器单元601的图解说明电阻性存储器单元601的组件的设备600的实施例的框图。电阻性存储器单元601可被结构化为场驱动单极存储器单元。电阻性存储器单元601的组件包含氧汇615、氧源605、安置于氧汇615与氧源605之间的电介质610及两个电极620、625，其中氧汇615、氧源605及电介质610安置于电极620与电极625之间。氧汇615、氧源605及电介质610可经结构化使得可通过将第一电压施加于电极620与电极625之间而实现在电介质610中设定导电细丝以将氧源605耦合到氧汇615，所述第一电压具有第一极性。基于氧空位的导电细丝可允许高电流在单元601的操作期间流动。氧汇615、氧源605及电介质610可经结构化使得可通过将第二电压施加于电极620与电极625之间而实现在电介质610中重设导电细丝，第二电压具有第二极性使得第二极性与第一极性相同。在实施例中，氧汇615、氧源605及电介质610可经结构化使得与用于重设相比在两个电极之间借助量值较高、脉冲较短或量值既较高而脉冲又较短的电压来执行设定。与设定相比在重设中，其它变化可包含施加较长脉冲或较短脉冲及较高电压或较低电压。
氧汇615可结构化为在电阻性存储器单元601的初始操作之前具有足够大数目个空位使得电阻性存储器单元601可操作达若干个循环。在实施例中，循环的数目可等于至少一万个循环。氧汇615可包含但不限于以下各项中的一或多者：氧化镨钙锰(Pr，Ca)MnOx、氧化镧锶钴(La，Sr)CaOx、氧化镧锶锰(La，Sr)MnOx、氧化钛锶SrTiOx或呈ABO3、ABO3-δ、ABO3+δ、A2BO4、A0.6BO3、A1-xBO3、A0.3BO3及AnBnO3n+1的形式的材料，其中A及B为过渡金属离子。其它基于氧的材料可用作氧汇材料。氧汇615可为导电金属氧化物。氧源605可包含但不限于以下各项中的一或多者：(Pr，Ca)MnOx、(La，Sr)CaOx、(La，Sr)MnOx、SrTiOx或呈ABO3、ABO3-δ、ABO3+δ、A2BO4、A0.6BO3、A1-xBO3、A0.3BO3及AnBnO3n+1的形式的材料，其中A及B为过渡金属离子。具有高氧移动性及/或扩散性的其它氧源也可用作氧源材料。氧源605可为导电金属氧化物。
电介质610可被结构化为氧源的材料组合与氧汇的材料组合之间的势垒区域。电介质610可包含势垒材料使得抑制氧在氧源与氧汇之间流动。电介质610可包含但不限于以下各项中的一或多者：ZrOx、钇稳定的氧化锆(YSZ)、TaOx、HfSiOx、Al2O3、AlOx、CoO、CoOx、NiO、NiOx、Fe2O3、Fe3O4、FeOx、Cu2O、CuO、CuOx、Zn：FeOx、HfO2、HfOx、HfSiOx、SiOx、TiO2、TiOx、MgO、MgOx、MnO2、MnOx、Ti：NiO、TaOx、Ta2O5、WO2、WO3、WOx、ZnO、ZnOx、ZrO2、ZrOx、ZrSiOx或这些材料的组合。在实施例中，电介质610可具有在约到约的范围内的厚度。
电极620及电极625可包含但不限于Pt、Ru、RuOx、Au、Ir或SrRuO中的一或多者。其它贵金属或其组合可用以形成两个电极620及625中的一者或两者。
电阻性存储器单元601可包含存取装置。氧汇615、氧源605、电介质610、电极620及电极625可布置为耦合到电阻性存储器单元601中的存取装置的电阻性存储器元件。存取装置及电阻性存储器元件可布置为存储器单元阵列中的存储器单元。存取装置可为晶体管，例如图3的晶体管311、图4的晶体管411或可用作存取装置的某些其它晶体管。存取装置也可由二极管实现，例如图5的二极管511。可使用提供可选择存取以将电压提供到电极620或电极625以供作为单极存储器单元的电阻性存储器单元601进行操作的其它存取装置。设备600可被结构化为存储器装置。举例来说，可使用与图1的存储器装置100、图2的存储器装置200类似或相同的架构或者作为另一存储器装置来实现设备600。
在各种实施例中，细丝的形成可通过在单极单元中产生场而实现，其中场强度及电流两者均在安置于两个电极之间的氧源与氧汇之间的势垒电介质的击穿中发挥作用。作为形成(设定)细丝的第一操作，可在高速操作中施加跨越两个电极的高电压(举例来说，作为一短脉冲或若干短脉冲的部分)，使得氧从势垒电介质移动到氧汇中，从而在势垒电介质中形成细丝，而氧不会开始从氧源移动到势垒电介质中。氧汇可经设计以具有大数目个空位，在所述空位中氧可从势垒电介质移动到氧汇中。在重设操作期间，流动穿过细丝的电流及电场可足够高以产生将氧从氧源驱动到细丝中的热，借此将细丝修复。热、高电场诱发的离子漂移或热及高电场诱发的离子漂移两者可提供用以修复细丝的机制。细丝可在重设操作期间完全修复。在实施例中，用于细丝修复的到单极单元的所施加电压可低于用以产生所述细丝的击穿电压，且此较低所施加电压处的较长脉冲可用以将氧驱动到细丝中。然而，经重设所施加电压可未必低于经设定所施加电压及/或在其脉冲上较长。
图7展示包含电阻性存储器单元701的图解说明电阻性存储器单元701的组件的设备700的实施例的框图。电阻性存储器单元701可被结构化为场驱动单极存储器单元。电阻性存储器单元701的组件包含氧汇715、氧源705、安置于氧汇715与氧源705之间的电介质710及两个电极720、725，其中氧汇715、氧源705、及电介质710安置于电极720与电极725之间。氧汇715、氧源705及电介质710可经结构化使得可通过将第一电压施加于电极720与电极725之间而实现在电介质710中设定导电细丝以将氧源705耦合到氧汇715，第一电压具有第一极性。氧汇715、氧源705及电介质710可经结构化使得可通过将第二电压施加于电极720与电极725之间而实现在电介质710中重设导电细丝，第二电压具有第二极性使得第二极性与第一极性相同。氧汇715、氧源705及电介质710可经结构化使得与用于重设相比在两个电极之间借助量值较高的电压来实现设定。
图7展示图解说明具有堆叠于氧源与氧汇之间的电介质的可作为可以若干个布置实现的单极存储器装置而操作的电阻性存储器单元的实例性实施例。电介质710可跨越氧源705的表面708-1而接触氧源705使得电介质710延伸超出表面708-1的端712-1及712-2。氧汇715可跨越电介质710的表面708-2而接触电介质710使得氧汇715延伸超出氧源705的表面708-1的端712-1及712-2。另外，可颠倒安置于电极720与电极725之间的氧汇715、氧源705及电介质710的次序使得电极725安置于衬底702上且接触衬底702，而非电极720接触衬底702，如图7中所展示。
氧汇715可结构化为在电阻性存储器单元701的初始操作之前具有足够大数目个空位使得电阻性存储器单元701可操作达若干个循环。在实施例中，循环的数目可等于至少一万个循环。氧汇715可包含但不限于以下各项中的一或多者：(Pr，Ca)MnOx、(La，Sr)CaOx、(La，Sr)MnOx、SrTiOx或呈ABO3、ABO3-δ、ABO3+δ、A2BO4、A0.6BO3、A1-xBO3、A0.3BO3及AnBnO3n+1的形式的材料，其中A及B为过渡金属离子。其它基于氧的材料可用作氧汇材料。氧汇715可为导电金属氧化物。氧源705可包含但不限于以下各项中的一或多者：(Pr，Ca)MnOx、(La，Sr)CaOx、(La，Sr)MnOx、SrTiOx或呈ABO3、ABO3-δ、ABO3+δ、A2BO4、A0.6BO3、A1-xBO3、A0.3BO3及AnBnO3n+1的形式的材料，其中A及B为过渡金属离子。具有高氧移动性及/或扩散性的其它氧源也可用作氧源材料。氧源705可为导电金属氧化物。
电介质710可被结构化为氧源的材料组合与氧汇的材料组合之间的势垒区域。电介质710可包含势垒材料使得抑制氧在氧源705与氧汇715之间流动。电介质710可包含但不限于以下各项中的一或多者：ZrOx、YSZ、TaOx、HfSiOx、Al2O3、AlOx、CoO、CoOx、NiO、NiOx、Fe2O3、Fe3O4、FeOx、Cu2O、CuO、CuOx、Zn：FeOx、HfO2、HfOx、HfSiOx、SiOx、TiO2、TiOx、MgO、MgOx、MnO2、MnOx、Ti：NiO、TaOx、Ta2O5、WO2、WO3、WOx、ZnO、ZnOx、ZrO2、ZrOx、ZrSiOx或这些材料的组合。在实施例中，电介质710可具有在约到约的范围内的厚度。
电极720及电极725可包含但不限于Pt、Ru、RuOx、Au、Ir或SrRuO中的一或多者。其它贵金属或其组合可用于两个电极720及725中的一者或两者。电极720可安置于绝缘区域730-1及730-2内或绝缘区域730-1与730-2之间。绝缘区域730-1及730-2可实现为氮化硅区域。氧源705可邻近绝缘区域730-1及730-2内或绝缘区域730-1与730-2之间的邻近电极720而安置。
电阻性存储器单元701可包含存取装置。氧汇715、氧源705、电介质710、电极720及电极725可布置为耦合到电阻性存储器单元701中的存取装置的电阻性存储器元件。存取装置可耦合到电阻性存储器元件且布置为存储器单元阵列中的存储器单元。所述存取装置可为晶体管，例如图3的晶体管311、图4的晶体管411或可用作存取装置的一些其它晶体管。存取装置也可由二极管实现，例如图5的二极管511。可使用提供可选择存取以将电压提供到电极720或电极725以供作为单极存储器单元的电阻性存储器单元701进行操作的其它存取装置。设备700可被结构化为存储器装置。举例来说，可借助与图1的存储器装置100、图2的存储器装置200类似或相同的架构或者作为另一存储器装置来实现设备700。
图8A展示其中在电介质810中产生细丝807的电阻性存储器单元801的实施例的框图。在电介质810中产生细丝807可提供从氧源805到氧汇815的导电路径。可通过将电压差提供于安置于衬底802上的电极825与电极820之间而产生细丝807。在施加电压差的情况下，氧可从电介质810被驱动到氧汇815中。可借助电极820以0伏施加电压差。可借助电极820以除0伏以外的电压施加电压差。可在短周期内施加电压使得氧不会开始从氧源805移动到电介质810中。存储器单元801可以与存储器单元601或存储器单元701类似或相同的方式形成。
图8B展示其中在电介质810中重设细丝807的电阻性存储器单元801的实施例的框图。重设细丝807可减少从氧源805到氧汇815的导电路径，从而增加电阻性存储器单元801的电阻。导电路径可通过修复细丝807而减少。细丝807可通过将氧从氧源805驱动到电介质810中而修复。可通过将电压差提供于安置于衬底802上的电极825与电极820之间而驱动氧。可借助电极820以0伏施加电压差。可借助电极820以除0伏以外的电压施加电压差。用以修复细丝807的电压差的极性可与用以产生细丝的电压差的极性相同。用以产生细丝的电压差的量值可大于用以修复细丝的电压差的量值。
图9展示形成电阻性存储器单元的实例性方法的实施例的特征。在910处，形成氧汇。将氧汇形成为电阻性存储器单元的部分。形成氧汇可包含在相对于形成氧源的温度较高的温度下处理氧汇材料以在氧汇材料中产生氧空位。形成氧汇可包含在比用以形成氧源的氧分压低的氧分压下处理氧汇材料。用以形成氧汇的温度可在从约300℃到约800℃的范围内。用以形成氧汇的氧分压可在从约0托到数个托的范围内。可使用其它温度、氧分压或温度及氧分压的组合。通常，较高温度及较低氧分压对氧空位有利，从而使这些条件有利于用于氧汇。形成氧汇可包含基于选定化学计量法而处理氧汇材料以在所述材料中产生氧空位。形成氧汇可包含形成导电金属氧化物。
在920处，形成氧源。将氧源形成为电阻性存储器单元的部分。形成氧源可包含形成导电金属氧化物。在930处，形成电介质使得电介质安置于氧汇与氧源之间。形成电介质可包含形成用以抑制氧在氧源与氧汇之间流动的势垒。在940处，形成两个电极，其中氧汇、氧源及电介质安置于两个电极之间。氧汇、氧源及电介质可经结构化使得可使用施加于两个电极之间的第一电压来可操作地执行在电介质中设定导电细丝，从而将氧源耦合到氧汇。可使用施加于两个电极之间的第二电压来可操作地执行在此结构的电介质中重设细丝，其中第二电压具有与第一电压的极性相同的极性。
在单极存储器单元的实例性设计中，在势垒电介质具有约的厚度、大约5到8个单层的细丝及约的细丝宽度的情况下，细丝中可存在大约125个原子。由于单极电阻性存储器元件的操作机制涉及氧的单程输送，因此氧源可经设计以含有足够量的氧以持续达所设计周期。举例来说，作为交叉点架构中的NAND装置的替换目标，可将所设计周期设定为10,000(10K)个循环。针对所有可用氧从氧源的完全输送，将125×10,000＝125×104个原子用于10K个循环。可将PrCaMnO3用作氧源，其中PrCaMnO3具有单位单元体积2.21884×10-28m3，其中晶格常数为a＝5.40×10-10、b＝7.61×10-10且c＝5.40×10-10。使用PrCaMnO3作为氧源，假设导电性显著降低超过5％的空位密度，那么可使用大约125nm厚度的PrCaMnO3。然而，某些类型的操作可导致仅一定比例的氧被替换。可在选择适当材料中确定具有不同特性的势垒电介质及细丝的氧源的适当厚度及组合以构造单极存储器单元。
图10展示操作电阻性存储器单元的实例性方法的实施例的特征。在1010处，将第一电压差施加于两个电极之间使得氧借助形成于电介质中的细丝从电介质被驱动到氧汇中。氧汇安置于两个电极中的一者与电介质之间。施加第一电压差可包含施加第一电压差达一时间周期使得氧不会从氧源大量地移动到电介质中。在此时间周期内从氧源移动到电介质的氧的量可限于少于将阻止形成细丝的量或少于将把正形成的细丝的电阻增加到大于选定电阻的电平的量。可将第一电压差的量值设定为高于阈值电压以击穿形成细丝的电介质，其中已从所述细丝驱动氧。所形成细丝可提供从接触氧汇的电介质的表面到与接触氧汇的表面相对的电介质的表面的导电路径。阈值电压可取决于电介质的厚度、电介质的材料组合、电介质的其它特性的组合及氧汇的特性。
在1020处，将第二电压差施加于两个电极之间使得氧从氧源被驱动到电介质中，其中第一电压差与第二电压差具有相同极性。氧源安置于电介质与两个电极中的另一者之间。施加第二电压差可包含以足以将氧驱动到电介质中的量值施加第二电压差，从而移除电介质中的细丝以到减少氧源到氧汇的耦合且增加两个电极之间的电阻的程度。施加第二电压差可包含施加第二电压以完全移除细丝。可将第二电压差的量值设定为高于阈值电压以将氧移动到电介质中的细丝中。可以低于第一电压的量值的电平设定第二电压差的量值及第二电压差的阈值电压的量值。阈值电压可取决于电介质的厚度、电介质的材料组合、电介质的其它特性的组合及氧源的特性。氧源在所施加电场下可具有相当高氧扩散性或移动性。施加第一电压差及施加第二电压差可包含使用电压使得存储器单元经调谐以在两个电阻状态中操作。
图11图解说明经布置以提供多个电子组件的晶片1100的实例。晶片1100可提供为其中可制作多个裸片1105的晶片。或者，晶片1100可提供为以下晶片：其中多个裸片1105已经处理以提供电子功能性且正等待从晶片1100单个化以供封装。晶片1100可提供为半导体晶片、绝缘体晶片上的半导体或用于处理电子装置(例如集成电路芯片)的其它适当晶片。晶片1100可根据与图1到10有关的任何一或多个实施例来制作。
使用各种掩蔽及处理技术，每一裸片1105可经处理以包含功能性电路使得每一裸片1105制作为具有与晶片1100上的其它裸片相同的功能性及经封装结构的集成电路。或者，使用各种掩蔽及处理技术，各组裸片1105可经处理以包含功能性电路使得并非所有裸片1105制作为具有与晶片1100上的其它裸片相同的功能性及经封装结构的集成电路。具有集成于其上的提供电子能力的电路的经封装裸片在本文中称作集成电路(IC)。
晶片1100可包含电阻性存储器，其中每一电阻性存储器位于裸片1105中。电阻性存储器可被结构化为RRAM。每一电阻性存储器可包含电阻性存储器单元。每一电阻性存储器单元可包含两个电极，其中在两个电极之间具有经堆叠布置，其中经堆叠布置包含氧源与氧汇之间的势垒电介质。势垒电介质可被结构化为电阻性存储器单元的操作可变电阻区域，其中可使用相同极性的电压来设定及重设细丝。设定细丝的电压的量值可大于借以重设细丝的电压的量值。
图12展示包含被结构化为电阻性存储器的存储器1203的系统1200的框图。电阻性存储器可为电阻性随机存取存储器。每一电阻性存储器单元可包含两个电极，其中在两个电极之间具有经堆叠布置，其中经堆叠布置包含氧源与氧汇之间的势垒电介质。势垒电介质可被结构化为电阻性存储器单元的操作可变电阻区域，其中可使用相同极性的电压来设定及重设细丝。设定细丝的电压的量值可大于借以重设细丝的电压的量值。电阻性存储器单元及存储器的单极装置架构可以与根据如本文中所论述的各种实施例类似或相同的方式实现。
系统1200可包含可操作地耦合到存储器1203的控制器1201。系统1200还包含电子设备1211及外围装置1209。控制器1201、存储器1203、电子设备1211及外围装置1209中的一或多者可呈一或多个IC的形式。总线1206在系统1200的各种组件之间及/或当中提供导电性。在实施例中，总线1206可包含各自经独立配置的地址总线、数据总线及控制总线。在替代实施例中，总线1206使用共用导线来提供地址、数据或控制中的一或多者，所述导线的使用通过控制器1201来调节。控制器1201可以一或多个处理器的形式实现。
电子设备1211可包含额外存储器。系统1200中的存储器可构造为一或多种类型的存储器，例如但不限于：动态随机存取存储器(DRAM)、静态随机存取存储器(SRAM)、同步动态随机存取存储器(SDRAM)、同步图形随机存取存储器(SGRAM)、双倍数据速率动态随机存取存储器(DDR)、双倍数据速率SDRAM及基于磁性的存储器。
外围装置1209可包含显示器、成像装置、打印装置、无线装置、额外存储存储器及可结合控制器1201操作的控制装置。在各种实施例中，系统1200可包含但不限于光纤系统或装置、电光系统或装置、光学系统或装置、成像系统或装置及例如无线系统或装置、电信系统或装置及计算机等信息处置系统或装置。
虽然本文中已图解说明及描述特定实施例，但所述领域的技术人员将了解，经计算以实现相同目的的任何布置均可替代所展示的特定实施例。各种实施例使用本文中所描述的实施例的排列及/或组合。应理解，以上说明打算为说明性，而非限制性，且本文中所采用的措词或术语是出于说明目的。另外，在前述具体实施方式中，可见出于简化揭示内容的目的，各种特征被一起集合于单个实施例中。本发明的此方法不应解释为反映所主张实施例需要比每一权利要求中所明确陈述多的特征的打算。因此，特此将以上权利要求书并入到具体实施方式中，其中每一权利要求独立地作为单独实施例。

Claims (29)

1.一种设备，其包括：
电阻性存储器单元，其包含：
氧汇；
氧源；
电介质，其安置于所述氧汇与所述氧源之间；及
两个电极，其具有安置于其之间的所述氧汇、所述氧源及所述电介质，所述氧源及所述电介质经结构化：使得可通过将第一电压施加于所述两个电极之间来实现在所述电介质中设定导电细丝以将所述氧源耦合到所述氧汇，所述第一电压具有第一极性；及使得可通过将第二电压施加于所述两个电极之间而实现在所述电介质中重设所述细丝，所述第二电压具有第二极性，所述第二极性与所述第一极性相同。
2.根据权利要求1所述的设备，其中所述氧汇、所述氧源及所述电介质经结构化使得与用于实现所述重设相比，在所述两个电极之间使用量值较高、脉冲较短或量值既较高而脉冲又较短的电压来实现设定。
3.根据权利要求1所述的设备，其中所述氧汇、所述氧源及所述电介质经结构化使得与所述设定相比，所述电阻性存储器单元在所述重设中可借助较长脉冲或较短脉冲及较高电压或较低电压而操作。
4.根据权利要求1所述的设备，其中所述氧汇经结构化而在所述电阻性存储器单元的初始操作之前具有充足数目个空位使得所述电阻性存储器单元可操作达选定数目个循环。
5.根据权利要求4所述的设备，其中循环的所述数目等于至少一万个循环。
6.根据权利要求1所述的设备，其中所述电介质被结构化为所述氧汇与所述氧源之间的势垒区域。
7.根据权利要求1所述的设备，其中所述氧汇包含以下各项中的一或多者：(Pr，Ca)MnOx、(La，Sr)CaOx、(La，Sr)MnOx、SrTiOx，或呈ABO3、ABO3-δ、ABO3+δ、A2BO4、A0.6BO3、A1-xBO3、A0.3BO3及AnBnO3n+1的形式的材料，其中A及B为过渡金属离子。
8.根据权利要求1所述的设备，其中所述氧源包含以下各项中的一或多者：(Pr，Ca)MnOx、(La，Sr)CaOx、(La，Sr)MnOx、SrTiOx，或呈ABO3、ABO3-δ、ABO3+δ、A2BO4、A0.6BO3、A1-xBO3、A0.3BO3及AnBnO3n+1的形式的材料，其中A及B为过渡金属离子。
9.根据权利要求1所述的设备，其中所述两个电极中的一者或两者包含Pt、Ru、RuOx、Ir或SrRuO中的一或多者。
10.根据权利要求1所述的设备，其中所述电介质包含以下各项中的一或多者中的一或多者：ZrOx、YSZ、TaOx、HfSiOx、Al2O3、AlOx、CoO、CoOx、NiO、NiOx、Fe2O3、Fe3O4、FeOx、Cu2O、CuO、CuOx、Zn：FeOx、HfO2、HfOx、HfSiOx、SiOx、TiO2、TiOx、MgO、MgOx、MnO2、MnOx、Ti：NiO、TaOx、Ta2O5、WO2、WO3、WOx、ZnO、ZnOx、ZrO2、ZrOx、ZrSiOx，或这些材料的组合。
11.根据权利要求1所述的设备，其中所述电介质具有在约到约的范围内的厚度。
12.一种设备，其包括：
存取装置；
电阻性存储器元件，其耦合到所述存取装置，所述电阻性存储器元件包含：
氧汇；
氧源；
电介质，其被结构化为操作可变电阻区域，所述电介质安置于所述氧汇与所述氧源之间；及
两个电极，其中所述两个电极中的一者耦合到所述存取装置，所述两个电极具有安置于其之间的所述氧汇、所述氧源及所述电介质，所述氧源及所述电介质经结构化：使得可通过经由所述存取装置将第一电压施加于所述两个电极之间来实现在所述电介质中设定导电细丝以将所述氧源耦合到所述氧汇，所述第一电压具有第一极性；及使得可通过经由所述存取装置将第二电压施加于所述两个电极之间来实现在所述电介质中重设所述细丝，所述第二电压具有第二极性，所述第二极性与所述第一极性相同。
13.根据权利要求12所述的设备，其中所述存取装置及所述电阻性存储器元件被布置为存储器单元阵列中的存储器单元。
14.根据权利要求12所述的设备，其中所述氧汇及所述氧源为导电金属氧化物。
15.根据权利要求12所述的设备，其中所述电介质包含用以抑制氧在所述氧源与所述氧汇之间流动的势垒材料。
16.根据权利要求12所述的设备，其中所述电介质跨越所述氧源的表面接触所述氧源使得所述电介质延伸超出所述表面的端。
17.根据权利要求16所述的设备，其中所述氧汇跨越所述电介质的表面接触所述电介质使得所述氧汇延伸超出所述氧源的所述表面的所述端。
18.根据权利要求12所述的设备，其中所述存取装置为晶体管。
19.根据权利要求12所述的设备，其中所述设备为存储器装置。
20.一种方法，其包括：
形成电阻性存储器单元；
形成氧汇作为所述电阻性存储器单元的部分；
形成氧源作为所述电阻性存储器单元的部分；
形成安置于所述氧汇与所述氧源之间的电介质；及
形成具有安置于其之间的所述氧汇、所述氧源及所述电介质的两个电极，其中所述氧汇、所述氧源及所述电介质经结构化：使得通过将第一电压施加于所述两个电极之间来实现在所述电介质中设定导电细丝以将所述氧源耦合到所述氧汇，所述第一电压具有第一极性：及使得通过将第二电压施加于所述两个电极之间来实现在所述电介质中重设所述细丝，所述第二电压具有第二极性，所述第二极性与所述第一极性相同。
21.根据权利要求20所述的方法，其中形成所述氧汇包含与用以形成所述氧源相比在较高温度或较低氧分压下处理所述氧汇的材料以在所述材料中产生氧空位。
22.根据权利要求20所述的方法，其中形成所述氧汇包含基于经选择以在所述氧汇的材料中产生氧空位的化学计量法而处理所述材料。
23.根据权利要求20所述的方法，其中形成所述氧源及形成所述氧汇包含形成导电金属氧化物。
24.根据权利要求20所述的方法，其中形成所述电介质包含形成可抑制氧在所述氧源与所述氧汇之间流动的势垒。
25.一种方法，其包括：
将第一电压差施加于两个电极之间使得氧借助形成于电介质中的细丝从所述电介质被驱动到氧汇中，所述氧汇安置于所述两个电极中的一者与所述电介质之间；及
将第二电压差施加于所述两个电极之间使得氧从氧源被驱动到所述电介质中，所述氧源安置于所述电介质与所述两个电极中的另一者之间，所述第一电压差与所述第二电压差具有相同极性。
26.根据权利要求25所述的方法，其中施加所述第一电压差及所述施加所述第二电压差包含使用电压使得存储器单元经调谐以在两个电阻状态中操作。
27.根据权利要求25所述的方法，其中施加所述第一电压差包含施加所述第一电压差达一时间周期使得无大量的氧从所述氧源移动到所述电介质中。
28.根据权利要求25所述的方法，其中施加所述第二电压差包含以足以将氧驱动到所述电介质中的量值施加所述第二电压差以在所述电介质中移除所述细丝以减小所述氧源到所述氧汇的耦合且增加所述两个电极之间的电阻。
29.根据权利要求28所述的方法，其中施加所述第二电压差包含施加第二电压以完全移除所述细丝。
CN201380049034.3A 2012-08-21 2013-08-20 单极存储器装置 Active CN104662610B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/590,758 2012-08-21
US13/590,758 US8817522B2 (en) 2012-08-21 2012-08-21 Unipolar memory devices
PCT/US2013/055758 WO2014031617A1 (en) 2012-08-21 2013-08-20 Unipolar memory devices

Publications (2)

Publication Number Publication Date
CN104662610A true CN104662610A (zh) 2015-05-27
CN104662610B CN104662610B (zh) 2017-10-27

Family

ID=50147884

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380049034.3A Active CN104662610B (zh) 2012-08-21 2013-08-20 单极存储器装置

Country Status (6)

Country Link
US (1) US8817522B2 (zh)
EP (1) EP2888741B1 (zh)
JP (1) JP6110944B2 (zh)
KR (1) KR102165139B1 (zh)
CN (1) CN104662610B (zh)
WO (1) WO2014031617A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105679933A (zh) * 2016-04-12 2016-06-15 湘潭大学 一种基于导电丝和极化共控制的多值存储单元
CN105957962A (zh) * 2016-06-20 2016-09-21 西安交通大学 一种TiOx/Al2O3/TiOx三明治叠层阻变随机存储器薄膜及其制备方法
US10090462B2 (en) 2012-08-30 2018-10-02 Micron Technology, Inc. Resistive memory devices
CN115117236A (zh) * 2021-03-17 2022-09-27 华邦电子股份有限公司 电阻式随机存取存储器及其制造方法
CN116134523A (zh) * 2020-08-14 2023-05-16 美光科技公司 存储器单元的多状态编程

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8817522B2 (en) 2012-08-21 2014-08-26 Micron Technology, Inc. Unipolar memory devices
US9054164B1 (en) * 2013-12-23 2015-06-09 Intel Corporation Method of forming high density, high shorting margin, and low capacitance interconnects by alternating recessed trenches
WO2015195141A1 (en) * 2014-06-20 2015-12-23 Hewlett-Packard Development Company, L. P. Memristive memory cell resistance switch monitoring
WO2016048327A1 (en) * 2014-09-25 2016-03-31 Intel Corporation Rare earth metal & metal oxide electrode interfacing of oxide memory element in resistive random access memory cell
US20170271410A1 (en) * 2015-02-11 2017-09-21 Hewlett Packard Enterprise Development Lp Nonvolatile memory crossbar array
TWI584281B (zh) * 2015-04-16 2017-05-21 旺宏電子股份有限公司 相變化記憶體元件的修復方法及其應用
WO2017111930A1 (en) * 2015-12-22 2017-06-29 Intel Corporation High performance rram
WO2018004671A1 (en) * 2016-07-01 2018-01-04 Intel Corporation Rram devices with bottom ballast
US10734576B2 (en) 2018-03-16 2020-08-04 4D-S, Ltd. Resistive memory device having ohmic contacts
US10319907B1 (en) 2018-03-16 2019-06-11 4D-S, Ltd. Resistive memory device having a template layer
US10381558B1 (en) * 2018-03-16 2019-08-13 4D-S, Ltd. Resistive memory device having a retention layer
US10833262B2 (en) 2018-03-16 2020-11-10 4D-S, Ltd. Resistive memory device having a conductive barrier layer
US11289650B2 (en) * 2019-03-04 2022-03-29 International Business Machines Corporation Stacked access device and resistive memory
US11309024B2 (en) 2020-08-28 2022-04-19 Micron Technology, Inc. Memory cell programming that cancels threshold voltage drift
US11315634B1 (en) * 2020-10-20 2022-04-26 International Business Machines Corporation Device comprising tunable resistive elements

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090095985A1 (en) * 2007-10-10 2009-04-16 Samsung Electronics Co., Ltd. Multi-layer electrode, cross point memory array and method of manufacturing the same
US20090121823A1 (en) * 2006-09-28 2009-05-14 Fujitsu Limited Variable-resistance element
US20110233504A1 (en) * 2008-03-11 2011-09-29 Jun Liu Non-volatile memory with resistive access component
US20110310656A1 (en) * 2010-06-18 2011-12-22 Franz Kreupl Memory Cell With Resistance-Switching Layers Including Breakdown Layer
US20120088328A1 (en) * 2008-05-01 2012-04-12 Intermolecular, Inc. Non-volatile resistive-switching memories

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6972985B2 (en) 2004-05-03 2005-12-06 Unity Semiconductor Corporation Memory element having islands
US20130043452A1 (en) * 2011-08-15 2013-02-21 Unity Semiconductor Corporation Structures And Methods For Facilitating Enhanced Cycling Endurance Of Memory Accesses To Re-Writable Non Volatile Two Terminal Memory Elements
US8937292B2 (en) * 2011-08-15 2015-01-20 Unity Semiconductor Corporation Vertical cross point arrays for ultra high density memory applications
US7569459B2 (en) * 2006-06-30 2009-08-04 International Business Machines Corporation Nonvolatile programmable resistor memory cell
US8766224B2 (en) 2006-10-03 2014-07-01 Hewlett-Packard Development Company, L.P. Electrically actuated switch
US8067762B2 (en) 2006-11-16 2011-11-29 Macronix International Co., Ltd. Resistance random access memory structure for enhanced retention
US8173989B2 (en) 2007-05-30 2012-05-08 Samsung Electronics Co., Ltd. Resistive random access memory device and methods of manufacturing and operating the same
JP2009037703A (ja) 2007-08-02 2009-02-19 Toshiba Corp 抵抗変化メモリ
WO2009072213A1 (ja) * 2007-12-07 2009-06-11 Fujitsu Limited 抵抗変化型メモリ装置、不揮発性メモリ装置、およびその製造方法
JP2009218260A (ja) * 2008-03-07 2009-09-24 Fujitsu Ltd 抵抗変化型素子
KR20090126530A (ko) 2008-06-04 2009-12-09 삼성전자주식회사 저항성 메모리 소자
JP5476686B2 (ja) * 2008-07-24 2014-04-23 富士通株式会社 抵抗変化型素子および抵抗変化型素子製造方法
US8650355B2 (en) 2008-10-15 2014-02-11 Seagate Technology Llc Non-volatile resistive sense memory on-chip cache
US7974117B2 (en) 2008-10-30 2011-07-05 Seagate Technology Llc Non-volatile memory cell with programmable unipolar switching element
US7985962B2 (en) 2008-12-23 2011-07-26 Hewlett-Packard Development Company, L.P. Memristive device
JP5549105B2 (ja) * 2009-04-15 2014-07-16 ソニー株式会社 抵抗変化型メモリデバイスおよびその動作方法
US8488362B2 (en) 2009-04-29 2013-07-16 Macronix International Co., Ltd. Graded metal oxide resistance based semiconductor memory device
EP2259267B1 (en) 2009-06-02 2013-08-21 Imec Method for manufacturing a resistive switching memory cell comprising a nickel oxide layer operable at low-power and memory cells obtained thereof
EP2443657A4 (en) 2009-09-04 2013-07-31 Hewlett Packard Development Co MEMORISTS BASED ON METALLIC COMPOUNDS WITH MIXED VALENCIES
JP5468087B2 (ja) * 2009-11-30 2014-04-09 パナソニック株式会社 不揮発性記憶素子及び不揮発性記憶装置
US8198620B2 (en) 2009-12-14 2012-06-12 Industrial Technology Research Institute Resistance switching memory
US8872153B2 (en) 2010-09-27 2014-10-28 Hewlett-Packard Development Company, L.P. Device structure for long endurance memristors
JP5241962B2 (ja) * 2010-10-08 2013-07-17 パナソニック株式会社 不揮発性記憶素子およびその製造方法
WO2012102734A1 (en) 2011-01-28 2012-08-02 Hewlett-Packard Development Company, L.P. Methods, systems and apparatus for resistive memory
US8891276B2 (en) * 2011-06-10 2014-11-18 Unity Semiconductor Corporation Memory array with local bitlines and local-to-global bitline pass gates and gain stages
US8817522B2 (en) 2012-08-21 2014-08-26 Micron Technology, Inc. Unipolar memory devices
US9224945B2 (en) 2012-08-30 2015-12-29 Micron Technology, Inc. Resistive memory devices

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090121823A1 (en) * 2006-09-28 2009-05-14 Fujitsu Limited Variable-resistance element
US20090095985A1 (en) * 2007-10-10 2009-04-16 Samsung Electronics Co., Ltd. Multi-layer electrode, cross point memory array and method of manufacturing the same
US20110233504A1 (en) * 2008-03-11 2011-09-29 Jun Liu Non-volatile memory with resistive access component
US20120088328A1 (en) * 2008-05-01 2012-04-12 Intermolecular, Inc. Non-volatile resistive-switching memories
US20110310656A1 (en) * 2010-06-18 2011-12-22 Franz Kreupl Memory Cell With Resistance-Switching Layers Including Breakdown Layer

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10090462B2 (en) 2012-08-30 2018-10-02 Micron Technology, Inc. Resistive memory devices
CN105679933A (zh) * 2016-04-12 2016-06-15 湘潭大学 一种基于导电丝和极化共控制的多值存储单元
CN105679933B (zh) * 2016-04-12 2018-03-30 湘潭大学 一种基于导电丝和极化共控制的多值存储单元
CN105957962A (zh) * 2016-06-20 2016-09-21 西安交通大学 一种TiOx/Al2O3/TiOx三明治叠层阻变随机存储器薄膜及其制备方法
CN116134523A (zh) * 2020-08-14 2023-05-16 美光科技公司 存储器单元的多状态编程
CN115117236A (zh) * 2021-03-17 2022-09-27 华邦电子股份有限公司 电阻式随机存取存储器及其制造方法

Also Published As

Publication number Publication date
EP2888741B1 (en) 2018-05-02
KR20150047562A (ko) 2015-05-04
US8817522B2 (en) 2014-08-26
WO2014031617A1 (en) 2014-02-27
CN104662610B (zh) 2017-10-27
EP2888741A1 (en) 2015-07-01
EP2888741A4 (en) 2016-05-11
JP6110944B2 (ja) 2017-04-05
KR102165139B1 (ko) 2020-10-15
US20140056053A1 (en) 2014-02-27
JP2015534259A (ja) 2015-11-26

Similar Documents

Publication Publication Date Title
CN104662610A (zh) 单极存储器装置
US11398256B2 (en) Local bit lines and methods of selecting the same to access memory elements in cross-point arrays
US11144218B2 (en) Array voltage regulating technique to enable data operations on large memory arrays with resistive memory elements
TWI591815B (zh) 電阻式記憶體裝置
CN104520930B (zh) 具有垂直位线和阶梯字线以及垂直开关的三维存储器及其方法
US8139409B2 (en) Access signal adjustment circuits and methods for memory cells in a cross-point array
CN107086049A (zh) 电阻式随机存取存储器阵列的操作方法与集成电路芯片
US20140301131A1 (en) Multiple layer forming scheme for vertical cross point reram
CN105869670B (zh) 电阻式随机存取存储器
CN105321563B (zh) 非易失性半导体存储器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant