CN110970073B - 相变记忆电路、用于相变记忆装置的方法、脉冲产生系统 - Google Patents

相变记忆电路、用于相变记忆装置的方法、脉冲产生系统 Download PDF

Info

Publication number
CN110970073B
CN110970073B CN201910924590.XA CN201910924590A CN110970073B CN 110970073 B CN110970073 B CN 110970073B CN 201910924590 A CN201910924590 A CN 201910924590A CN 110970073 B CN110970073 B CN 110970073B
Authority
CN
China
Prior art keywords
pulse
phase change
change memory
memory device
duration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910924590.XA
Other languages
English (en)
Other versions
CN110970073A (zh
Inventor
陈佑昇
吴昭谊
张家文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US16/547,106 external-priority patent/US10971223B2/en
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN110970073A publication Critical patent/CN110970073A/zh
Application granted granted Critical
Publication of CN110970073B publication Critical patent/CN110970073B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0061—Timing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
    • G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/54—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using elements simulating biological cells, e.g. neuron
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0064—Verifying circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/222—Clock generating, synchronizing or distributing circuits within memory device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
    • G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
    • G06N3/065—Analogue means
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0045—Read using current through the cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0078—Write using current through the cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/009—Write using potential difference applied between cell electrodes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0092—Write characterized by the shape, e.g. form, length, amplitude of the write pulse
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/50—Resistive cell structure aspects
    • G11C2213/52—Structure characterized by the electrode material, shape, etc.
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/77—Array wherein the memory element being directly connected to the bit lines and word lines without any access device being used
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biomedical Technology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Biophysics (AREA)
  • Theoretical Computer Science (AREA)
  • Molecular Biology (AREA)
  • Neurology (AREA)
  • General Health & Medical Sciences (AREA)
  • Evolutionary Computation (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • Data Mining & Analysis (AREA)
  • Computational Linguistics (AREA)
  • Artificial Intelligence (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)

Abstract

一种相变记忆电路、用于相变记忆装置的方法、脉冲产生系统。方法包括将脉冲序列施加于相变记忆装置，脉冲序列的每个脉冲包括脉冲编号、振幅、前缘、脉冲宽度和后缘，其中后缘的持续时间比前缘的持续时间还要长。施加脉冲序列的操作包括在增加脉冲编号时增加幅度、脉冲宽度和后缘持续时间的其中至少一者。此方法还包括改变相变记忆装置的电导准位，以回应于施加脉冲序列。

Description

相变记忆电路、用于相变记忆装置的方法、脉冲产生系统
技术领域
本揭露实施例是有关于相变记忆装置。
背景技术
相变记忆体(phase-change memory，PCM)装置具有电阻值，此电阻值是通过将部分或全部的材料体积转换在低电阻结晶相和高电阻非晶相之间而改变。在记忆单元的应用中，目标电阻值通常分为两组，分别对应低逻辑准位和高逻辑准位。
在类突触(analog synapse)的应用中，目标电阻值通常包括，足够记忆单元的应用使用的两组以上的数值。类突触的应用通常包括突触阵列，其中相变记忆装置作为神经网络各层中的权重因子，此神经网络例如为多层感知器(multiplayer perception，MLP)神经网络。
发明内容
在一些实施例中，用于相变记忆装置的方法包括将脉冲序列施加于相变记忆装置，所述脉冲序列的每个脉冲包括脉冲编号、振幅、前缘、脉冲宽度、后缘，其中后缘的持续时间比前缘的持续时间还要长，并且改变相变记忆装置的电导准位，以回应于施加脉冲序列的操作。施加脉冲序列的操作包括增加振幅、脉冲宽度和后缘的持续时间的其中至少一者时增加脉冲编号。
在一些实施例中，一相变记忆电路包括脉冲产生电路以及相变记忆装置。脉冲产生电路用以输出脉冲序列，其中脉冲序列中的每一个脉冲包括脉冲编号以及振幅、脉冲宽度和后缘持续时间的其中至少之一者，其值随着脉冲编号增加，并且后缘的持续时间比脉冲前缘的持续时间还要长。相变记忆装置用以回应于该脉冲序列以从具有第一电导值的第一晶相配置重置至具有第二电导值的第二晶相配置。
在一些实施例中，脉冲产生系统包括处理器和非暂态计算机可读取储存媒体，包括用于一或多个程序的计算机程序码。该非暂态计算机可读取储存媒体与该计算机程序码是配制以通过处理器使脉冲产生系统定义具有N个脉冲的脉冲序列，并对于脉冲序列的每一个脉冲定义具有比前缘的持续时间长的持续时间的后缘，使脉冲被施加于相变记忆装置，并执行读取操作以决定相变记忆装置的电导值。
附图说明
当结合附图阅读时，从以下详细描述中可以最好地理解本揭露的各种态样。应注意，根据工业中的标准实务，各种特征并未按比例绘制。实际上，为了清楚讨论，可以任意增加或减少各种特征。
图1是根据一些实施例所绘示的相变记忆电路的示意图；
图2A至图2D是根据一些实施例所绘示的脉冲序列的示意图；
图3是根据一些实施例所绘示的神经网络层的示意图；
图4A至图4B是根据一些实施例所绘示的相变记忆装置的示意图；
图5是根据一些实施例绘示改变相变记忆装置的电导的方法流程图；
图6A与图6B是根据一些实施例绘示相变记忆装置的操作参数；
图7是根据一些实施例绘示脉冲产生系统的方块图。
【符号说明】
100：相变记忆电路
111、113：端点
120：相变记忆装置
121、123：端点
125：材料层
127、129：电极
200A～200D：脉冲序列
300：神经网络层
310：突触阵列
320：突触
325：电阻器
400A、400B：相变记忆装置
425A、425B：材料层
425AC、425AA、425BA、425BC：部分
427A、429A、427B、429B：电极
500：方法
510、520、530：操作
700：脉冲产生系统
702：处理器
704：计算机可读取储存媒体
706：计算机程序码
707：脉冲序列数据
708：总线
710：输入输出接口
712：网络接口
714：网络
742：使用者界面
具体实施方式
以下的揭露提供了各种不同的实施例或例子，用以实作所提供标的不同特征。为了简化本揭露，一些元件与布局的具体例子会在以下说明。当然，这些仅仅是例子而不是用以限制本揭露。例如，若在后续说明中提到了第一特征形成在第二特征上面，这可包括第一特征与第二特征是直接接触的实施例；这也可以包括第一特征与第二特征之间还形成其他特征的实施例，这使得第一特征与第二特征没有直接接触。此外，本揭露可能会在各种例子中重复图示符号及/或文字。此重复是为了简明与清晰的目的，但本身并不决定所讨论的各种实施例及/或设置之间的关系。
再者，在空间上相对的用语，例如底下、下面、较低、上面、较高等，是用来容易地解释在图示中一个元件或特征与另一个元件或特征之间的关系。这些空间上相对的用语除了涵盖在图示中所绘的方向，也涵盖了装置在使用或操作上不同的方向。这些装置也可被旋转(例如旋转90度或旋转至其他方向)，而在此所使用的空间上相对的描述同样也可以有相对应的解释。
在各种实施例中，相变记忆装置中以结晶相/非晶相为基础的电导值是由相变记忆电路施加一序列的脉冲来控制，其中脉冲的后缘持续时间比前缘持续时间还要长。特别是在重置操作中，结晶相与非晶相是控制以让电导降低至一最低电导值，相较于脉冲序列中后缘持续时间没有比前缘持续时间还要长的做法，上述施加脉冲序列的做法改善了电导值的控制。
图1是根据一些实施例绘示相变记忆电路100的示意图。图1所绘示的相变记忆电路100包括了脉冲产生电路110、相变记忆装置120与脉冲Pn。脉冲产生电路110包括了端点111、113，其中端点111耦接至相变记忆装置120的端点121，端点113耦接至相变记忆装置120的端点123。脉冲产生电路110是用以在端点111与端点113输出一序列的脉冲Pn(1≤n≤N)，此脉冲序列中脉冲的数目为N。
两个或两个以上电路元件被认为是基于直接电连接或电连接而耦合的，此直接电连接或电连接包括一个或多个额外的电路元件，因此能够被电晶体或其他开关装置控制，例如形成电阻或开路。
脉冲产生电路110是一或多个电子和/或机电电路，用以产生和输出脉冲Pn的序列(以下简写为脉冲Pn序列)，此脉冲Pn序列具有下面讨论的电压和时序特性。在各种实施例中，脉冲产生电路110包括一或多个处理装置，例如以下参照图7所描述的处理器702、讯号处理电路、逻辑电路、相变记忆装置120以外的一个相变记忆装置、或另一个适合产生并输出脉冲Pn的电路。
在一些实施例中，相变记忆电路100是一个神经网络的部分或全部，脉冲产生电路110包括了一个类突触阵列，例如是以下参照图3所描述的突触阵列310。
相变记忆装置120是一个电子或机电装置，其包括了设置在电极127与电极129之间的材料层125，其中电极127与电极129用以接收所施加的电压Va。在一些实施例中，除了材料层125与电极127、129之外，相变记忆装置120还包括了加热结构(未绘示)，其设置在电极127、129之间或附近。
材料层125包括一或多层的一或多种电阻材料，在一些实施例中这些电阻材料也被称为相变记忆材料，其能够在低电阻结晶相和高电阻非晶相之间转变。在各种实施例中，材料层125包括一或多种硫属化物材料，例如锗-锑-碲(GeSbTe或GST)、GeTe、GeSb、Sb2Te3或其他合适的相变材料，并且在一些实施例中还包括了一或多种掺杂剂，例如氮(N)、氧(O)、碳(C)、铟(In)、硅(Si)、锡(Sn)、镓(Ga)、砷(As)、硒(Se)或其他合适的掺杂材料。
在各种实施例中，电极127和电极129是平面且彼此平行排列的，并且具有相同的尺寸和形状，例如具有以下参照图4A所描述的相变记忆装置400A的支柱布置。在各种实施例中，电极127和电极129是平面且平行排列的，但具有不同的尺寸及/或不同的形状，例如具有以下参照图4B所描述的相变记忆装置400B的蘑菇布置。在各种实施例中，电极127、129也可设置为例如具有凹面或其他非平面几何形状，并且两者是以非平行关系排列，和/或具有非连续形状，使得材料层125是位于电极127和129之间。
在各种实施例中，电极127和电极129包括钨(W)、铜(Cu)、铝(Al)、铝-铜、或其他合适的导电材料中的一或多者。
在图1所示的实施例中，电极127和电极129是分别电性连接至相应的端点121和端点122，使得所施加的电压Va对应于电极127接收的电压V与电极129接收的电压Vr之间的差。
在各种实施例中，相变记忆装置120包括耦合在电极127和端点121之间和/或电极129和端点123之间的一或多个电路元件(未绘示)，由此在端点121和端点122之间的材料层125是串联地耦接至此一或多个电路元件。在这样的实施例中，所施加的电压Va对应于电压V和参考电压Vr之间的差值，此差值会因为上述一或多个电路元件上的压降而减小。在各种实施例中，所述一个或多个电路元件包括一或多个选择装置，例如电晶体或其他开关装置或二极体，或电阻装置，例如金属电阻器。
在操作中，相变记忆装置120由此配置成回应于施加的电压Va来产生电流I通过材料层125，使得材料层125的电阻值可基于所施加的电压Va和电流I的值来测量。在一些实施例中，电极127和电极129被配置为回应于一个或多个信号以接收所施加的电压Va，此信号例如为选择信号，由与材料层125串联的一个或多个电路元件所接收或由另外的一个或多个电路元件所接收，其选择性地在电极127和电极129上提供所施加的电压Va。
在操作中，回应于足够大的施加电压Va，电流I会通过材料层125和加热结构(如果存在的话)而引起自加热，从而引起温度升高。因此，相变记忆装置120被配置为回应于所施加的电压Va的值的范围来控制材料层125的温度范围。
材料层125的一种或多种材料被配置成透过施加电压Va，基于可控制的温度范围内的一个或多个温度值至少部分地在低电阻结晶相和高电阻非晶相之间转换。在操作中，上述两晶相之间的转换是基于初始晶相类型和在一范围内的一或多个温度的持续时间，此范围是对应于形成另一个晶相类型，即熔化结晶相以形成非晶相或从非晶相结晶成结晶相。因此，在特定时间和在材料层125的总体积内的给定位置处，相应的局部材料基于当前温度，最近温度历史和初始晶相类型处于两个晶相的其中一个，其中初始晶相类型是基于最近历史温度之前的晶相历史。在一些实施例中，最近的温度历史对应于所施加电压Va的脉冲(例如脉冲Pn)波形的长度。
由此，相变记忆装置120被配置使得总体积的各部分可通过施加的电压Va控制在两晶相的其中的一者，借此材料层125能够具有一晶相配置范围。晶相配置范围的几何形状和程度是材料层125的组成和几何形状以及一些布局的函数，此布局例如是加热结构的存在以及相变记忆装置120的实施例的几何形状。
一个特定的相位配置是对应于在结晶相中材料层125的一或多个体积相对于与非晶相中材料层125的一或多个体积之间的比率。此比率的最小值是对应于结晶相的最小体积，从而对应于材料层125的最小电导值，并且该比率的最大值是对应于结晶相的最大体积，从而对应至材料层125的最大电导值。
在一些实施例中，最小比率和最小电导值是对应于全非晶材料层125，最大比率和最大电导值是对应于全结晶材料层125。在各种实施例中，最小比率和最小电导值是对应于材料层125中处于结晶相的至少一部分，并且/或者最大比率和最大电导值是对应于材料层125中处于非晶相的至少一部分。
在一些实施例中，相变记忆装置120是对应于类突触阵列中特定的类突触(例如以下搭配图3描述的突触阵列310中的突触320)，上述的比率和电导值则是对应于特定类突触的权重。
材料层125内的温度曲线是以下参数的函数：相变记忆装置120的具体实施例的布置和几何形状、施加的电压Va的值、当前晶相配置、以及施加电压Va时的温度曲线和晶相配置历史。因此，在给定时间，材料层125内的温度曲线是以下参数的函数：当前施加的电压Va、由所施加的电压Va的最近历史所决定的最近温度历史、施加电压Va与最近温度历史之前的晶相配置。
在相变记忆电路100的在操作中，当前施加与最近施加的电压Va是对应至脉冲序列中的一个脉冲Pn。最近的温度与施加电压Va历史之前的材料层125的晶相配置是至少部分地根据脉冲Pn之前的脉冲序列所决定。因此，导致材料层125中以温度为基础的区域性晶相配置变化是以下参数的函数：给定脉冲Pn的电压和时序特性、以及在给定脉冲Pn之前的脉冲序列。
图1绘示了脉冲序列中代表性的一个脉冲Pn。为了说明起见，图1已被简化且不包括与非理想电路元件相关的不规则性，例如由于整流引起的失真、频宽限制、寄生电容、电阻或电感等。
每个脉冲Pn是具有电压V的信号，该电压V随着时间t在参考电压Vr和相对于参考电压Vr的振幅An之间变化。在各种实施例中，参考电压Vr具有固定值，例如为接地参考准位或其他直流准位，参考电压Vr也可以是可变值，例如是能够具有多个值之一的直流电压，这些值是由一个或多个操作条件所确定。
脉冲Pn的前缘具有前缘持续时间Ln，其是对应于电压V从参考电压Vr转变到振幅An的时间；脉冲Pn的脉冲宽度PWn是对应于电压V保持在振幅An的时间；脉冲Pn的后缘具有后缘持续时间Tn，其是对应于电压V从振幅An转变到参考电压Vr的时间。后缘持续时间Tn比前缘持续时间Ln还要长。
在图1所示的实施例中，上面描述的脉冲Pn的电压和时序特性是定义于脉冲产生电路110的一对端点111、113以及相变记忆装置120的一对端点对121、123。在各种实施例中，脉冲Pn的一或多个电压和时序特性是定义在端点111、113和/或端点121、123以外的一个或多个位置，例如在电极127、129或脉冲产生电路110和/或相变记忆装置120内的一或多个内部节点(未绘示)。
振幅An具有一个或多个数值以对应于材料层125的晶相配置的控制。在各种实施例中，所述一个或多个值对应于所施加的电压Va的值、或是相对地比施加电压Va之处更大的值(如上所述的在电压V与参考电压Vr之间会产生压降以实现电压Va)。
在各种实施例中，脉冲序列中的每一个脉冲Pn具有相同数值的振幅An，或者至少一个振幅An的数值不同于其他一或多个振幅An的数值。在一些实施例中，振幅An具有0.5伏(V)至10伏的一个或多个值。在一些实施例中，振幅An具有1V至6V的一个或多个值。
前缘持续时间Ln具有一个或多个值，其对应于相变记忆电路100中提供具有振幅An的电压V给相变记忆装置120的速度。在一些实施例中，相变记忆电路100根据一最小速度规格配置，并且前缘持续时间Ln具有一个或多个值，这些值等于或小于对应于最小速度的一最大持续时间。
在各种实施例中，脉冲序列中的每一个脉冲Pn具有相同数值的前缘持续时间Ln，或者至少一个前缘持续时间Ln的数值不同于其他一或多个前缘持续时间Ln的数值。在一些实施例中，前缘持续时间Ln是基于脉冲Pn前缘不变的斜率，使得前缘持续时间Ln的值是振幅An的值的函数。在一些实施例中，前缘持续时间Ln具有1纳秒(ns)至100纳秒范围内的一或多个值。在一些实施例中，前缘持续时间Ln具有5纳秒(ns)至20纳秒范围内的一或多个值。
脉冲宽度PWn具有一或多个数值，其是对应于基于振幅An对材料层125的晶相配置的控制。在各种实施例中，脉冲序列中的每一个脉冲Pn具有相同数值的脉冲宽度PWn，或者至少一个脉冲宽度PWn的数值不同于其他一或多个脉冲宽度PWn的数值。在一些实施例中，脉冲宽度PWn具有10纳秒(ns)至1000纳秒范围内的一或多个值。在一些实施例中，脉冲宽度PWn具有50纳秒(ns)至200纳秒范围内的一或多个值。在一些实施例中，脉冲宽度PWn具有80纳秒(ns)至120纳秒范围内的一或多个值。
后缘持续时间Tn具有一或多个数值，其是对应于基于振幅An对材料层125的晶相配置的控制。在一些实施例中，后缘持续时间Tn的一个或多个值是基于材料层125中材料的结晶温度。在各种实施例中，后缘持续时间Tn具有一或多个值，这些值会随着材料层125中材料的结晶温度增加而增加。
在各种实施例中，脉冲序列中的每一个脉冲Pn具有相同数值的后缘持续时间Tn，或者至少一个后缘持续时间Tn的数值不同于其他一或多个后缘持续时间Tn的数值。在一些实施例中，后缘持续时间Tn具有10纳秒(ns)至1000纳秒范围内的一或多个值。在一些实施例中，后缘持续时间Tn具有50纳秒(ns)至200纳秒范围内的一或多个值。在一些实施例中，后缘持续时间Tn具有75纳秒(ns)至125纳秒范围内的一或多个值。
在一些实施例中，脉冲序列中的每个脉冲Pn具有相同数值的振幅An、前缘持续时间Ln、脉冲宽度PWn和后缘持续时间Tn，或者至少一个振幅An、前缘持续时间Ln、脉冲宽度PWn或后缘持续时间Tn的数值不同于其他一或多个振幅An、前缘持续时间Ln、脉冲宽度PWn或后缘持续时间Tn的数值。在各种实施例中，脉冲Pn序列包括以下参照图2A～2D所描述的脉冲序列200A～200D的其中之一。
通过后缘持续时间Tn比前缘持续时间Ln还要长，脉冲Pn序列能够至少部分地基于相对于前缘持续时间Ln的后缘持续时间Tn来控制材料层125的晶相配置。特别是在重置操作中，材料层125的晶相配置的比率会降低至最小电导值，相较于后缘持续时间不比前缘持续时间更长的脉冲序列来说，施加后缘持续时间Tn比前缘持续时间Ln还要长的脉冲序列能够改善晶相配置控制。
图2A至图2D是根据一些实施例绘示对应的脉冲序列200A～200D的示意图。如下所述，脉冲序列200A包括相同的脉冲Pn，脉冲序列200B包括振幅An的值随着脉冲编号增加的脉冲Pn，脉冲序列200C包括脉冲宽度PWn的值随着脉冲编号增加的脉冲Pn，脉冲序列200D包括后缘持续时间Tn的值随着脉冲编号增加的脉冲Pn。
图2A绘示了脉冲序列200A的脉冲Pn，其对应于脉冲编号n＝1、2、N。如图2A所示，脉冲P1、P2、PN具有相同的振幅A1、A2、AN，相同的前缘持续时间L1、L2、LN，相同的脉冲宽度PW1、PW2、PWN，相同的后缘持续时间T1、T2、TN，其中对应的脉冲编号为n＝1、2、N。由此，脉冲序列200A的脉冲Pn具有与脉冲编号n无关的波形。
图2B绘示了脉冲序列200B的脉冲Pn，其对应于脉冲编号n＝1、2、N。如图2B所示，脉冲P1、P2、PN具有相同的前缘持续时间L1、L2、LN，相同的脉冲宽度PW1、PW2、PWN，以及相同的后缘持续时间T1、T2、TN，其中对应的脉冲编号为n＝1、2、N。脉冲序列200B的脉冲Pn具有随着脉冲编号n增加的振幅A1、A2、AN。
在一些实施例中，振幅An的值随着脉冲编号n线性地增加，这使得对于脉冲序列200B中每两个连续的脉冲编号来说，两个振幅An之间的差值是相同的。在各种实施例中，振幅An的值与脉冲序列200B的脉冲编号n具有一个或多个关系，而不是线性，其中振幅An的值随着脉冲编号n的增加而增加。
图2C绘示了脉冲序列200C的脉冲Pn，其对应于脉冲编号n＝1、2、N。如图2C所示，脉冲P1、P2、PN具有相同的振幅A1、A2、AN，相同的前缘持续时间L1、L2、LN与相同的后缘持续时间T1、T2、TN，其中对应的脉冲编号为n＝1、2、N。脉冲序列200C的脉冲Pn具有随着脉冲编号n增加的脉冲宽度PW1、PW2、PWN。
在一些实施例中，脉冲宽度PWn的值随着脉冲编号n线性地增加，这使得对于脉冲序列200C中每两个连续的脉冲编号来说，两个脉冲宽度PWn之间的差值是相同的。在各种实施例中，脉冲宽度PWn的值与脉冲序列200C的脉冲编号n具有一个或多个关系，而不是线性，其中脉冲宽度PWn的值随着脉冲编号n的增加而增加。
图2D绘示了脉冲序列200D的脉冲Pn，其对应于脉冲编号n＝1、2、N。如图2D所示，脉冲P1、P2、PN具有相同的振幅A1、A2、AN，相同的前缘持续时间L1、L2、LN与相同的脉冲宽度PW1、PW2、and PWN，其中对应的脉冲编号为n＝1、2、N。脉冲序列200D的脉冲Pn具有随着脉冲编号n增加的后缘持续时间T1、T2、TN。
在一些实施例中，后缘持续时间Tn的值随着脉冲编号n线性地增加，这使得对于脉冲序列200D中每两个连续的脉冲编号来说，两个后缘持续时间Tn之间的差值是相同的。在各种实施例中，后缘持续时间Tn的值与脉冲序列200D的脉冲编号n具有一个或多个关系，而不是线性，其中后缘持续时间Tn的值随着脉冲编号n的增加而增加。
在上述的每个实施例中，脉冲序列200A～200D包括了后缘持续时间Tn比前缘持续时间Ln更长的脉冲Pn，从而得到上述关于脉冲序列的好处。
图3是根据一些实施例绘示神经网络层300的示意图。神经网络层300可用作相变记忆电路100，并且包括可用作脉冲产生电路110的突触阵列310和可用作相变记忆装置120的突触320，这些元件已参照图1描述过。如以上参照图1所描述的，突触阵列310包括端点111、113，其分别连接到突触320的端点121、123，并且由此配置成提供脉冲Pn序列以作为相对于参考电压Vr的电压V。
神经网络层300是一个神经网络中一层的全部或部分，此神经网络例如为MLP神经网络，其中一或多个层中的每一者都被配置为对数据信号执行一或多个矩阵计算，此矩阵计算包括将权重施加于全部或部分的数据信号。在各种实施例中，神经网络层300是神经网络的隐藏层或输出层中的全部或部分。
神经网络层300包括对应于电压信号V1-Vm的m行和对应于电流信号I1-Ij的j列。列和行的每个交叉点都包括相变记忆装置，该相变记忆装置被配置为图3中的类突触以作为耦合在相应列和行之间的电阻器。每个电阻器具有对应于类突触权重的电导Gjm，使得一个给定的电流信号Ij是基于每个电压信号V1-Vm乘上相应电导Gj1-Gjm后的电流和。
在图3所示的非限制性范例中，突触320包括电阻器325，其耦合至第2列与第2行之间的电导G22，并且突触阵列310包括神经网络层300中的剩余突触。参照上述关于图1的描述，在操作中，突触阵列310中的突触被配置以在端点111、121与端点113、123处产生脉冲Pn序列，从而以控制电阻器325的晶相配置和电导G22。在各种实施例中，突触320是对应于耦合在神经网络层300内的其他位置的电阻器，并且突触阵列310是据此对应于剩余的突触。
在一些实施例中，突触阵列310除了剩余的突触之外还包括一个或多个电路(未绘示)，用以在端点111、121和端点113、123处产生脉冲Pn序列。在一些实施例中，突触320除了电阻器325之外还包括一个或多个电路元件(未绘示)，使得脉冲Pn序列回应于一个或多个控制信号选择性地施加至电阻器325上。在一些实施例中，突触阵列310和/或突触320包括了除端点111、121和端点113、123之外的一或多个端点(未绘示)，以便透过突触320整合至突触阵列310以外的电连接来施加脉冲Pn序列至电阻器325上。
通过施加后缘持续时间Tn比前缘持续时间Ln长的脉冲Pn序列来控制突触320的电阻器325的电导G22，神经网络层300能够实现上述关于脉冲序列的益处。
图4A图4B是根据一些实施例绘示对应的相变记忆装置400A、400B的示意图。如以上参照图1所描述的，相变记忆装置400A、400B可作为相变记忆装置120，其包括端点121、123，借此可以接收脉冲Pn序列以作为相对于参考电压Vr的电压V。图4A和4B都描绘了相变记忆装置的非限制性范例并且为了描述起见已被简化，举例来说，图4A与图4B仅包括了单个平面的剖面表示。
如图4A所示，相变记忆装置400A包括电极427A、电极429A与材料层425A，其中电极427A电性连接至端点121，电极429A电性连接至端点123，材料层425A位于电极427A和429A之间。参照上述关于图1相变记忆装置120的描述，材料层425A包括具有结晶相的部分425AC和具有非晶相的部分425AA。
电极427A和429A是平面且彼此平行排列，并且具有相同的尺寸和相同的形状(未绘示)，从而具有支柱布置。据此，部分425AC和部分425AA在电极427A和电极429A之间均匀地延伸，从而具有对应于相变记忆装置400A的晶相分布的相对体积。
如图4B所示，相变记忆装置400B包括电极427B、电极429B与材料层425B，其中电极427B电性连接至端点121，电极429B电性连接至端点123，材料层425B位于电极427B和429B之间。参照上述关于图1相变记忆装置120的描述，材料层425B包括具有结晶相的部分425BC和具有非晶相的部分425BA。
电极427B和电极429B是平面且彼此平行排列，电极429B小于电极427B，借此在一些实施例中电极427B和电极429B具有所谓的蘑菇布置。因此，部分425BA从电极429B的一边延伸至另一边，并且部分425BC从电极427B的一边延伸至另一边并围绕全部或部分的部分425BA。因此部分425BC和425BA在具有对应于相变记忆装置400B的晶相分布的相对体积。
通过施加后缘持续时间Tn比前缘持续时间间隔Ln更长的脉冲Pn序列来控制材料层425A和425B的晶相分布(借此控制电导)，具有相变记忆装置400A或相变记忆装置400B的相变记忆电路(例如图1所描述的相变记忆电路100)能够实现上述关于脉冲Pn序列的益处。
图5是根据一些实施例绘示改变相变记忆装置的电导的方法500流程图。在一些实施例中，改变相变记忆装置的电导包括改变图1所述的相变记忆装置120的电导。
在一些实施例中，整个或部分的方法500是由计算机的处理器执行。在一些实施例中，方法500的部分或全部由脉冲产生系统700的处理器702执行，以下会参照图7进行描述。
在一些实施例中，方法500的操作是按图5所示的顺序进行。在一些实施例中，方法500的操作是按图5所示顺序以外的顺序进行，以及/或者可同时进行。在一些实施例中，在执行方法500的一或多个操作之前、之中、期间和/或之后还可执行一个或多个操作。
在操作510，将脉冲序列施加于相变记忆装置，其中脉冲序列的每个脉冲包括后缘，该后缘的持续时间(亦称后缘持续时间)比脉冲前缘的持续时间(亦称前缘持续时间)还要长。在一些实施例中，脉冲序列的每个脉冲还包括脉冲编号、振幅和脉冲宽度，并且上述施加脉冲序列包括增加脉冲编号的同时增加振幅、脉冲宽度、或后缘持续时间的其中至少一者。
在一些实施例中，施加脉冲序列包括施加图1所述的脉冲Pn序列。在一些实施例中，施加脉冲序列包括施加图2A至图2D所述的脉冲序列200A～200D的其中一者。
在一些实施例中，增加振幅、脉冲宽度和后缘持续时间的其中至少一者的操作包括增加上述图1至图2D的振幅An。在一些实施例中，增加振幅、脉冲宽度和后缘持续时间的其中至少一者的操作包括随着脉冲编号线性地增加振幅。
在一些实施例中，增加振幅、脉冲宽度和后缘持续时间的其中至少一者的操作包括增加上述图1至图2D的脉冲宽度PWn。在一些实施例中，增加振幅、脉冲宽度和后缘持续时间的其中至少一者的操作包括随着脉冲编号线性地增加脉冲宽度。
在一些实施例中，增加振幅、脉冲宽度和后缘持续时间的其中至少一者的操作包括增加上述图1至图2D的后缘持续时间Tn。在一些实施例中，增加振幅、脉冲宽度和后缘持续时间的其中至少一者的操作包括随着脉冲编号线性地增加后缘持续时间。
在一些实施例中，施加脉冲序列至相变记忆装置包括用脉冲产生电路产生脉冲序列。在一些实施例中，利用脉冲产生电路产生脉冲序列包括利用上述图1的脉冲产生电路110来产生脉冲序列。
在一些实施例中，利用脉冲产生电路产生脉冲序列包括利用类突触阵列来产生脉冲序列。在一些实施例中，利用脉冲产生电路产生脉冲序列包括利用上述图3类突触阵列310来产生脉冲序列。
在一些实施例中，利用脉冲产生电路产生脉冲序列包括使用处理器定义脉冲序列。在一些实施例中，使用处理器定义脉冲序列包括使用以下参照图7所述处理器702来定义脉冲序列。
在一些实施例中，利用脉冲产生电路产生脉冲序列包括使用处理器使脉冲产生电路将脉冲序列施加于相变记忆装置。在一些实施例中，使脉冲产生电路将脉冲序列施加于相变记忆装置包括使用以下参照图7所述的处理器702。
在一些实施例中，将脉冲序列施加于相变记忆装置包括将脉冲序列施加于类突触。在一些实施例中，将脉冲序列施加于类突触包括将脉冲序列应用于上述图3的类突触320。
在一些实施例中，将脉冲序列施加于相变记忆装置包括将脉冲序列施加于相变记忆装置的材料层。在一些实施例中，将脉冲序列施加于相变记忆装置包括将脉冲序列施加于上述图1的相变记忆装置120的材料层125。在一些实施例中，将脉冲序列施加于相变记忆装置包括将脉冲序列施加于上述图4A和图4B中相变记忆装置400A的材料层425A或相变记忆装置400B的材料层425B。
在一些实施例中，施加脉冲序列包括施加每个脉冲，其对应的后缘持续时间是对应至于材料层的结晶温度。在一些实施例中，施加其后缘持续时间是对应至于材料层的结晶温度的每个脉冲包括使用处理器定义相应的后缘持续时间。在一些实施例中，使用处理器定义相应的后缘持续时间包括使用以下参照图7所述处理器702。
在操作520中，回应于施加脉冲序列，改变相变记忆装置的电导准位。在一些实施例中，改变相变记忆装置的电导准位包括降低相变记忆装置的电导准位。在一些实施例中，改变相变记忆装置的电导准位包括改变上述图1的相变记忆装置120的电导准位。
在一些实施例中，改变相变记忆装置的电导准位包括改变相变记忆装置的材料层的晶相配置。在一些实施例中，改变晶相配置包括减小材料层中结晶相与非晶相之间比例的数值。
在一些实施例中，改变相变记忆装置的电导准位包括改变上述图1的材料层125的晶相配置。在一些实施例中，改变相变记忆装置的电导准位包括改变上述图4A与图4B中的相变记忆装置400A的材料层425A的晶相配置或相变记忆装置400B的材料层425B的晶相配置。
在一些实施例中，改变相变记忆装置的电导准位包括改变类突触的权重。在一些实施例中，改变类突触的权重包括改变上述图3的突触320的权重。
在操作530，在一些实施例中，在脉冲序列的每个脉冲之后执行读取操作以决定相变记忆装置的电导值。在一些实施例中，执行读取操作包括描述相变记忆装置的特性。在一些实施例中，描述相变记忆装置的特性包括判断持续增加的脉冲编号和持续减小的电导值之间的关系。
在一些实施例中，执行读取操作包括回应于施加至相变记忆装置的电压，取得流经相变记忆装置的电流的测量值。在一些实施例中，参照上述关于图1与相变记忆装置120的描述，执行读取操作包括回应于所施加的电压Va取得电流Iin的测量值。
通过执行方法500的部分或全部操作，通过施加后缘持续时间比前缘持续时间还要长的脉冲序列来改变相变记忆装置的电导准位，从而控制相变记忆装置的电导准位，可以实现上述关于脉冲Pn序列的益处。
图6A与图6B是根据一些实施例绘示相变记忆装置的操作参数。图6A和6B都包括水平轴与垂直轴，水平轴对应于脉冲编号n，其包括从1到N的范围内的值，垂直轴对应于相变记忆装置120的材料层125的属性(以下将描述)，这些都可参照上述的脉冲Pn序列与图1至图2D。在图6A和6B中所绘示的相变记忆装置的操作参数是对应于通过执行上述图5中全部或部分的方法500而取得的特性数据。
在图6A和6B所绘示的非限制性范例中，脉冲Pn序列是对应于脉冲序列200B，如图2B所描述的，其中振幅An的值随着脉冲编号n增加。因此，沿水平轴所增加的脉冲编号n是对应于沿水平轴增加的脉冲Pn的振幅An(图6A和6B中未绘示出)。在一些实施例中，相变记忆装置的操作参数包括沿水平轴增加的脉冲编号n，其对应于图2C与图2D所述脉冲Pn的逐渐增加的脉冲宽度PWn或后缘持续时间Tn。
图6A绘示了材料层125的电阻值Rn，此电阻值Rn是脉冲编号n的函数，其中电阻值Rn以对数标度绘制。如图6A所示，对应于脉冲编号n＝1的第一脉冲P1具有振幅A1，此第一脉冲P1的施加是关联于电阻值R1，而电阻值R1是从施加第一脉冲P1之前的电阻值Rn开始下降。对于持续增加的脉冲编号n＝2至n＝N，脉冲Pn的施加是关联于持续减少的电阻值Rn，接着是持续增加的电阻值Rn。
图6B绘示了材料层125的电导值Gn，此电导值Gn作为脉冲编号n的函数，其中电导值Gn是以线性标度绘制。如图6B所示，对于持续增加的脉冲编号n＝1至n＝N，脉冲Pn的施加是关联于一开始持续增加而后续开始下降的电导值Gn，电导值Gn的分布是作为脉冲编号n的函数，此函数具有近似对称的形状。
特别是对于电导值Gn的减小，图6A和6B绘示出了控制相变记忆装置(例如相变记忆装置120)的电导准位的能力，其是通过施加图1所述的后缘持续时间比前缘持续时间Ln还要长的脉冲Pn序列来控制相变记忆装置来完成。
图7是根据一些实施例绘示脉冲产生系统700的方块图。根据一或多个实施例，改变相变记忆装置的电导的方法500中的一些或全部可例如使用脉冲产生系统700来实作。
在一些实施例中，脉冲产生系统700是通用计算设备，其包括处理器702和非暂态计算机可读取储存媒体704。计算机可读取储存媒体704与其他元件是用以储存(即编码)计算机程序码706(即一组可执行指令)。由处理器702执行的计算机程序码706表示(至少部分地)脉冲产生工具，其实现了一实施例中的方法的一部分或全部，例如为上述图5的方法500(在下文中做为所提到的过程和/或方法)。
处理器702经由总线708电耦合至计算机可读取储存媒体704。处理器702还通过总线708电耦合到输入输出接口710。网络接口712还经由总线708电耦合至处理器702。网络接口712连接到网络714，使得处理器702和计算机可读取储存媒体704能够通过网络714连接到外部元件。处理器702被配置为执行在计算机可读取储存媒体704中编码的计算机程序码706，以使系统700可用于执行所述过程和/或方法的一部分或全部。在一或多个实施例中，处理器702是中央处理单元(central processing unit，CPU)、多处理器、分散式处理系统、特殊应用集成电路(application specific integrated circuit，ASIC)和/或合适的处理单元。
在一个或多个实施例中，计算机可读取储存媒体704是电子、磁、光、电磁、红外和/或半导体系统(或装置或设备)。例如，计算机可读取储存媒体704包括半导体或固态记忆体、磁带、可移动计算机磁盘、随机存取记忆体(random acess memory，RAM)、只读记忆体(read-only memory，ROM)、刚性磁盘、和/或光盘。在使用光盘的一个或多个实施例中，计算机可读取储存媒体704包括只读光盘(compact disk-read only memory，CD-ROM)，可读写光盘(compact disk-read/write，CD-R/W)和/或数字视频光盘(digital video disc，DVD)。
在一个或多个实施例中，计算机可读取储存媒体704储存计算机程序码706，其配置成使脉冲产生系统700(其中这种执行至少部分地表示脉冲产生工具)可用于执行上述过程和/或方法的全部或部分。在一个或多个实施例中，计算机可读取储存媒体704还储存有助于执行全部或部分所述过程和/或方法的信息。在一个或多个实施例中，计算机可读取储存媒体704储存了脉冲序列数据707，其包括脉冲参数，例如是电压与时序定义(对应于上述图1至图2D的脉冲Pn序列)和/或相变记忆装置的特性数据，例如图5至图6B所述的数据。
脉冲产生系统700包括输入输出接口710。输入输出接口710耦合至外部电路。在一个或多个实施例中，输入输出接口710包括键盘、小键盘、鼠标、轨迹球、触控板、触控屏幕、和/或光标方向键，用于将信息和命令传送到处理器702。
脉冲产生系统700还包括耦合到处理器702的网络接口712。网络接口712允许系统700与网络714通信，其中一个或多个其他计算机系统连接到网络714。网络接口712包括无线网络接口，如蓝牙、WIFI、WIMAX、GPRS或WCDMA；或有线网络接口，如ETHERNET、USB或IEEE-1364。在一或多个实施例中，所提及的过程和/或方法的一部分或全部是实作在两个或更多个系统700中。
脉冲产生系统700用于通过输入输出接口710接收信息。通过输入输出接口710接收的信息包括指令、数据、设计规则、标准函数库和/或其他参数中的一个或多个，以供处理器702处理。该信息是通过总线708传送到处理器702。脉冲产生系统700用于通过输入输出接口710接收与使用者界面相关的信息。该信息作为使用者界面742储存在计算机可读取储存媒体704中。
在一些实施例中，所述过程和/或方法的一部分或全部被实现为用于由处理器执行的独立软件应用程序。在一些实施例中，部分或全部所述过程和/或方法被实现为作为附加软件应用程序的一部分中的软件应用程序。在一些实施例中，部分或全部所述过程和/或方法被实现为软件应用程序的插件。在一些实施例中，至少一个所提到的过程和/或方法被实现为作为脉冲产生工具的一部分的软件应用程序。在一些实施例中，部分或全部所述过程和/或方法被实现为脉冲产生系统700使用的软件应用程序。
在一些实施例中，这些过程被实现为储存在非暂态计算机可读取储存媒体中程序的功能。非暂态计算机可读取储存媒体的范例包括但不限于外部/可移动和/或内部/内建记忆体或记忆单元，例如为光盘(例如是DVD)、磁盘(例如是硬盘)、半导体记忆体(例如ROM)、RAM、记忆卡等的其中一或多者。
通过执行全部或部分的方法(例如方法500)的操作，脉冲产生系统700能够通过施加后缘持续时间比前缘持续时间还要长的脉冲来改变相变存储器设备的电导准位，借此控制相变记忆装置的电导准位来实现上述关于脉冲Pn序列的益处。
在一些实施例中，一种改变相变记忆装置的电导的方法包括将脉冲序列施加于相变记忆装置，所述脉冲序列的每个脉冲包括脉冲编号、振幅、前缘、脉冲宽度、后缘，其中后缘的持续时间比前缘的持续时间还要长，并且改变相变记忆装置的电导准位，以回应于施加脉冲序列的操作。施加脉冲序列的操作包括增加振幅、脉冲宽度和后缘的持续时间的其中至少一者时增加脉冲编号。在一些实施例中，将脉冲序列施加于相变记忆装置的操作包括将脉冲序列施加于相变记忆装置的材料层。在一些实施例中，施加脉冲序列的操作包括施加每个脉冲，其后缘的持续时间是对应于材料层的结晶温度。在一些实施例中，改变相变记忆装置的电导准位的操作包括降低相变记忆装置的电导准位。在一些实施例中，增加振幅、脉冲宽度和后缘的持续时间的其中至少一者的操作包括随着脉冲编号线性地增加振幅。在一些实施例中，增加振幅、脉冲宽度和后缘持续时间的其中至少一者的操作包括随着脉冲编号线性地增加脉冲宽度。在一些实施例中，增加振幅、脉冲宽度和后缘的持续时间的其中至少一者的操作包括随着脉冲编号线性地增加后缘的持续时间。在一些实施例中，改变相变记忆装置的电导准位的操作包括降低材料层的结晶相与材料层的非晶相之间的比例的数值。在一些实施例中，改变相变记忆装置的电导准位的操作包括改变类突触的权重。在一些实施例中，该方法更包括在脉冲序列的每一个脉冲之后实施读取操作。
在一些实施例中，一电路包括脉冲产生电路，用以输出脉冲序列，其中脉冲序列中的每一个脉冲包括脉冲编号以及振幅、脉冲宽度和后缘持续时间的其中至少之一者，其值随着脉冲编号增加，并且后缘的持续时间比脉冲前缘的持续时间还要长。该电路更包括相变记忆装置，用以回应于该脉冲序列以从具有第一电导值的第一晶相配置重置至具有第二电导值的第二晶相配置。在一些实施例中，相变记忆装置包括相变记忆材料，上述的第一电导值对应于相变记忆材料的结晶相对相变记忆材料的非晶相的比例的第一数值，第二电导值则对应于该比例的第二数值，此第二数值小于第一数值。在一些实施例中，相变记忆材料包括化合物，此化合物包括锗、锑或碲中的其中两者或两者以上。在一些实施例中，相变记忆装置包括突触阵列的第一类突触。在一些实施例中，脉冲产生电路包括该突触阵列的第二类突触。在一些实施例中，相变记忆装置包括第一电极与第二电极，用以接收脉冲序列，其中第一电极与第二电极具有支柱或蘑菇布置。
在一些实施例中，脉冲产生系统包括处理器和非暂态计算机可读取储存媒体，包括用于一或多个程序的计算机程序码。该非暂态计算机可读取储存媒体与该计算机程序码是配制以通过处理器使脉冲产生系统定义具有N个脉冲的脉冲序列，并对于脉冲序列的每一个脉冲定义定义具有比前缘的持续时间长的持续时间的后缘，使脉冲被施加于相变记忆装置，并执行读取操作以决定相变记忆装置的电导值。在一些实施例中，计算机可读取储存媒体与计算机程序码配置以通过处理器进一步使脉冲产生系统定义出具有脉冲数目N的脉冲序列，N是在由20至80的范围内。在一些实施例中，计算机可读取储存媒体与计算机程序码还用以通过处理器使脉冲产生系统基于相变记忆装置的材料层的结晶温度来定义每一个脉冲的后缘的持续时间。在一些实施例中，脉冲序列的每一个脉冲包括一脉冲编号n，其中1≤n≤N，计算机可读取储存媒体与计算机程序码还用以通过处理器使脉冲产生系统定义每一个脉冲的振幅、脉冲宽度和后缘持续时间的其中至少之一者的数值，其是以该脉冲编号n的线性函数来增加。
以上概述了数个实施例的特征，使得本领域具有通常知识者可以更了解本揭露的态样。本领域具有通常知识者可理解的是，他们已可把本揭露当作基础来设计或修改其它的制程或结构，借此完成和这些实施例相同的目标及/或优点。本领域具有通常知识者也应可明白，这些等效的建构并不脱离本揭露的精神与范围，并且他们可以在不脱离本揭露精神与范围的前提下做各种的改变、替换与变动。

Claims (20)

1.一种用于相变记忆装置的方法，其特征在于，该方法包括：
施加一脉冲序列至该相变记忆装置，其中该脉冲序列的每一复数个脉冲包括一脉冲编号、一振幅、一前缘、一脉冲宽度与一后缘，该后缘的持续时间比该前缘的持续时间还要长；以及
改变该相变记忆装置的一电导值，以回应施加该脉冲序列的操作，其中该脉冲序列中依序的该复数个脉冲各自的振幅、脉冲宽度或后缘持续时间的值随着各自的脉冲编号的增加而增加。
2.根据权利要求1所述的方法，其特征在于，其中施加该脉冲序列至该相变记忆装置的操作包括施加该脉冲序列至该相变记忆装置的一材料层。
3.根据权利要求2所述的方法，其特征在于，其中施加该脉冲序列的操作包括施加每一该些脉冲，其对应的该后缘的持续时间对应至该材料层的一结晶温度。
4.根据权利要求1所述的方法，其特征在于，其中改变该相变记忆装置的该电导值的操作包括降低该相变记忆装置的该电导值。
5.根据权利要求1所述的方法，其特征在于，其中增加该振幅、该脉冲宽度或该后缘持续时间的操作包括随着该脉冲编号线性地增加该振幅。
6.根据权利要求1所述的方法，其特征在于，其中增加该振幅、该脉冲宽度或该后缘持续时间的操作包括随着该脉冲编号线性地增加该脉冲宽度。
7.根据权利要求1所述的方法，其特征在于，其中增加该振幅、该脉冲宽度或该后缘持续时间的操作包括随着该脉冲编号线性地增加该后缘的持续时间。
8.根据权利要求1所述的方法，其特征在于，其中改变该相变记忆装置的该电导值的操作包括降低一材料层的一结晶相与该材料层的一非晶相之间的一比例的一数值。
9.根据权利要求1所述的方法，其特征在于，其中改变该相变记忆装置的该电导值的操作包括改变一类突触的一权重。
10.根据权利要求1所述的方法，其特征在于，还包括在该脉冲序列的每一该些脉冲之后实施一读取操作。
11.一种相变记忆电路，其特征在于，包括：
一脉冲产生电路，用以输出一脉冲序列，其中该脉冲序列的每一复数个脉冲包括：
一脉冲编号；
一振幅、一脉冲宽度和一后缘的持续时间其中的至少一者，其值随着该脉冲编号的增加而增加；以及
该后缘的持续时间比该脉冲的前缘的持续时间还要长；以及
一相变记忆装置，用以回应于该脉冲序列以从具有一第一电导值的一第一晶相配置重置至具有第二电导值的一第二晶相配置。
12.根据权利要求11所述的相变记忆电路，其特征在于，其中
该相变记忆装置包括一相变记忆材料，
该第一电导值是对应至该相变记忆材料的一结晶相对该相变记忆材料的一非晶相的一比例的一第一数值，以及
该第二电导值是对应至该比例的一第二数值，该第二数值小于该第一数值。
13.根据权利要求12所述的相变记忆电路，其特征在于，其中该相变记忆材料包括一化合物，该化合物包括锗、锑和碲其中二者或二者以上。
14.根据权利要求11所述的相变记忆电路，其特征在于，其中该相变记忆装置包括一突触阵列的一第一类突触。
15.根据权利要求14所述的相变记忆电路，其特征在于，其中该脉冲产生电路包括该突触阵列的一第二类突触。
16.根据权利要求11所述的相变记忆电路，其特征在于，其中该相变记忆装置包括第一电极与第二电极，用以接收该脉冲序列，其中该第一电极与该第二电极具有一支柱或蘑菇布置。
17.一种脉冲产生系统，其特征在于，包括：
一处理器；以及
一非暂态计算机可读取储存媒体，包括用于一或多个程序的计算机程序码，该非暂态计算机可读取储存媒体与该计算机程序码是配置以通过该处理器来使该脉冲产生系统：
定义具有N个脉冲的一脉冲序列；以及
对于该脉冲序列的每一脉冲：
定义具有比一前缘的持续时间长的持续时间的一后缘；
施加该脉冲序列，其中该脉冲序列中依序的复数个脉冲各自的振幅、脉冲宽度或后缘持续时间的值随着各自的脉冲编号的增加而增加；
使该脉冲被施加于一相变记忆装置；以及
执行一读取操作，以决定该相变记忆装置的一电导值。
18.根据权利要求17所述的脉冲产生系统，其特征在于，其中该计算机可读取储存媒体与该计算机程序码配置以通过该处理器进一步使该脉冲产生系统定义出具有一脉冲数目N的该脉冲序列，N是在由20至80的范围内。
19.根据权利要求17所述的脉冲产生系统，其特征在于，其中该计算机可读取储存媒体与该计算机程序码配置以通过该处理器使该脉冲产生系统基于该相变记忆装置的一材料层的一结晶温度来定义每一脉冲的该后缘的持续时间。
20.根据权利要求17所述的脉冲产生系统，其特征在于，其中该脉冲序列的每一脉冲包括该脉冲编号n，其中1≤n≤N，并且
该计算机可读取储存媒体与该计算机程序码配置以通过该处理器使该脉冲产生系统定义出每一脉冲的该振幅、该脉冲宽度和该后缘的持续时间其中至少之一者的数值，其是以该脉冲编号n的线性函数来增加。
CN201910924590.XA 2018-09-28 2019-09-27 相变记忆电路、用于相变记忆装置的方法、脉冲产生系统 Active CN110970073B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862738953P 2018-09-28 2018-09-28
US62/738,953 2018-09-28
US16/547,106 2019-08-21
US16/547,106 US10971223B2 (en) 2018-09-28 2019-08-21 Phase change memory operation method and circuit

Publications (2)

Publication Number Publication Date
CN110970073A CN110970073A (zh) 2020-04-07
CN110970073B true CN110970073B (zh) 2022-03-18

Family

ID=69781256

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910924590.XA Active CN110970073B (zh) 2018-09-28 2019-09-27 相变记忆电路、用于相变记忆装置的方法、脉冲产生系统

Country Status (3)

Country Link
US (1) US11217304B2 (zh)
CN (1) CN110970073B (zh)
DE (1) DE102019123183A1 (zh)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102598143A (zh) * 2009-10-30 2012-07-18 英特尔公司 用于相变存储器的双脉冲写入

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7893420B2 (en) 2007-09-20 2011-02-22 Taiwan Seminconductor Manufacturing Company, Ltd. Phase change memory with various grain sizes
US7821810B2 (en) 2008-03-14 2010-10-26 Micron Technology, Inc. Phase change memory adaptive programming
US8134857B2 (en) * 2008-06-27 2012-03-13 Macronix International Co., Ltd. Methods for high speed reading operation of phase change memory and device employing same
US8116115B2 (en) 2008-11-06 2012-02-14 Micron Technology, Inc. Multilevel phase change memory operation
EP2355105B1 (en) * 2010-02-02 2013-01-09 Nxp B.V. Phase change memory programming method and phase change memory
US8634235B2 (en) * 2010-06-25 2014-01-21 Macronix International Co., Ltd. Phase change memory coding
US9269042B2 (en) 2010-09-30 2016-02-23 International Business Machines Corporation Producing spike-timing dependent plasticity in a neuromorphic network utilizing phase change synaptic devices
US9214229B2 (en) * 2013-06-21 2015-12-15 Macronix International Co., Ltd. Phase change memory material and system for embedded memory applications
GB201419355D0 (en) 2014-10-30 2014-12-17 Ibm Neuromorphic synapses
US10490742B2 (en) 2017-08-28 2019-11-26 Taiwan Seminconductor Manufacturing Co., Ltd. Method for forming a phase change memory (PCM) cell with a low deviation contact area between a heater and a phase change element
US10672490B2 (en) 2018-01-17 2020-06-02 International Business Machines Corporation One-time-programmable memory in a high-density three-dimensional structure

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102598143A (zh) * 2009-10-30 2012-07-18 英特尔公司 用于相变存储器的双脉冲写入

Also Published As

Publication number Publication date
CN110970073A (zh) 2020-04-07
US11217304B2 (en) 2022-01-04
US20210210137A1 (en) 2021-07-08
DE102019123183A1 (de) 2020-04-02

Similar Documents

Publication Publication Date Title
CN109147856B (zh) 并行存取交叉点阵列中的存储器单元
Suri et al. Physical aspects of low power synapses based on phase change memory devices
CN110036444B (zh) 自适应存储器单元写入条件
US9177640B2 (en) Multi-level recording in a superlattice phase change memory cell
US20160379110A1 (en) Neuromorphic processing devices
US7969771B2 (en) Semiconductor device with thermally coupled phase change layers
US9070438B2 (en) Programming of phase-change memory cells
US10395732B2 (en) Resistive memory apparatus using variable-resistance channels with high- and low-resistance regions
US20210335422A1 (en) Method of operating resistive memory device to increase read margin
US11581039B2 (en) Methods of controlling PCRAM devices in single-level-cell (SLC) and multi-level-cell (MLC) modes and a controller for performing the same methods
US20200098427A1 (en) Resistive memory devices having parasitic resistance compensation during programming
EP3799050A1 (en) Techniques to generate & adjust program current pulses for cross-point nonvolatile memory
KR20200009460A (ko) 저항 변화 메모리 장치 및 그것의 구동 방법
CN110970073B (zh) 相变记忆电路、用于相变记忆装置的方法、脉冲产生系统
Hoffer et al. Stateful logic using phase change memory
US10971223B2 (en) Phase change memory operation method and circuit
WO2016118165A1 (en) Sensing an output signal in a crossbar array
Shi et al. Synaptic devices based on phase-change memory
CN114207724A (zh) 控制突触元件中电阻逐渐变化的装置和方法
US20240257871A1 (en) Phase-change memory cell and method for fabricating the same
Wicker et al. Potential application of time dependent threshold switching in neuromorphic computing
CN113921059A (zh) 纵横式数组装置及其写入方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant