CN109147856B - 并行存取交叉点阵列中的存储器单元 - Google Patents

并行存取交叉点阵列中的存储器单元 Download PDF

Info

Publication number
CN109147856B
CN109147856B CN201810798094.XA CN201810798094A CN109147856B CN 109147856 B CN109147856 B CN 109147856B CN 201810798094 A CN201810798094 A CN 201810798094A CN 109147856 B CN109147856 B CN 109147856B
Authority
CN
China
Prior art keywords
memory cell
memory
voltage
threshold
row
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810798094.XA
Other languages
English (en)
Other versions
CN109147856A (zh
Inventor
埃尔南·卡斯特罗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN109147856A publication Critical patent/CN109147856A/zh
Application granted granted Critical
Publication of CN109147856B publication Critical patent/CN109147856B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/003—Cell access
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0061—Timing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0097—Erasing, e.g. resetting, circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0088—Write with the simultaneous writing of a plurality of cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/10—Resistive cells; Technology aspects
    • G11C2213/15—Current-voltage curve
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/71—Three dimensional array
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/77—Array wherein the memory element being directly connected to the bit lines and word lines without any access device being used

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)

Abstract

本申请涉及并行存取交叉点阵列中的存储器单元。用于并行存取交叉点阵列中的存储器单元的方法及结构包含并行存取安置在第一选定列与第一选定行之间的第一存储器单元及安置在不同于所述第一选定列的第二选定列与不同于所述第一选定行的第二选定行之间的第二存储器单元。并行存取包含同时施加存取偏压于所述第一选定列与所述第一选定行之间及所述第二选定列与所述第二选定行之间。在所述单元处于定阈值状态或所述单元处于阈值后恢复周期中时进行所述并行存取。

Description

并行存取交叉点阵列中的存储器单元
分案申请的相关信息
本申请是国际申请号为PCT/US2014/052763、申请日为2014年8月26日、发明名称为“并行存取交叉点阵列中的存储器单元”的PCT申请进入中国国家阶段后申请号为201480049464.X的中国发明专利申请的分案申请。
技术领域
本文中揭示的标的物通常涉及集成电路中的装置，且特定地说涉及同时存取交叉点阵列内的多个单元的方法。
背景技术
并有硫属化物材料的装置(例如，双向阈值开关及相变存储元件)可在各种电子装置中找到。此类装置可在计算机、数码相机、蜂窝电话、个人数字助理等中使用。系统设计者可在确定是否针对特定应用而并有硫属化物材料及如何并有硫属化物材料时考虑的因素可包含例如物理大小、存储密度、可缩放性、操作电压及电流、读/写速度、读/写吞吐量、传输速率及/或功耗。
发明内容
一方面，本申请实施例提供一种并行存取存储器单元的方法，其包括：选择交叉点存储器阵列的第一列和第一行中的第一存储器单元；选择所述交叉点存储器阵列的第二列和第二行中的第二存储器单元；在第一阈值时段期间向所述第一存储器单元施加第一阈值偏压；在与所述第一阈值时段重叠的第二阈值时段期间向所述第二存储器单元施加第二阈值偏压；在所述第一阈值时段期间存取所述第一存储器单元，并在所述第二阈值时段期间存取所述第二存储器单元；以及在所述第一阈值时段之前将所述第一存储器单元的所述第一列和所述第二存储器单元的所述第二列预充电到第一禁止电压。
另一方面，本申请实施例提供一种并行存取存储器单元的方法，其包括：选择交叉点存储器阵列的第一列和第一行中的第一存储器单元；选择所述交叉点存储器阵列的第二列和第二行中的第二存储器单元；在第一阈值时段期间向所述第一存储器单元施加第一阈值偏压；在与所述第一阈值时段重叠的第二阈值时段期间向所述第二存储器单元施加第二阈值偏压；在所述第一阈值时段期间存取所述第一存储器单元，并在所述第二阈值时段期间存取所述第二存储器单元；以及在所述第一阈值时段之前将所述第一存储器单元的所述第一行和所述第二存储器单元的所述第二行预充电到第二禁止电压。
另一方面，本申请实施例提供一种并行存取存储器单元的方法，其包括：选择交叉点存储器阵列的第一列和第一行中的第一存储器单元；选择所述交叉点存储器阵列的第二列和第二行中的第二存储器单元；在第一阈值时段期间向所述第一存储器单元施加第一阈值偏压；在与所述第一阈值时段重叠的第二阈值时段期间向所述第二存储器单元施加第二阈值偏压；在所述第一阈值时段期间存取所述第一存储器单元，并在所述第二阈值时段期间存取所述第二存储器单元；至少部分基于在所述第一阈值时段期间向所述第一列中的至少一个存储器单元中的每一个的至少一行施加禁止偏压来禁止所述第一列中的所述至少一个存储器单元；以及至少部分基于在所述第一阈值时段期间向所述第一行中的至少一个存储器单元中的每一个的至少一列施加所述禁止偏压来禁止所述第一行中的所述至少一个存储器单元。
另一方面，本申请实施例提供一种用于存取存储器单元阵列中的存储器单元的方法，其包括：确定阵列中的至少两个存储器单元；选择所述阵列中的至少两列，每列对应于所述至少两个存储器单元中的一个；选择所述阵列中的至少两行，每行对应于所述至少两个存储器单元中的一个；将至少一个阈值偏压施加到所述至少两个存储器单元中的每一个以导致至少两个阈值时段；响应于施加所述至少一个阈值偏压到所述至少两个存储器单元中的每一个，在所述至少两个阈值时段期间降低所述至少两个存储器单元的阻抗；在所述至少两个阈值时段之前将所述至少两列预充电至第一禁止电压；以及当至少部分地基于将所述至少一个阈值偏压施加到所述阵列中的所述至少两个存储器单元中的每一个而降低所述至少两个存储器单元中的每一者的所述阻抗时，同时存取所述阵列中的所述至少两个存储器单元。
另一方面，本申请实施例提供一种存储器装置，其包括：第一存储器单元和第二存储器单元，其各自包括：位于第一电极和第二电极之间的选择器节点，其中所述第一电极接触沿第一方向定向的列；位于所述第二电极和第三电极之间的存储节点，其中所述第三电极接触沿第二方向定向的行；以及存储器控制器，其：将第一阈值偏压施加到所述第一存储器单元以导致第一阈值时段；响应于施加所述第一阈值偏压，在所述第一阈值时段期间降低所述第一存储器单元的阻抗；将第二阈值偏压施加到所述第二存储器单元以导致与所述第一阈值时段重叠的第二阈值时段；响应于施加所述第二阈值偏压，在所述第二阈值时段期间降低所述第二存储器单元的阻抗；在所述第一阈值时段之前将所述第一存储器单元的对应列和所述第二存储器单元的对应列预充电至第一禁止电压；以及当至少部分基于将所述第一阈值偏压施加到所述第一存储器单元且将所述第二阈值偏压施加到所述第二存储器单元而降低所述第一存储器单元的所述阻抗且降低所述第二存储器单元的所述阻抗时，同时存取所述第一存储器单元和所述第二存储器单元。
另一方面，本申请实施例提供一种存储器装置，其包括：第一存储器单元和第二存储器单元，其各自包括：位于第一电极和第二电极之间的选择器节点，其中所述第一电极接触沿第一方向定向的列；以及位于所述第二电极和第三电极之间的存储节点，其中所述第三电极接触沿第二方向定向的行；以及存储器控制器，其：将第一阈值偏压施加到所述第一存储器单元以导致第一阈值时段；响应于施加所述第一阈值偏压，在所述第一阈值时段期间降低所述第一存储器单元的阻抗；将第二阈值偏压施加到所述第二存储器单元以导致与所述第一阈值时段重叠的第二阈值时段；响应于施加所述第二阈值偏压，在所述第二阈值时段期间降低所述第二存储器单元的阻抗；以及当至少部分基于将所述第一阈值偏压施加到所述第一存储器单元且将所述第二阈值偏压施加到所述第二存储器单元而降低所述第一存储器单元的所述阻抗且降低所述第二存储器单元的所述阻抗降低时，同时存取所述第一存储器单元和所述第二存储器单元；选择与所述第一存储器单元相关联的对应列和对应行；在第一时段期间将与所述第一存储器单元相关联的所述对应列和所述对应行的电压电平修改为第一电压电平；选择与所述第二存储器单元相关联的对应列和对应行；以及在所述第一时段之后的第二时段期间将与所述第二存储器单元相关联的所述对应列和所述对应行的电压电平修改为第二电压电平。
另一方面，本申请实施例提供一种存取存储器单元的方法，所述方法包括：在第一阈值时段期间将第一电压施加到存储器阵列的第一列和第一行中的第一存储器单元；在与所述第一阈值时段重叠的第二阈值时段期间将第二电压施加到所述存储器阵列的第二列和第二行中的第二存储器单元；在所述第一阈值时段之后将施加到所述第一存储器单元的所述第一电压降低到第三电压，其中所述第三电压不同于所述第一电压；在所述第二阈值时段之后将施加到所述第二存储器单元的所述第二电压降低到第四电压，其中所述第四电压不同于所述第二电压；以及至少部分基于降低的第一电压来存取所述第一存储器单元且至少部分地基于降低的第二电压来存取所述第二存储器单元。
另一方面，本申请实施例提供一种存取存储器单元的方法，所述方法包括：对存储器阵列的第一列、第一行、第二列和第二行中的每一个施加至少一个阈值偏压，其中所述第一列和所述第一行中的每一个对应于第一存储器单元，且所述第二列和所述第二行中的每一个对应于第二存储器单元；降低所述存储器阵列的所述第一存储器单元和所述第二存储器单元中的每一个的阻抗；以及当所述存储器阵列的所述第一存储器单元和所述第二存储器单元中的每一个的阻抗降低时，存取所述第一存储器单元和所述第二存储器单元中的每一个。
另一方面，本申请实施例提供一种存储器装置，其包括：存储器阵列的第一列和第一行中的第一存储器单元；所述存储器阵列的第二列和第二行中的第二存储器单元；以及控制器，其耦合到所述存储器阵列，其中所述控制器可操作以：在第一阈值时段期间向所述第一存储器单元施加第一电压；在第二阈值时段期间向所述第二存储器单元施加第二电压；在所述第一阈值时段之后将施加到所述第一存储器单元的所述第一电压降低到第三电压；在所述第二阈值时段之后将施加到所述第二存储器单元的所述第二电压降低到第四电压；及在降低所述第一电压之后存取所述第一存储器单元且在降低所述第二电压之后存取所述第二存储器单元。
附图说明
本标的物尤其且明显在说明书的结束部分中指出并陈述。然而，关于组织及/或操作方法两者连同其目的、特征及/或优点，其可通过在连同附图一起阅读时参考以下详细描述最佳地理解，其中：
图1是根据一个实施例的描绘并有硫属化物材料的存储器单元的示意三维等距视图。
图2是根据一个实施例的描绘交叉点存储器阵列的示意平面图说明。
图3是根据一个实施例的用于并有相变材料的存储器单元的电流对电压图表。
图4是根据一个实施例的用于并有硫属化物材料的被存取的存储器单元的电压对时间演变的图表说明。
图5是根据一个实施例的相变存储器单元的阈值电压分布。
图6是根据一个实施例的描绘存取交叉点阵列中的存储器单元的方法的流程图。
图7A是根据一个实施例的用于并行存取的交叉点阵列中的存储器单元的电压对时间演变的图表说明。
图7B到7E是根据一个实施例的描绘交叉点阵列中被并行存取的存储器单元的平面图。
图8A是根据一个实施例的用于交叉点阵列中被并行存取的存储器单元的电压对时间演变的图表说明。
图8B到8E是根据一个实施例的描绘交叉点阵列中被并行存取的存储器单元的平面图。
具体实施方式
并有操作中改变电阻的材料的装置可在各种电子装置(例如，计算机、数码相机、蜂窝电话、个人数字助理等)中找到。并有此类材料的装置例如可为存储器装置。例如，硫属化物材料可通过从相邻加热器施加热量或通过对材料本身进行焦耳加热来改变其电阻。并有硫属化物材料的一些存储器装置可为相变存储器装置，其存储基于源自于硫属化物材料的相位的稳定变化的电阻变化的信息。相变存储器装置可提供优于其它存储器装置(例如快闪存储器装置及动态随机存取存储器装置(DRAM))的若干性能优点。例如，一些相变存储器装置可为非易失性的；即，存储器装置的物理及电状态在没有任何外部功率施加于其的情况下不会在保持时间(例如，长于一年)内基本上改变。此外，一些相变存储器装置可提供快速读取及写入存取时间(例如，快于10纳秒)及/或高的读取及写入存取带宽(例如，大于每秒100兆位)。此外，一些相变存储器装置可被布置在极高密度的存储器阵列(例如，在以局部金属化连接的最小存储器阵列单位中具有大于1百万个单元的交叉点阵列)中。硫属化物材料也可在双向阈值开关(OTS)装置中采用，所述双向阈值开关(OTS)装置还可在存储器阵列中使用，且特定地说可在相变存储器单元中用作与相变存储元件串联的选择器元件。
相变存储器装置关于特定类型的存储器存取操作(例如，写入、擦除、读取)的性能取决于许多因素。对于经阈值切换(下文更详细解释)的相变存储器单元，影响所有类型的存取带宽(例如，写入存取带宽、擦除存取带宽或读取带宽)的一个因素可为给相变存储器装置定阈值所消耗的时间。为了在经阈值切换的相变存储器单元中执行各种存取操作，首先给存储器单元定阈值；即，将单元置于低阻抗状态中，允许有足够多电流通过存储器单元以实现包含写入、擦除或读取的各种存取操作。定阈值事件本身与总存取时间相比可能相对较短。给相变存储器单元定阈值所消耗的时间继而可取决于许多因素，例如硫属化物材料的成分、施加于单元上的电压及存储器单元结构。
存取存储器内的多个存储器单元或位可独立于确定给存储器单元定阈值所消耗的时间的因素而增加存取带宽。一般来说，归因于定阈值事件的本质及阈值切换相变存储器单元的交叉点阵列中采用的偏压方案的本质，每次对一个单元执行存取操作。例如，阵列设计内可获得的电流量可使得并行存取多个单元是不切实际的。因此，需要并行存取交叉点存储器阵列中的多个存储器单元的方法。本文中教学的方法同时选择阈值切换相变存储器单元的交叉点阵列内的多个单元使得可并行实行写入、擦除、读取操作以增加存取带宽。
虽然本文中描述了关于交叉点存储器阵列的实施例，但是如本文中描述般同时存取多个装置也可具有存储器阵列上下文之外的应用，例如，开关、反熔丝等。类似地，虽然已描述了关于并有OTS的存储器单元及/或并有硫属化物材料的存储器存储元件的实施例，但是本文中教学的技术及结构的原理及优点可用于表明定阈值行为的其它材料。
图1描绘根据一个实施例的交叉点存储器阵列中的存储器单元10。图1中的存储器单元10是以堆叠配置布置在沿y方向延伸的列线20与沿x方向延伸的行线22之间的相变存储器单元。所述单元包含与列线20电通信的第一电极32、在第一电极32下电通信的选择器节点34、在选择器节点34下电通信的中间电极36、在中间电极36下电通信的存储节点38及在存储节点38与行线22之间电通信的第二电极40。堆叠配置的其它实施例是可行的。例如，存储节点38及选择器节点34在堆叠配置内的位置可彼此互换。在其它实例中，第一、第二及中间电极中的任一者可彼此互换。在又其它实例中，可省略第一电极32、中间电极36、第二电极40及选择器节点38中的任一者。此外，“行”及“列”符号可互换，且行及列通常垂直但是也可以交叉成除了90°之外的角度。
在一个实施例中，存储节点38及选择器节点34中的一者或两者可包括硫属化物材料。当存储节点38及选择器节点34两者均包括硫属化物材料时，存储节点38可包括可经历在室温下非易失性的相变的硫属化物材料。另一方面，选择器节点34可包括并不经历类似稳定相变的硫属化物材料。
在一个实施例中，存储节点38包含包含硫属化物成分的相变材料，硫属化物成分例如，包含铟(In)-锑(Sb)-碲(Te)(IST)合金系内的元素中的至少两者的合金(例如，In2Sb2Te5、In1Sb2Te4、In1Sb4Te7等)、包含锗(Ge)-锑(Sb)-碲(Te)(GST)合金系内的元素中的至少两者的合金(例如，Ge8Sb5Te8、Ge2Sb2Te5、Ge1Sb2Te4、Ge1Sb4Te7、Ge4Sb4Te7等)及其它硫属化物合金系。如本文中所使用的带连字符的化学成分标记指示包含在特定混合物或化合物中的元素，且旨在表示涉及所指示元素的所有化学计量。可在相变存储节点中使用的其它硫属化物合金系包含例如Ge-Te、In-Se、Sb-Te、Ga-Sb、In-Sb、As-Te、Al-Te、In-Ge-Te、Ge-Sb-Te、Te-Ge-As、In-Sb-Te、Te-Sn-Se、Ge-Se-Ga、Bi-Se-Sb、Ga-Se-Te、Sn-Sb-Te、In-Sb-Ge、Te-Ge-Sb-S、Te-Ge-Sn-O、Te-Ge-Sn-Au、Pd-Te-Ge-Sn、In-Se-Ti-Co、Ge-Sb-Te-Pd、Ge-Sb-Te-Co、Sb-Te-Bi-Se、Ag-In-Sb-Te、Ge-Sb-Se-Te、Ge-Sn-Sb-Te、Ge-Te-Sn-Ni、Ge-Te-Sn-Pd及Ge-Te-Sn-Pt。
当包含在存储器单元10中时，选择器节点34可为在一侧上通过中间电极36电耦合到存储节点38且在另一侧上通过第一电极32电连接到列线20的二端子选择器。在一个实施例中，包括硫属化物材料的选择器节点34可被称为双向阈值开关(OTS)。OTS可包含包含上文针对存储节点描述的硫属化物合金系中的任一者的硫属化物成分。此外，选择器节点可进一步包括抑制结晶的元素，例如砷(As)。在添加之后，例如As的元素通过抑制合金的任何非暂时性成核及/或生长来抑制结晶。因此，选择器节点34可经配置以当跨选择器节点34施加超过阈值电压的电势时切换到导电状态。此外，可在维持跨选择器节点的足够大保持电流时维持导电状态。OTS材料的实例尤其包含Te-As-Ge-Si、Ge-Te-Pb、Ge-Se-Te、Al-As-Te、Se-As-Ge-Si、Se-As-Ge-C、Se-Te-Ge-Si、Ge-Sb-Te-Se、Ge-Bi-Te-Se、Ge-As-Sb-Se、Ge-As-Bi-Te及Ge-As-Bi-Se。
图2说明根据一个实施例的包括沿y方向延伸的N个列20与沿x方向延伸的M个行22的交叉点处的N x M个存储器单元的交叉点存储器阵列50。包含第一到第N列20-1、20-2、…及20-N的N个列20可为存取线(例如，数字线或位线)，且包含第一到第M行22-1、22-2、…及22-M的M个行22可为存取线(例如，与列22交叉的字线)。存储器单元可为安置在由列20及行22形成的交叉点的至少子集处的相变存储器单元。
在一个实施例中，安置在由列20及行22中的任一者形成的交叉点处的存储器单元中的任一者可具有可为相对较高电阻状态(HRS)的电阻状态，其又被称为RESET状态，可对应于包含基本上非晶区域的相变材料。类似地，存储器单元中的任一者可具有可为相对较低电阻状态(LRS)的电阻状态，其又被称为SET状态，可对应于基本上结晶的相变材料。HRS及LRS可具有介于例如两百万与1百万之间的电阻比。在此实施方案下，低及高电阻状态可对应于每单元单个位存储器系统中的“1”状态及“0”状态。然而，状态“1”及“0”在其涉及高及低电阻状态时可互换使用以意指相反。
在其它实施例中，安置在由列及行中的任一者形成的交叉点处的存储器单元中的任一者可具有可为中间电阻状态的电阻状态。例如，存储器单元中的任一者可具有是第一、第二、第三及第四电阻状态中的任一者的电阻状态，其中第一电阻状态的电阻性大于第二电阻状态，第二电阻状态的电阻性大于第三电阻状态，且第三电阻状态的电阻性大于第四电阻状态。在此实施方案下，第一、第二、第三及第四电阻状态可对应于每单元两位存储器系统中的“00”、“01”、“10”及“00”状态。又其它实施例是可行的，其中第一到第八电阻状态表示每单元三位存储器系统中的状态，且其中第一到第十六电阻状态表示每单元四位存储器系统中的状态。
在一个实施例中，安置在由列20中的任一者及行22中的任一者形成的交叉点处的存储器单元中的每一者可通过存取操作来存取。如本文中所使用，存取操作可能是指写入存取操作、擦除存取操作或读取存取操作。对于相变存储器来说又可以称为编程操作或RESET操作的写入存取操作将存储器单元的电阻状态从相对较低电阻状态改变为相对较高电阻状态。类似地，对于相变存储器来说又可以称为SET操作的擦除操作将存储器单元的电阻状态从相对较高电阻状态改变为相对较低电阻状态。然而，术语“写入”及“擦除”在其指代RESET及SET操作时可互换使用以意指相反。例如，擦除操作可称为RESET操作，且编程或写入操作可称为SET操作。
在图2的所说明实施例中，安置在由列及行中的任一者形成的交叉点处的存储器单元中的每一者可个别地以位可定址存取模式偏压。如本文中所使用，施加于存储器单元的偏压是指跨存储器单元施加的电压差。在位可定址偏压模式中，待存取的存储器单元可称为位于由第n列20-n及第m行22-m形成的交叉点处的目标单元52。存取偏压可为电压控制偏压VACCESS，其可为SET存取偏压VSET、RESET存取偏压VRESET或读取存取偏压VREAD，可通过跨第n列20-n及第m行22-m施加存取电压而跨此实例的目标单元进行施加。在其它实例中，存取偏压可为电流控制偏压IACCESS，其可为SET存取电流ISET、RESET存取电流IRESET或读取存取电流IREAD。
在一个实施例中，可存取目标单元52，并同时抑制(即，禁止)剩余单元被存取。此可例如通过跨目标单元52施加VACCESS的偏压并同时跨剩余单元施加基本上低于VACCESS的偏压而实现。例如，VCOL SEL可施加于选定列(在此实例中，20-n)并同时施加VROW SEL于选定行(在此实例中，22-m)。同时，跨所有剩余列施加偏压VCOL INHIBIT且跨所有剩余行施加偏压VROW INHIBIT。在此配置下，当VCOL SEL与VROW SEL之间的偏压超过VACCESS时，可存取目标单元52。此外，跨沿选定列20-n的受抑制单元54的偏压的量值下降大约(VCOL SEL–VROW INHIBIT)。此后，沿选定列及行的表示为图2中的圆圈的目标单元52可称为“T”单元。此后，沿选定列的表示为图2中的正方形的受抑制单元54可称为“A”单元。此外，跨沿选定行22-m的受抑制单元56的偏压的量值下降大约(VROW SEL–VCOL INHIBIT)。此后，沿选定行的表示为图2中的三角形的受抑制单元56可称为“B”单元。此外，跨沿受抑制行及受抑制列的所有剩余受抑制单元58的偏压的量值下降大约(VCOL SEL–VROW INHIBIT)。此后，跨受抑制列及受抑制行的表示为图2中的X的受抑制单元58可称为“C”单元。
在一些实施例中，包括硫属化物材料的存储器单元上的存取操作可被描述为包含多个事件，包含定阈值事件。当跨存储器单元施加偏压达某个周期时，包括硫属化物材料的存储器单元可经历下文结合图3更详细讨论的定阈值事件(特征是流过存储器单元的电流量快速增加)及“迅速恢复”事件(特征是跨存储器单元的快速偏压降低)。定阈值事件可发生在存储节点、选择器节点或其两者中。一旦定阈值，存储器单元传导相对较大量的电流(例如，大于0.1μA)。
对包括硫属化物材料的存储器单元的存取操作可进一步包含相变事件。对于SET存取，相变事件可为非晶-到-结晶转变，其可由于足以引起非晶-到-结晶转变的SET电流ISET流过定阈值存储器单元(或流过相邻加热器)而发生在存储节点中。硫属化物材料的电阻的所得变化可从HRS变为LRS。
另一方面，对于RESET存取，相变事件可为结晶-到-非晶转变，其可由于足以引起结晶-到-非晶转变的RESET电流IRESET流过定阈值存储器单元(或流过相邻加热器)而发生在存储节点中。硫属化物材料的电阻的所得变化可从LRS变为HRS。
在一些境况下，流过定阈值存储器单元的电流或电流的持续时间不足以引起SET或HRS。在一些实施例中，可在此类境况下执行READ存取。
图3示意地说明根据一个实施例的说明经历存取操作的并有硫属化物材料的存储器单元的电流-电压(I-V)曲线的图表60。图表60说明经历RESET存取操作的相变存储器单元的HRS I-V曲线70及经历SET存取操作的相变存储器单元的LRS I-V曲线90。HRS I-V曲线70及LRS I-V曲线90中跨存储器单元的电压降可分别表示跨HRS状态中的存储节点及选择器节点以及跨LRS状态中的存储节点及选择器节点的组合电压降。在图表60中，x轴表示跨安置在第一电极与第二电极之间的相变存储器单元施加的偏压，且y轴表示以对数尺度测量的跨相变存储器单元的电流。
参考HRS I-V曲线70，在介于大约零伏特与HRS状态阈值电压VTH RESET之间的低电压偏压状态下，HRS中的存储器单元的HRS I-V曲线70的部分包含以相对较慢变化电流对电压为特征的HRS子阈值区域72。HRS子阈值区域72后面跟着HRS阈值“突出”区域74。在“突出”的峰值处，HRS I-V曲线70经历HRS I-V曲线的斜率的快速反转。HRS阈值区域74后面跟着以快速减小跨存储器单元的偏压为特征的HRS迅速恢复区域76，且HRS I-V曲线70的斜率具有负值(即，微分电阻为负)。HRS迅速恢复区域76后面跟着在大约VH的电压下的HRS保持区域78。HRS保持区域78后面跟着在大约VC RESET的电压下的HRS单元存取区域80。在HRS保持区域78与HRS单元存取区域80之间，HRS I-V曲线70具有极陡正斜率，其在一伏特的分率内可超过电流变化的数十倍。
参考LRS I-V曲线90，在介于大约零伏特与LRS状态阈值电压VTH SET之间的低电压偏压状态下，LRS中的存储器单元的LRS I-V曲线90的部分包含以相对较慢变化电流对电压为特征的LRS子阈值区域92。LRS子阈值区域92后面跟着LRS阈值“突出”区域94。在“突出”的峰值处，LRS I-V曲线90经历LRS I-V曲线的斜率的快速反转。LRS阈值区域94后面跟着以快速减小跨存储器单元的偏压为特征的LRS迅速恢复区域96，且LRS I-V曲线90的斜率具有负值(即，微分电阻为负)。LRS迅速恢复区域96后面跟着在大约VH的电压下的LRS保持区域98。LRS保持区域98后面跟着在大约VC SET的电压下的LRS单元存取区域100。在LRS保持区域98与LRS单元存取区域100之间，LRS I-V曲线90具有极陡正斜率，其在一伏特的分率内可超过电流变化的数十倍。
在图3中，HRS保持区域78及LRS保持区域98是以保持电压VH及保持电流IH为特征的HRS I-V曲线70及LRS I-V曲线90的区域。在一些实施例中，相变存储器单元保持在迅速恢复后的高导电状态中(例如，约100nA或更大的IH)，前提是流过相变存储器单元的电流基本上不会下降到IH以下。此外，在一些实施例中，HRS单元存取区域80及LRS单元存取区域100可以具有基本上类似的I-V特性，使得各自具有类似的陡正斜率。
在一些实施例中，一旦相变存储器单元通过以阈值电压VTH定阈值“被捕获”且随后通过允许电压及/或电流下降到VH及/或IH以下而“被释放”，相变存储器单元恢复到不导电状态。然而，相变存储器单元的VTH不会立即恢复到其初始值。相反地，VTH随时间(例如，随时间以对数形式)恢复到其初始值。相变存储器的此方面可提供随后通过“捕获及释放”并行存取多个单元方面的优点，如将结合图6到8讨论。
此外，在图3中，根据一个实施例，HRS I-V曲线70的HRS单元存取区域80可表示其中流过相变存储器单元的电流足以在相变存储器单元的存储节点中引起非晶-到-结晶SET转变的状态。另一方面，LRS I-V曲线90的LRS单元存取区域100可表示其中流过相变存储器单元的电流足以在相变存储器单元的存储节点中引起结晶-到-非晶RESET转变的状态。虽然图3中没有描绘，但是除了流过相变存储器单元的电流量之外，可以特性转变速率实行SET及RESET转变以实现所需HRS或LRS状态。例如，为了实现HRS状态，可采用从高电流到低电流的相对快速转变，而为了实现LRS状态，可实施从高电流到低电流的相对较缓转变。然而，为了表述清楚，后续描述中没有说明转变速率。此外，VH与VCSET之间及IH与IC之间的LRSI-V曲线90的部分可表示其中流过相变存储器单元的电流足以检测读取信号但是不足以在相变存储器单元的存储节点中引起RESET转变的状态。
在存储器单元的SET存取、RESET存取及READ存取操作中的每一者中，因为y轴为对数尺度，所以将明白，一旦给单元定阈值且大于至少IH的电流流过单元，流过定阈值单元的电流与流过未定阈值单元的电流的比可超过若干数量级(例如，3个数量级或更高)，且下文采用的技术可充分利用此状态。此高电流比可在后续存取操作中提供较低的总电流，其可在随后通过“捕获及保持”并行存取多个单元时加以利用，如将结合图6到8讨论。
图4说明根据一个实施例示意地描绘当存取存储器单元时交叉点阵列的列及行的电压-时间曲线的图表100。所说明的实施例表示包含定阈值事件及非晶-到-结晶转变事件的SET存取。然而，鉴于本文中的揭示，将了解，所描述的概念通常适用于RESET存取操作以及READ存取操作。y轴表示列或行的电压，且x轴表示时间。
在图4中，描绘了交叉点阵列112中的交叉点存储器阵列的各种单元配置。为了清楚起见，交叉点阵列112中只描绘了三行及列，其中目标T单元被表示为圆圈，A单元(即，沿选定列的受抑制单元)被表示为正方形，B单元(即，沿选定行的受抑制单元)被表示为三角形，且C单元(即，受抑制行与受抑制列之间的所有剩余受抑制单元)被表示为X。
在图4中的所说明实施例中，在给存储器单元定阈值之前，所有列最初(在选择之前)被预充电到列抑制电压电平(VCOL INH)130且所有行被预充电到行抑制电压电平(VROW INH)120。在此状态下，所有单元具有由C单元偏压138表示的预选定偏压，其可具有(VCOL INH-VROW INH)的量值。将明白，在一些实施例中，列抑制电压电平(VCOL INH)130及行抑制电压电平(VROW INH)120可基本上相同，使得(VCOL INH-VROW INH)的量值基本上为零。
随后，在时间t＝t0处，选定列及选定行的电压电平的量值分别增加到分别由选定列电压-时间(V-T)曲线122及选定行电压-时间(V-T)曲线132表示的电压电平VCOL SEL及VROW SEL。一旦选定行及选定列分别达到阈值电压电平VCOL TH及VROW TH，跨目标单元(T)的偏压可由阈值T单元偏压146表示，所述阈值T单元偏压146可具有(VCOL TH-VROW TH)的量值。此外，跨A、B及C单元的偏压可分别由可具有量值(VCOL TH-VROW INH)绝对值的预阈值A单元偏压142、可具有量值(VROW TH–VCOL INH)绝对值的预阈值B单元偏压134及可具有量值(VCOL INH-VROW INH)绝对值的预阈值C单元偏压138表示。
当T单元已遭遇阈值T单元偏压146达某个持续时间时，T单元在t＝tTH处经历由跨T单元的偏压的突然下降标记的定阈值事件，这可导致选定行V-T曲线132的电压的量值快速增加且可上升到VROW INH以上。t＝tTH处的定阈值事件还可导致选定列V-T曲线122的电压的量值快速降低。如所说明，选定行V-T曲线132的电压增加量值可大于选定列V-T曲线122的电压降低量值。在其它实施例中，选定行的电压增加量值可小于选定列的电压降低量值。
如上文讨论，一旦在t＝tTH处发生定阈值事件，通过存储器单元的电流可快速增加以给非晶-到-结晶转变提供足够大的电流。在一些实施例中，t＝tDESELECT与t＝tTH之间的周期可表示对应于后面跟着经历非晶-到-结晶相位转变的存储器单元的定阈值事件的非晶-到-结晶转变事件的周期。在非晶-到-结晶转变事件期间，跨T单元的偏压被减小到阈值后T单元偏压156。此外，在非晶-到-结晶转变事件期间，跨A、B及C单元的偏压可分别由阈值后A单元偏压152、阈值后B单元偏压144及阈值后C单元偏压148(未从138改变)表示。在所说明的实施例中，阈值后T单元偏压156可基本上低于阈值后A单元偏压152、阈值后B单元偏压144及阈值后C单元偏压148。
在一些实施例中，t＝tDESELECT可表示非晶-到-结晶转变的完成，此时所有列恢复到VCOL INH且所有行恢复到VROW INH。此时，跨所有单元(包含目标单元T)的偏压恢复到C单元偏压138。
因为存储器阵列具有数个存储器单元，所以存储器阵列可具有SET阈值电压VTH SET及RESET阈值电压VTH RESET的分布。图5是阈值电压分布标绘图180的示意表示。阈值分布标绘图180的x轴表示存储器阵列内的存储器单元的阈值电压，且阈值分布180的y轴表示具有阈值电压的单元的数目。
阈值分布标绘图180包含RESET VTH分布曲线188，其表示RESET状态中的交叉点存储器阵列中的存储器单元的VTH RESET的分布。RESET VTH分布曲线188具有RESET VTH范围190，其可为由RESET分布内的存储器单元的+/-nσ界定的范围，其中σ是RESET VTH分布的标准偏差。取决于存储器阵列的误差容限，n可具有介于例如3与5之间的值(例如4)。阈值分布标绘图180还包含SET VTH分布曲线184，其表示SET状态中的存储器阵列中的存储器单元的VTH SET的分布。SET VTH184分布曲线具有SET VTH范围186，其可为由SET分布内的存储器单元的+/-nσ界定的范围，其中σ是SET VTH的标准偏差。取决于交叉点存储器阵列的误差容限，n可具有介于例如3与5之间的值(例如4)。
在一些实施例中，SET VTH范围186及RESET VTH范围190可表示例如紧接着被编程为相应分布的VTH随时间的范围的快照。在SET及RESET状态两者中的单元的VTH可随时间改变，因为在一些境况下，在RESET或SET之后，存储器单元的VTH的值可增加或随时间“漂移”。在其它境况下，单元的VTH又可随时间降低。为了解释VTH随时间的此类变化，在一些实施例中，规范VTH范围198可由SET VTH分布曲线184内的单元被允许具有的最低VTH值(SET的下限或VTH,LLS)及RESET VTH分布曲线190内的单元被允许具有的最高VTH值(RESET VTH的上限或VTH,ULR)界定。在一些实施例中，以VTH,LLS及VTH,ULR为边界的VTH值范围可宽于SET VTH范围186内的最低SET VTH值及RESET VTH范围190内的最高RESET VTH值。
在存取操作期间，在给定时刻，存储器单元可具有规范范围198内的VTH值中的一者。在一些实施例中，包含A单元、B单元及C单元的受抑制单元可经配置以接收由抑制偏压范围194表示的抑制偏压，抑制偏压范围194的最高值不超过VTH,LLS。以此方式，并不无意切换受抑制单元。
如上文结合图3讨论，在通过施加超过SET VTH或RESET VTH的偏压“捕获”存储器单元之后，跨目标单元的偏压减小到“保持”电压值VH，在所述电压处，大约IH的电流值通过存储器单元。当通过允许跨存储器单元的偏压及/或通过存储器单元的电流下降到大约VH及/或IH以下来“释放”目标单元时，存储器单元的VTH“恢复”存储器单元在特性周期内的“迅速恢复”之前所具有的VTH值。即，永久相位转变不会发生在VTH的恢复期间。在一些实施例中，VTH可随时间以对数形式恢复。例如，存储器单元可在恢复周期内恢复其预迅速恢复VTH的50％，所述周期可持续约10纳秒与约50纳秒之间。在恢复周期期间，存储器单元的VTH可具有介于预迅速恢复VTH值与VH之间的值。在本文中可称为“捕获及释放方法”的一个实施例中，“已释放的”存储器单元的临时降低的VTH可用来并行存取存储器单元(SET、RESET或READ)。在本文中可称为“捕获及保持方法”的另一实施例中，“保持”存储器单元的临时降低的阈值后目标单元偏压可用来并行存取存储器单元(SET、RESET或READ)。参考图5，在这些实施例中，当存取偏压小于VTH,LLS时，可并行存取定阈值的存取器单元，而不会无意地给受抑制存储器单元定阈值。在下文中，参考图6到8，揭示了存取交叉点阵列内的存储器单元的实施例。
图6是根据一个方面的说明并行存取交叉点存储器阵列中的存储器单元的方法的方框图200。所述方法包含通过施加第一阈值偏压于第一选定列与第一选定行之间给安置在第一选定列与第一选定行之间的第一目标存储器单元定阈值210。例如，第一偏压可为第一目标存储器单元的阈值目标单元偏压。所述方法此外包含通过施加第二阈值偏压于不同于第一选定列的第二选定列与不同于第一选定行的第二选定行之间给安置在第二选定列与第二选定行之间的第二目标存储器单元定阈值220。例如，第二偏压可为第二目标存储器单元的阈值目标单元偏压，其可基本上类似于第一目标存储器单元的阈值目标单元偏压。所述方法此外包含通过施加第一存取偏压于第一选定列与第一选定行之间且施加第二存取偏压于第二选定列与第二选定行之间并行存取第一及第二目标存储器单元230。例如，第一及第二存取偏压可为阈值后SET存取偏压、阈值后RESET存取偏压或阈值后READ存取偏压。当目标单元处于定阈值状态(又称为“保持”状态；参见下文结合图8A到8E的“捕获及保持”方法讨论)中或在从保持状态释放第一及第二目标存储器单元之后在降低的VTH状态下(例如，如结合图3所描述，在定阈值之后或在刷新操作(参见下文结合图7A到7E的“捕获及释放”方法讨论)之后的恢复周期内)时，阈值后存取偏压可施加于第一及第二目标存储器单元，且因此阈值后存取偏压的量值基本上低于第一及第二阈值偏压。
另一方面，包括存储器阵列的存储器装置或系统包括存储器控制器，其经配置以根据一个实施例并行存取交叉点存储器阵列中的存储器单元。存储器控制器经配置以通过施加第一阈值偏压于第一选定列与第一选定行之间给安置在第一选定列与第一选定行之间的第一目标存储器单元定阈值。例如，第一阈值偏压可为第一目标存储器单元的阈值目标单元偏压。存储器控制器此外经配置以通过施加第二阈值偏压于不同于第一选定列的第二选定列与不同于第一选定行的第二选定行之间给安置在第二选定列与第二选定行之间的第二目标存储器单元定阈值。例如，第二阈值偏压可为第二目标存储器单元的阈值目标单元偏压，其可基本上类似于第一目标存储器单元的阈值目标单元偏压。存储器控制器此外经配置以通过施加第一存取偏压于第一选定列与第一选定行之间且施加第二存取偏压于第二选定列与第二选定行之间并行存取第一及第二存储器单元。例如，第一及第二存取偏压可为阈值后SET存取偏压、阈值后RESET存取偏压或阈值后READ存取偏压。当目标单元处于定阈值状态(又称为“保持”状态；参见下文结合图8A到8E的“捕获及保持”讨论)中或在从保持状态释放第一及第二目标存储器单元之后在降低的VTH状态下(例如，如结合图3所描述，在定阈值之后或在刷新操作(参见下文结合图7A到7E的“捕获及释放”讨论)之后的恢复周期内)时，阈值后存取偏压可施加于第一及第二存储器单元，且因此阈值后存取偏压的量值基本上低于第一及第二阈值偏压。在一个实施例中，存取偏压的量值小于第一及第二阈值偏压的大约一半。在另一实施例中，存取偏压的量值小于第一及第二阈值偏压的大约三分之一。然而，将明白，存取偏压的特定值可被选择为可能已经获得或预期用于后续操作的便捷电平。
在一些实施例中，在“捕获及保持”及“捕获及释放”两种方法中，混合存取操作是可行的。例如，第一存取偏压可为阈值后SET存取偏压、阈值后RESET存取偏压或阈值后READ存取偏压中的一者，而第二存取偏压可为阈值后SET存取偏压、阈值后RESET存取偏压或阈值后READ存取偏压中的不同者。
图7A到7E表示根据一个实施例的并行存取交叉点存储器阵列中的存储器单元的“捕获及释放”方法，其包含通过定阈值“捕获”适当数目的目标存储器单元及个别地“释放”目标存储器单元，后面接着并行存取(例如，SET存取)目标存储器单元。图7A示意地说明图表200，其示意地描绘存取存储器单元时交叉点阵列的列及行的电压-时间曲线。所说明的实施例表示SET存取操作。然而，鉴于本文中的揭示，将了解所描述的概念通常适用于RESET存取操作及READ存取操作。图表200的y轴及x轴分别表示存取操作期间列或行的电压及对应时间。图7B到7E示意地说明当存取存储器单元时交叉点存储器阵列中的各种单元配置。为了清楚起见，交叉点阵列中只描绘了四行(266a到266d，从顶部到底部)及四列(262a到262d，从左到右)，其中目标单元T被表示为圆圈、A单元(即，沿选定列的受抑制单元)被表示为正方形、B单元(即，沿选定行的受抑制单元)被表示为三角形，且C单元(即，跨非选定且受抑制行及非选定且受抑制列的所有剩余受抑制单元)被表示为X。
参考图7B，并行存取存储器单元的“捕获及释放”方法包含通过施加第一阈值目标单元偏压于第一选定列262b与第一选定行266c之间给第一目标存储器(T1)单元270a定阈值。第一偏压在所说明的实施例中是VTH SET偏压。参考图7A，给第一目标存储器单元定阈值包含最初将所有列预充电到列抑制电压电平VCOL INH130且将所有行预充电到行抑制电压电平VROW INH 120。即，最初，所有单元具有C单元偏压，其可具有(VCOL INH-VROW INH)的量值。
在一个实施例中，VCOL INH及VROW INHIBIT可各自具有介于大约VTH SET的四分之一与四分之三之间的值，例如大约VTH SET/2。在一个实施例中，C单元偏压可介于约零与VTH SET的10％之间。
给T1单元270a定阈值此外包含在初始时间t＝t0处，将第一选定列262b的电压电平增加到VCOL TH且将第一选定行266c的电压电平(量值的绝对值)增加到VROW TH。参考图7A，将电压电平增加直到第一定阈值事件是通过第一选定列电压-时间(V-T)曲线216a的上升边沿及第一选定行电压-时间(V-T)曲线220a的上升(量值的绝对值)边沿来表示。当目标单元270a已置于阈值目标(T)单元偏压146下达某个持续时间时，t＝tTH1处可发生第一定阈值事件。在一个实施例中，T单元偏压146可具有(VCOL TH+VROW TH)的量值。在一个实施例中，当第一选定列电压-时间(V-T)曲线216a及第一选定行电压-时间(V-T)曲线220a达到其峰值时，可发生t＝tTH1。
参考图7B，给T1单元270a定阈值此外包含通过施加预阈值A单元偏压142(类似于图4中的A单元偏压142)于第一选定列262b与受抑制行266a、266b及266d之间来抑制选定列262b与受抑制行266a、266b及266d之间的多个第一受抑制存储器(A)单元。此外，给T1单元270a定阈值包含通过施加预阈值B单元偏压134(类似于图4中的B单元偏压134)于第一选定行266c与受抑制列262a、262c及262d之间来抑制选定行266c与受抑制列262a、262c及262d之间的多个第二受抑制存储器(B)单元。类似于图4，为了跨A单元提供预阈值A单元偏压142且为了维持跨B单元的预阈值B单元偏压134，受抑制列262a、262c及262d的电压电平及受抑制行266a、266b及266d的电压电平分别维持在VCOL INH及VROW INH。因此，类似于图4，跨目标单元270a施加T单元偏压146。
仍然参考图7B，给T1单元270a定阈值此外包含通过施加预阈值C单元偏压138(类似于图4中的C单元偏压138)于受抑制列262a、262c及262d与受抑制行266a、266b及266d之间来抑制受抑制列262a、262c及262d与受抑制行266a、266b及266d之间的多个第三受抑制存储器(C)单元。类似于图4，可通过分别将VCOL INH及VROW INH提供到受抑制列及受抑制行来跨沿受抑制列262a、262c及262d及受抑制行266a、266b及266d的多个第三抑制C存储器单元提供预阈值C单元偏压138。
调整第一抑制偏压(预阈值A单元偏压142)及第二抑制偏压(预阈值B单元偏压134)的量值在交叉点阵列的总泄漏电流且因此功耗方面可能是重要的。在一些实施例中，第一抑制偏压的量值基本上在量值方面类似于第二抑制偏压，当电压电平VCOL INH及VROW INH具有类似值时情况可能如此。在这些实施例中，量值可由(VCOL INH-VROW INH)表示的第三抑制偏压(预阈值C单元偏压138)可相对较低，例如介于大约零与VTH RESET的10％之间。其它实施例是可行的，其中第一抑制偏压(预阈值A单元偏压142)的量值与第二抑制偏压(预阈值B单元偏压134)的量值相比基本上不同。在这些实施例中，第三抑制偏压(预阈值C单元偏压138)可介于大约VTH RESET的10％与30％之间。
一旦如上文所述般在t＝tTH1处发生第一定阈值事件，并行存取存储器单元的“捕获及释放”方法进一步包含如图7A中说明般由第一选定列V-T曲线216a及第一选定行V-T曲线220a的下降(量值的绝对值)边沿将选定列262b及选定行266c分别恢复到VCOL INH及VROW INH。通过此过程，所有单元恢复到具有C单元偏压138。图7C中示出了此状态。在所说明的实施例中，跨T1单元的偏压可下降到VH以下，借此“释放”(即，终止)T1单元的定阈值状态。如上文讨论，此状态下的T1单元具有低于其在定阈值之前的初始VTH的VTH。
现在参考图7D，根据所说明的实施方案，并行存取存储器单元的“捕获及释放”方法包含通过施加第二阈值目标单元偏压于第二选定列262c与第二选定行266b之间来给第二目标存储器(T2)单元270b定阈值。包含在给T2单元270b定阈值中的操作类似于上文针对给T1单元270a定阈值描述的操作，且可参考图7A中的第二选定列电压-时间(V-T)曲线216b及第二选定行电压-时间(V-T)曲线220b来描述。T2单元270b是在选择T1单元270a来定阈值时选自第三受抑制存储器(C)单元中的一者(即，安置在先前受抑制列262a、262c及262d中的一者与先前受抑制行266a、266b及266d中的一者之间的存储器单元)。在时间t＝tTH2处，第二选定列262c的电压电平增加到VCOL SEL且第二选定行266b的电压电平(量值的绝对值)增加到VROW SEL。类似于给T1单元270定阈值，给T2单元270b定阈值可发生在T2270b被置于T单元偏压146下达某个持续时间之后的t＝tTH2处。
此外，类似于给T1单元270a定阈值，给T2单元270b定阈值包含通过施加预阈值A单元偏压142于第二选定列262c与多个受抑制行266a、266c及266d之间来抑制第二选定列262c与受抑制行266a、266c及266d之间的多个第一受抑制存储器(A)单元。此外，给T2单元270b定阈值包含通过施加预阈值B单元偏压134于第二选定行266b与多个受抑制列262a、262b及262d之间来抑制第二选定行266b与受抑制列262a、262b及262d之间的多个第二受抑制存储器(B)单元。此外，给T2单元定阈值包含通过施加预阈值C单元偏压138于受抑制列262a、262b及262d与受抑制行266a、266c及266d之间来抑制受抑制列262a、262b及262d与受抑制行266a、266c及266d之间的多个第三受抑制存储器(C)单元。
在如上文所述般在t＝tTH2处给T2单元270b定阈值之后，并行存取存储器单元的“捕获及释放”方法进一步包含如图7A中说明般由第二选定列电压-时间(V-T)曲线216b的下降边沿将第二选定列262c恢复到列抑制电压电平VCOL INH及如图7A中说明般由选定行电压-时间(V-T)曲线220b的下降边沿(量值的绝对值)将选定行266b恢复到行抑制电压电平VROW INH。此时，所有单元恢复到如图7C中的交叉点阵列240说明般具有C单元偏压。T2单元270b是通过凭借允许跨T2单元270b的偏压下降到VH以下终止T2单元270b的定阈值状态来“释放”。在“释放”之后，如上文讨论，T2单元270b具有低于其在定阈值之前的初始VTH的VTH。
在一些实施例中，并行存取存储器单元的方法可包含通过定阈值“捕获”适当数目的额外目标存储器单元及“释放”额外目标存储器单元。参考图7A，只举例来说，安置在第三到第六选定列与第三到第六选定行之间的第三到第六目标存储器单元T3到T6可凭借通过施加第三到第六偏压(T单元偏压146)来定阈值而“捕获”及通过终止定阈值状态来“释放”。T3到T6单元的额外“捕获及释放”是由选定列电压-时间(V-T)曲线216c到216f及选定行电压-时间(V-T)曲线220c到220f来表示。第三到第六定阈值事件可分别发生在t＝tTH3、t＝tTH4、t＝tTH5及t＝tTH6处。
在一个实施例中，并行存取存储器单元的“捕获及释放”方法此外包含刷新定阈值目标单元以维持降低的VTH值。如上文讨论，在“释放”之后，定阈值目标单元最初具有低于其在被定阈值之前的原始VTH值的VTH值，且VTH值逐渐“恢复”其原始VTH值。因此，在一些实施例中，可通过凭借在t＝tREF时施加刷新偏压于先前选定行上“刷新”定阈值目标单元来维持降低的VTH值，如图7A中的选定电压-时间(V-T)曲线224所说明。
并行存取存储器单元的“捕获及释放”方法此外包含通过以下操作来存取已被定阈值的多个存储器单元：施加存取偏压160于在给所述多个存储器单元定阈值期间所选择的列与行之间。存取操作可为包含存储元件的非晶-到-结晶转变的SET存取操作、包含存储元件的结晶-到-非晶转变的RESET存取操作或不包含相位转变的READ存取操作。只为了说明目的，SET存取操作是由图7A中的选定行电压-时间(V-T)曲线228来说明。图7E中只举例来说，待存取的多个存储器单元包含T1单元270a及T2单元270b。这两个目标单元270a、270b不共享存取线，即，在相邻行及列线上使得其可被视为从彼此之中“对角线地”移除。因为两个目标单元270a及270b不共享存取线，所以当选择T2单元270b时，T1单元270a“看见”C单元偏压，且反之亦然。此途径最小化存取后续单元时先前选定单元的影响。在此实施例中，存取可在适当的延迟时间内(例如，第一阈值事件的恢复周期内或刷新事件之后的恢复周期内)起始，使得T1单元270a及T2单元270b归因于先前被定阈值而继续具有适当地降低的VTH。在一些实施例中，延迟时间可介于大约10纳秒与1毫秒之间。在其它实施例中，延迟时间可介于大约50纳秒与500纳秒之间。此外，例如，适当降低的VTH可为小于A或B单元偏压的VTH值。
如图7A及7E中所说明，SET存取多个存储器单元270a及270b包含在t＝tACCESS处将第一选定行266c及第二选定行266b的电压电平增加到VROW ACCESS。参考图7A，增加电压电平是由选定行电压-时间(V-T)曲线228的上升(量值的绝对值)边沿来表示。在一些实施例中，SET存取多个存储器单元270a及270b此外可包含将第一选定列262b及第二选定列262c的电压电平增加到VCOL ACCESS(未示出)。
在一些实施例中，SET存取多个存储器单元270a及270b此外可包含抑制非目标单元。例如，在图7E中，在t＝tACCESS处，可通过以下项来抑制多个第一受抑制存储器(A')单元、多个第二受抑制存储器(B')单元及多个第三受抑制存储器(C')单元：提供适当阈值后A'单元偏压于选定列与未选定行之间；提供适当阈值后B'单元偏压于选定行与未选定列之间；及提供适当阈值后C'单元偏压于未选定行与未选定列之间。在SET存取时抑制A'、B'及C'单元类似于在给A、B及C单元定阈值时抑制A、B及C单元，但是施加于受抑制列及行的抑制电压由于给目标单元定阈值而与降低的VTH值相比按比例降低。此外，通过提供存取偏压于目标单元270a及270b来存取目标单元可导致跨与目标单元270a及270b相邻的非目标单元T'所得的相同存取偏压。然而，当T'单元接收相同于T1及T2单元的偏压时，可避免T'单元的非预期SET存取，因为T'单元具有高于定阈值T1及T2单元的VTH。即，当单元存取偏压160的量值基本上小于阈值T单元偏压146时，可SET存取T1及T2单元，因为阈值电压在唤醒迅速恢复定阈值现象时一直下降。另一方面，相同的单元存取偏压160不足以给非目标T'单元定阈值。
图8A到8E表示根据另一实施例的并行存取交叉点存储器阵列中的存储器单元的“捕获及保持”方法，其包含通过定阈值来“捕获”适当数目的目标存储器单元及“保持”目标存储器单元直到其被存取(例如，SET存取)为止。图表300示意地描绘了当并行存取存储器单元时交叉点阵列的列及行的电压-时间曲线。类似于图7A到7E，虽然所说明的实施例表示SET存取操作，但是鉴于本文中的揭示将了解，所描述的概念通常适用于RESET存取操作以及READ存取操作。y轴表示列及行的电压，且x轴表示时间。
图8B到8E示意地说明包括被存取的存储器单元的交叉点存储器阵列的各种单元配置。为了清楚起见，交叉点阵列中只描绘了四行(366a到366d，从顶部到底部)及四列(362a到362d，从左到右)，其中目标单元T被表示为圆圈、A单元(即，沿选定列的受抑制单元)被表示为正方形、B单元(即，沿选定行的受抑制单元)被表示为三角形，且C单元(即，跨非选定且受抑制行及非选定且受抑制列的所有剩余受抑制单元)被表示为X。
参考图8B，并行存取存储器单元的“捕获及保持”方法包含通过施加第一阈值偏压146于第一选定列362b与第一选定行366c之间给第一目标存储器(T1)单元370a定阈值。图8A中由列电压-时间(V-T)曲线316a及行电压-时间(V-T)曲线320a表示给T1单元370a定阈值的V-T关系。给T1单元370a定阈值所涉及的操作基本上类似于结合图7B的结合给T1单元270a定阈值描述的操作。类似地，给T1单元370a定阈值包含如结合图7B类似地描述般抑制多个第一受抑制存储器单元(A)、多个第二受抑制存储器单元(B)及多个第三受抑制存储器单元(C)。此外类似于图7B，在t＝tTH1时发生第一定阈值事件。
然而，根据一个实施例，与图7C相比，在定阈值之后，并行存取存储器单元的“捕获及保持”方法不包含“释放”存储器单元，即，不包含如图8A中所说明般将选定列362b恢复到VCOL INH130及将选定行366c恢复到VROW INH120。相反地，选定行366c上的电压下降(量值的绝对值)到如由行电压-时间(V-T)曲线318a表示的行保持电压电平VROW HOLD。此外，选定列362b上的电压可恢复到列抑制电压电平(VCOL INH)130。替代地，选定列362b上的电压可下降到列保持电压电平VCOL HOLD(未示出)。跨T1单元370a的所得偏压是阈值后目标单元保持偏压164。如上文结合图4讨论，阈值后目标单元保持偏压164足以维持T1单元370a的阈值状态。
参考图8D，并行存取基于硫属化物的交叉点存储器阵列的方法包含通过施加第二目标单元阈值偏压于第二选定列362c与第二选定行366b之间来给第二目标存储器(T2)单元定阈值。图8A中由列电压-时间(V-T)曲线316b及行电压-时间(V-T)曲线320b来表示给T2单元370b定阈值。包含在给T2单元370b定阈值中的操作基本上类似于上文结合图7D针对给T1单元270a定阈值描述的操作。类似于图7D，T2单元370b是在选择T1单元370a来定阈值时选自第三受抑制存储器(C)单元中的一者(即，安置在先前受抑制列362a、362c及362d与先前受抑制行366a、366b及366d中的一者之间的存储器单元)。
一旦如上文所述般给T2单元370b定阈值，并行存取存储器单元的“捕获及保持”方法包含将第二选定行366b上的电压(量值的绝对值)减小到如由行电压-时间(V-T)曲线318b表示的行保持电压电平VROW HOLD。此外，第二选定列362c上的电压可恢复到列抑制电压电平(VCOL INH)130。替代地，第二选定列362c上的电压可减小到列保持电压电平VCOL HOLD(未示出)。跨T2单元370b的所得偏压是阈值后目标单元保持偏压164。如上文结合图4讨论，阈值后目标单元保持偏压164足以维持T2单元370b的阈值状态。
此外，在一些实施例中，并行存取存储器单元的“捕获及保持”方法可包含给适当数目的额外目标单元定阈值。例如，第三目标存储器单元T3到第N目标存储器单元TN(未示出)可通过定阈值来“捕获”且通过施加阈值后目标单元保持偏压164“保持”。
类似于“捕获及释放”方法，并行存取存储器单元的“捕获及保持”方法此外包含存取已定阈值且通过施加存取偏压160于给多个存储器单元定阈值期间选择的列与行之间保持的多个存储器单元。存取操作可为包含存储元件的非晶-到-结晶转变的SET存取操作、包含存储元件的结晶-到-非晶转变的RESET存取操作或不包含相位转变的READ存取操作。只为了说明目的，SET存取操作是由图8A中的选定行电压-时间(V-T)曲线328来说明。图8E中只举例来说，待存取的多个存储器单元包含T1单元370a及T2单元370b。
如图8A和8E中所说明，SET存取多个存储器单元370a及370b包含在t＝tACCESS处将第一选定行366c及第二选定行366b的电压电平(量值的绝对值)增加到VROW ACCESS。参考图8A，增加电压电平(量值的绝对值)是由选定行电压-时间(V-T)曲线328的上升(量值的绝对值)边沿来表示。在一些实施例中，SET存取多个存储器单元370a及370b此外可包含将第一选定列362b及第二选定列362c的电压电平维持在(VCOL INH)130。替代地，第一选定列362b及第二选定列362c的电压电平可增加到VCOL ACCESS(未示出)。
在一些实施例中，SET存取多个存储器单元370a及370b此外可包含以类似于参考图7E讨论的方式抑制非目标单元。例如，在图8E中，在t＝tACCESS处，可通过以下项来抑制多个第一受抑制存储器(A')单元、多个第二受抑制存储器(B')单元及多个第三受抑制存储器(C')单元：提供适当阈值后A'单元偏压于选定列与未选定行之间；提供适当阈值后B'单元偏压于选定行与未选定列之间；及提供适当阈值后C'单元偏压于未选定行与未选定列之间。
因此，如本文中所描述，迅速恢复定阈值事件立即减小跨目标存储器单元的偏压。此行为在“捕获及保持”方法中可用来通过循序地给多个单元定阈值(“捕获”多个单元)且随后将多个单元保持在基本上小于VTH的VH下(例如，量值介于大约10％与50％之间)的保持条件下并行存取多个单元。接着以低于阈值电压的存取电压同时存取多个保持单元。
此外如本文中所描述，一旦单元迅速恢复定阈值且“被释放”，“已释放的”存储器单元的VTH可需要一段时间来恢复。此行为在“捕获及释放”方法中可用来通过循序地给多个单元定阈值(即，“捕获”多个单元)且随后以低于第一定阈值事件的恢复周期内或继刷新事件之后的恢复周期内的阈值电压的存取电压并行存取多个单元来并行存取多个单元。
此外，因为未定阈值单元将其高VTH保持在定阈值目标单元与存取目标单元之间且定阈值单元的存取电压基本上低于未定阈值单元的VTH，所以最小化非故意给未定阈值单元定阈值的机会。在循序地定阈值之后并行存取多个单元的上述途径可尤其有利于SET存取操作，其消耗的时间归因于相变存储器技术的较长存取偏压部分(例如，涉及非晶到结晶转变的RESET存取操作)可长于其它存取操作(例如，数百纳秒到毫秒)。通过给多个单元定阈值(可比完整的存取操作更快(例如，几纳秒到几十纳秒))后面接着同时SET存取多个单元，可实现更高的SET带宽。
虽然已就某些实施例描述了本发明，但是所属领域一般技术人员所明白的包含没有提供本文中陈述的所有特征及优点的实施例的其它实施例也在本发明的范围内。此外，上文描述的各个实施例可经组合以提供其它实施例。此外，一个实施例的上下文中所示的某些特征也可被并入到其它实施例中。因此，本发明的范围是通过参考随附权利要求书来界定。

Claims (42)

1.一种并行存取存储器单元的方法，其包括：
选择交叉点存储器阵列的第一列和第一行中的第一存储器单元；
选择所述交叉点存储器阵列的第二列和第二行中的第二存储器单元；
在第一阈值时段期间向所述第一存储器单元施加第一阈值偏压；
在与所述第一阈值时段重叠的第二阈值时段期间向所述第二存储器单元施加第二阈值偏压；
在所述第一阈值时段期间存取所述第一存储器单元，并在所述第二阈值时段期间存取所述第二存储器单元；以及
在所述第一阈值时段之前将所述第一存储器单元的所述第一列和所述第二存储器单元的所述第二列预充电到第一禁止电压。
2.根据权利要求1所述的方法，其进一步包括：
在所述第一阈值时段之前将所述第一存储器单元的所述第一行和所述第二存储器单元的所述第二行预充电到第二禁止电压。
3.根据权利要求2所述的方法，其中所述第一禁止电压与所述第二禁止电压相同。
4.据权利要求1所述的方法，其中存取所述第一存储器单元或所述第二存储器单元包括：
写入所述第一存储器单元、擦除所述第一存储器单元或读取所述第一存储器单元中的至少一者。
5.根据权利要求2所述的方法，其中所述第一禁止电压大于所述第二禁止电压。
6.一种并行存取存储器单元的方法，其包括：
选择交叉点存储器阵列的第一列和第一行中的第一存储器单元；
选择所述交叉点存储器阵列的第二列和第二行中的第二存储器单元；
在第一阈值时段期间向所述第一存储器单元施加第一阈值偏压；
在与所述第一阈值时段重叠的第二阈值时段期间向所述第二存储器单元施加第二阈值偏压；
在所述第一阈值时段期间存取所述第一存储器单元，并在所述第二阈值时段期间存取所述第二存储器单元；以及
在所述第一阈值时段之前将所述第一存储器单元的所述第一行和所述第二存储器单元的所述第二行预充电到第二禁止电压。
7.根据权利要求6所述的方法，其进一步包括：
在所述第一阈值时段之前将所述第一存储器单元的所述第一列和所述第二存储器单元的所述第二列预充电到第一禁止电压，其中所述第二禁止电压不同于所述第一禁止电压。
8.根据权利要求6所述的方法，其中所述第一阈值偏压不同于所述第二阈值偏压。
9.一种并行存取存储器单元的方法，其包括：
选择交叉点存储器阵列的第一列和第一行中的第一存储器单元；
选择所述交叉点存储器阵列的第二列和第二行中的第二存储器单元；
在第一阈值时段期间向所述第一存储器单元施加第一阈值偏压；
在与所述第一阈值时段重叠的第二阈值时段期间向所述第二存储器单元施加第二阈值偏压；
在所述第一阈值时段期间存取所述第一存储器单元，并在所述第二阈值时段期间存取所述第二存储器单元；
至少部分基于在所述第一阈值时段期间向所述第一列中的至少一个存储器单元中的每一个的至少一行施加禁止偏压来禁止所述第一列中的所述至少一个存储器单元；以及
至少部分基于在所述第一阈值时段期间向所述第一行中的至少一个存储器单元中的每一个的至少一列施加所述禁止偏压来禁止所述第一行中的所述至少一个存储器单元。
10.一种用于存取存储器单元阵列中的存储器单元的方法，其包括：
确定阵列中的至少两个存储器单元；
选择所述阵列中的至少两列，每列对应于所述至少两个存储器单元中的一个；
选择所述阵列中的至少两行，每行对应于所述至少两个存储器单元中的一个；
将至少一个阈值偏压施加到所述至少两个存储器单元中的每一个以导致至少两个阈值时段；
响应于施加所述至少一个阈值偏压到所述至少两个存储器单元中的每一个，在所述至少两个阈值时段期间降低所述至少两个存储器单元的阻抗；
在所述至少两个阈值时段之前将所述至少两列预充电至第一禁止电压；以及
当至少部分地基于将所述至少一个阈值偏压施加到所述阵列中的所述至少两个存储器单元中的每一个而降低所述至少两个存储器单元中的每一者的所述阻抗时，同时存取所述阵列中的所述至少两个存储器单元。
11.根据权利要求10所述的方法，其中存取所述阵列中的所述至少两个存储器单元进一步包括：
至少部分基于在重叠时段期间将所述至少两列和所述至少两行的电压修改为阈值电压来产生与所述至少两个存储器单元分别相关联的阈值事件。
12.一种存储器装置，其包括：
第一存储器单元和第二存储器单元，其各自包括：
位于第一电极和第二电极之间的选择器节点，其中所述第一电极接触沿第一方向定向的列；
位于所述第二电极和第三电极之间的存储节点，其中所述第三电极接触沿第二方向定向的行；以及
存储器控制器，其：
将第一阈值偏压施加到所述第一存储器单元以导致第一阈值时段；
响应于施加所述第一阈值偏压，在所述第一阈值时段期间降低所述第一存储器单元的阻抗；
将第二阈值偏压施加到所述第二存储器单元以导致与所述第一阈值时段重叠的第二阈值时段；
响应于施加所述第二阈值偏压，在所述第二阈值时段期间降低所述第二存储器单元的阻抗；
在所述第一阈值时段之前将所述第一存储器单元的对应列和所述第二存储器单元的对应列预充电至第一禁止电压；以及
当至少部分基于将所述第一阈值偏压施加到所述第一存储器单元且将所述第二阈值偏压施加到所述第二存储器单元而降低所述第一存储器单元的所述阻抗且降低所述第二存储器单元的所述阻抗时，同时存取所述第一存储器单元和所述第二存储器单元。
13.根据权利要求12所述的存储器装置，其中所述存储器控制器进一步经配置以：
至少部分地基于对与所述第一存储器单元相关联的对应行和与所述第二存储器单元相关联的对应行施加偏压来存取所述第一存储器单元和所述第二存储器单元。
14.根据权利要求12所述的存储器装置，其中所述存储器控制器进一步经配置以：
选择与所述第一存储器单元相关联的所述对应列和对应行；以及
在第一时段期间将所述对应列和对应行的电压电平修改为第一电压电平。
15.根据权利要求14所述的存储器装置，其中所述存储器控制器进一步经配置以：
至少部分基于所述修改来检测与所述第一存储器单元相关联的第一阈值事件。
16.根据权利要求15所述的存储器装置，其中所述存储器控制器进一步经配置以：
至少部分地基于所述第一阈值事件在所述第一时段期间存取所述第一存储器单元并且对所述第一存储器单元执行写入、擦除或读取中的至少一个。
17.根据权利要求12所述的存储器装置，其中所述选择器节点、所述第一电极、所述第二电极及所述第三电极在第三方向上堆叠。
18.根据权利要求17所述的存储器装置，其中所述第一方向和所述第二方向垂直于所述第三方向。
19.根据权利要求12所述的存储器装置，其中所述第二方向不同于所述第一方向。
20.一种存储器装置，其包括：
第一存储器单元和第二存储器单元，其各自包括：
位于第一电极和第二电极之间的选择器节点，其中所述第一电极接触沿第一方向定向的列；
位于所述第二电极和第三电极之间的存储节点，其中所述第三电极接触沿第二方向定向的行；以及
存储器控制器，其：
将第一阈值偏压施加到所述第一存储器单元以导致第一阈值时段；
响应于施加所述第一阈值偏压，在所述第一阈值时段期间降低所述第一存储器单元的阻抗；
将第二阈值偏压施加到所述第二存储器单元以导致与所述第一阈值时段重叠的第二阈值时段；
响应于施加所述第二阈值偏压，在所述第二阈值时段期间降低所述第二存储器单元的阻抗；以及
当至少部分基于将所述第一阈值偏压施加到所述第一存储器单元且将所述第二阈值偏压施加到所述第二存储器单元而降低所述第一存储器单元的所述阻抗且降低所述第二存储器单元的所述阻抗降低时，同时存取所述第一存储器单元和所述第二存储器单元；
选择与所述第一存储器单元相关联的对应列和对应行；
在第一时段期间将与所述第一存储器单元相关联的所述对应列和所述对应行的电压电平修改为第一电压电平；
选择与所述第二存储器单元相关联的对应列和对应行；以及
在所述第一时段之后的第二时段期间将与所述第二存储器单元相关联的所述对应列和所述对应行的电压电平修改为第二电压电平。
21.根据权利要求20所述的存储器装置，其中所述存储器控制器进一步经配置以：
至少部分基于在所述第二时段期间执行的所述修改来检测与所述第二存储器单元相关联的第二阈值事件。
22.根据权利要求21所述的存储器装置，其中所述存储器控制器进一步经配置以：
在所述第二时段期间存取所述第二存储器单元并且对所述第二存储器单元执行写入、擦除或读取中的至少一个。
23.一种存取存储器单元的方法，所述方法包括：
在第一阈值时段期间将第一电压施加到存储器阵列的第一列和第一行中的第一存储器单元；
在与所述第一阈值时段重叠的第二阈值时段期间将第二电压施加到所述存储器阵列的第二列和第二行中的第二存储器单元；
在所述第一阈值时段之后将施加到所述第一存储器单元的所述第一电压降低到第三电压，其中所述第三电压不同于所述第一电压；
在所述第二阈值时段之后将施加到所述第二存储器单元的所述第二电压降低到第四电压，其中所述第四电压不同于所述第二电压；以及
至少部分基于降低的第一电压来存取所述第一存储器单元且至少部分地基于降低的第二电压来存取所述第二存储器单元。
24.根据权利要求23所述的方法，其中降低所述第一电压包括：
改变所述第一行的电压和所述第一列的电压，使得所述第一行和所述第二行之间的电压差值的绝对值等于所述第三电压。
25.根据权利要求23所述的方法，其中降低所述第二电压包括：
改变所述第二行的电压和所述第二列的电压，使得所述第二行和所述第二列之间的电压差的绝对值等于所述第四电压。
26.根据权利要求24所述的方法，其中所述第一电压不同于所述第二电压。
27.根据权利要求23所述的方法，其进一步包括：
在所述第一阈值时段期间向所述一行和所述第二行施加禁止电压；且
在所述第一阈值时段期间向所述第一列和所述第二列施加所述禁止电压。
28.根据权利要求27所述的方法，其中存取所述第一存储器单元包括在所述第一列与所述第一行之间施加第一目标阈值偏压，且存取所述第二存储器单元包括在所述第二列与所述第二行之间施加第二目标阈值偏压。
29.根据权利要求28所述的方法，其中存取所述第一存储器单元、所述第二存储器单元或两者包括对所述第一存储器单元执行写入、擦除或读取中的至少一者。
30.根据权利要求23所述的方法，其中所述存储器阵列是交叉点存储器阵列，且所述第一存储器单元和所述第二存储器单元包括硫族化物材料。
31.一种存取存储器单元的方法，所述方法包括：
对存储器阵列的第一列、第一行、第二列和第二行中的每一个施加至少一个阈值偏压，其中所述第一列和所述第一行中的每一个对应于第一存储器单元，且所述第二列和所述第二行中的每一个对应于第二存储器单元；
降低所述存储器阵列的所述第一存储器单元和所述第二存储器单元中的每一个的阻抗；
当所述存储器阵列的所述第一存储器单元和所述第二存储器单元中的每一个的阻抗降低时，存取所述第一存储器单元和所述第二存储器单元中的每一个。
32.根据权利要求31所述的方法，其中施加所述至少一个阈值偏压导致所述第一存储器单元的阈值时段和/或所述第二存储器单元的阈值时段。
33.根据权利要求32所述的方法，其进一步包括：
在阈值时段中的每个开始之前将所述第一存储器单元的所述第一列和所述第二存储器单元的所述第二列预充电到第一禁止电压。
34.根据权利要求31所述的方法，其中存取所述第一存储器单元和所述第二存储器单元中的每一者包括至少部分地基于所述存储器阵列的所述第一列、所述第一行、所述第二列和所述第二行中的每一者的降低的阻抗来对所述第一存储器单元和所述第二存储器单元执行写入、擦除或读取中的至少一者。
35.根据权利要求31所述的方法，其中存取所述第一存储器单元和所述第二存储器单元中的每一者包括同时存取所述第一存储器单元和所述第二存储器单元中的每一者，且其中存取所述第一存储器单元及所述第二存储器单元中的每一者至少部分基于将所述至少一个阈值偏压施加到所述存储器阵列的所述第一列、所述第一行、所述第二列和所述第二行中的每一个。
36.一种存储器装置，其包括：
存储器阵列的第一列和第一行中的第一存储器单元；
所述存储器阵列的第二列和第二行中的第二存储器单元；以及
控制器，其耦合到所述存储器阵列，其中所述控制器可操作以：
在第一阈值时段期间向所述第一存储器单元施加第一电压；
在第二阈值时段期间向所述第二存储器单元施加第二电压；
在所述第一阈值时段之后将施加到所述第一存储器单元的所述第一电压降低到第三电压；
在所述第二阈值时段之后将施加到所述第二存储器单元的所述第二电压降低到第四电压；及
在降低所述第一电压之后存取所述第一存储器单元且在降低所述第二电压之后存取所述第二存储器单元。
37.根据权利要求36所述的存储器装置，其中所述控制器进一步可操作以：
选择与所述第一存储器单元相关联的所述第一列和所述第一行；及
选择与所述第二存储器单元相关联的所述第二列和所述第二行。
38.根据权利要求36所述的存储器装置，其中所述控制器进一步可操作以：
改变施加到与所述第一存储器单元相关联的所述第一列和所述第一行中的每一者的电压，使得所述第一列和所述第一行之间的电压差值的绝对值等于所述第三电压；且
改变施加到与所述第二存储器单元相关联的所述第二列和所述第二行中的每一者的电压，使得所述第二列和所述第二行之间的电压差值的绝对值等于所述第四电压。
39.根据权利要求36所述的存储器装置，其中所述第二阈值时段与所述第一阈值时段重叠。
40.根据权利要求36所述的存储器装置，其中所述第三电压与所述第一电压不同且所述第四电压与所述第二电压和所述第三电压不同。
41.根据权利要求36所述的存储器装置，其中所述控制器进一步可操作以：
同时存取所述第一存储器单元和所述第二存储器单元。
42.根据权利要求36所述的存储器装置，其中所述存储器阵列是交叉点存储器阵列。
CN201810798094.XA 2013-09-10 2014-08-26 并行存取交叉点阵列中的存储器单元 Active CN109147856B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/023,112 2013-09-10
US14/023,112 US9312005B2 (en) 2013-09-10 2013-09-10 Accessing memory cells in parallel in a cross-point array
CN201480049464.XA CN105518789B (zh) 2013-09-10 2014-08-26 并行存取交叉点阵列中的存储器单元

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201480049464.XA Division CN105518789B (zh) 2013-09-10 2014-08-26 并行存取交叉点阵列中的存储器单元

Publications (2)

Publication Number Publication Date
CN109147856A CN109147856A (zh) 2019-01-04
CN109147856B true CN109147856B (zh) 2020-04-21

Family

ID=52626687

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201810798094.XA Active CN109147856B (zh) 2013-09-10 2014-08-26 并行存取交叉点阵列中的存储器单元
CN201480049464.XA Active CN105518789B (zh) 2013-09-10 2014-08-26 并行存取交叉点阵列中的存储器单元

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201480049464.XA Active CN105518789B (zh) 2013-09-10 2014-08-26 并行存取交叉点阵列中的存储器单元

Country Status (7)

Country Link
US (5) US9312005B2 (zh)
EP (1) EP3044795B1 (zh)
JP (1) JP6201056B2 (zh)
KR (3) KR101890498B1 (zh)
CN (2) CN109147856B (zh)
SG (1) SG11201601195PA (zh)
WO (1) WO2015038328A1 (zh)

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8953387B2 (en) 2013-06-10 2015-02-10 Micron Technology, Inc. Apparatuses and methods for efficient write in a cross-point array
US9312005B2 (en) 2013-09-10 2016-04-12 Micron Technology, Inc. Accessing memory cells in parallel in a cross-point array
US10084017B2 (en) * 2014-01-17 2018-09-25 Sony Semiconductor Solutions Corporation Switch device and storage unit having a switch layer between first and second electrodes
US9425237B2 (en) 2014-03-11 2016-08-23 Crossbar, Inc. Selector device for two-terminal memory
US9324423B2 (en) 2014-05-07 2016-04-26 Micron Technology, Inc. Apparatuses and methods for bi-directional access of cross-point arrays
US9633724B2 (en) 2014-07-07 2017-04-25 Crossbar, Inc. Sensing a non-volatile memory device utilizing selector device holding characteristics
US10211397B1 (en) 2014-07-07 2019-02-19 Crossbar, Inc. Threshold voltage tuning for a volatile selection device
US9460788B2 (en) 2014-07-09 2016-10-04 Crossbar, Inc. Non-volatile memory cell utilizing volatile switching two terminal device and a MOS transistor
US10115819B2 (en) 2015-05-29 2018-10-30 Crossbar, Inc. Recessed high voltage metal oxide semiconductor transistor for RRAM cell
US9990990B2 (en) 2014-11-06 2018-06-05 Micron Technology, Inc. Apparatuses and methods for accessing variable resistance memory device
US9715930B2 (en) * 2015-06-04 2017-07-25 Intel Corporation Reset current delivery in non-volatile random access memory
ITUB20154864A1 (it) * 2015-11-02 2017-05-02 Micron Technology Inc Apparati e metodi per l'accesso a dispositivi di memoria a resistenza variabile.
US10134470B2 (en) 2015-11-04 2018-11-20 Micron Technology, Inc. Apparatuses and methods including memory and operation of same
US9978810B2 (en) 2015-11-04 2018-05-22 Micron Technology, Inc. Three-dimensional memory apparatuses and methods of use
US9887004B2 (en) * 2016-06-28 2018-02-06 Western Digital Technologies, Inc. Bi-directional RRAM decoder-driver
US10192616B2 (en) * 2016-06-28 2019-01-29 Western Digital Technologies, Inc. Ovonic threshold switch (OTS) driver/selector uses unselect bias to pre-charge memory chip circuit and reduces unacceptable false selects
US9613676B1 (en) * 2016-06-29 2017-04-04 Micron Technology, Inc. Writing to cross-point non-volatile memory
US9824767B1 (en) * 2016-06-29 2017-11-21 Intel Corporation Methods and apparatus to reduce threshold voltage drift
US10446226B2 (en) 2016-08-08 2019-10-15 Micron Technology, Inc. Apparatuses including multi-level memory cells and methods of operation of same
US9928907B1 (en) 2017-01-27 2018-03-27 Western Digital Technologies, Inc. Block erase schemes for cross-point non-volatile memory devices
US10096362B1 (en) 2017-03-24 2018-10-09 Crossbar, Inc. Switching block configuration bit comprising a non-volatile memory cell
KR102295524B1 (ko) 2017-03-27 2021-08-30 삼성전자 주식회사 메모리 소자
US10497438B2 (en) 2017-04-14 2019-12-03 Sandisk Technologies Llc Cross-point memory array addressing
US10297316B2 (en) * 2017-08-28 2019-05-21 Macronix International Co., Ltd. Phase change memory apparatus and read control method to reduce read disturb and sneak current phenomena
US10366747B2 (en) 2017-11-30 2019-07-30 Micron Technology, Inc. Comparing input data to stored data
US10395738B2 (en) 2017-11-30 2019-08-27 Micron Technology, Inc. Operations on memory cells
US10431301B2 (en) 2017-12-22 2019-10-01 Micron Technology, Inc. Auto-referenced memory cell read techniques
US10566052B2 (en) * 2017-12-22 2020-02-18 Micron Technology, Inc. Auto-referenced memory cell read techniques
US10424376B2 (en) 2017-12-24 2019-09-24 Micron Technology, Inc. Material implication operations in memory
US11475951B2 (en) 2017-12-24 2022-10-18 Micron Technology, Inc. Material implication operations in memory
US10803939B2 (en) 2018-08-22 2020-10-13 Micron Technology, Inc. Techniques for programming a memory cell
JP2020047316A (ja) 2018-09-14 2020-03-26 キオクシア株式会社 不揮発性記憶装置
US10777275B2 (en) 2018-09-26 2020-09-15 Intel Corporation Reset refresh techniques for self-selecting memory
US10896726B2 (en) * 2019-04-02 2021-01-19 Junsung KIM Method for reading a cross-point type memory array comprising a two-terminal switching material
JP2021039815A (ja) * 2019-09-05 2021-03-11 キオクシア株式会社 半導体記憶装置
KR102711537B1 (ko) * 2019-10-22 2024-09-30 삼성전자주식회사 메모리 장치
KR20210096496A (ko) 2020-01-28 2021-08-05 삼성전자주식회사 3차원 메모리 장치
US11170852B1 (en) 2020-06-24 2021-11-09 Sandisk Technologies Llc Cross-bar arrays having steering element with diode
JP2023001593A (ja) * 2021-06-21 2023-01-06 キオクシア株式会社 記憶装置
US11972787B2 (en) * 2022-05-25 2024-04-30 Sandisk Technologies Llc Cross-point array refresh scheme

Family Cites Families (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6385075B1 (en) * 2001-06-05 2002-05-07 Hewlett-Packard Company Parallel access of cross-point diode memory arrays
US6768685B1 (en) 2001-11-16 2004-07-27 Mtrix Semiconductor, Inc. Integrated circuit memory array with fast test mode utilizing multiple word line selection and method therefor
US6882567B1 (en) 2002-12-06 2005-04-19 Multi Level Memory Technology Parallel programming of multiple-bit-per-cell memory cells on a continuous word line
US7394680B2 (en) * 2003-03-18 2008-07-01 Kabushiki Kaisha Toshiba Resistance change memory device having a variable resistance element with a recording layer electrode served as a cation source in a write or erase mode
US7382664B2 (en) * 2003-03-20 2008-06-03 Nxp B.V. Simultaneous reading from and writing to different memory cells
US7085190B2 (en) 2004-09-16 2006-08-01 Stmicroelectronics, Inc. Variable boost voltage row driver circuit and method, and memory device and system including same
DE602004026447D1 (de) 2004-09-22 2010-05-20 St Microelectronics Srl Speicheranordnung mit unipolaren and bipolaren Auswahlschaltungen
JP2006127583A (ja) 2004-10-26 2006-05-18 Elpida Memory Inc 不揮発性半導体記憶装置及び相変化メモリ
US7307268B2 (en) 2005-01-19 2007-12-11 Sandisk Corporation Structure and method for biasing phase change memory array for reliable writing
US7099180B1 (en) * 2005-02-15 2006-08-29 Intel Corporation Phase change memory bits reset through a series of pulses of increasing amplitude
US8937292B2 (en) * 2011-08-15 2015-01-20 Unity Semiconductor Corporation Vertical cross point arrays for ultra high density memory applications
US7280390B2 (en) 2005-04-14 2007-10-09 Ovonyx, Inc. Reading phase change memories without triggering reset cell threshold devices
JP2006323924A (ja) * 2005-05-18 2006-11-30 Sharp Corp 不揮発性半導体記憶装置のデータ書き込み方法
KR100735748B1 (ko) 2005-11-09 2007-07-06 삼성전자주식회사 가변성 저항체들을 데이터 저장요소들로 채택하는 메모리셀들을 갖는 반도체 소자들, 이를 채택하는 시스템들 및 그구동방법들
WO2007088626A1 (ja) 2006-02-02 2007-08-09 Renesas Technology Corp. 半導体装置
US7414883B2 (en) 2006-04-20 2008-08-19 Intel Corporation Programming a normally single phase chalcogenide material for use as a memory or FPLA
US7382647B1 (en) 2007-02-27 2008-06-03 International Business Machines Corporation Rectifying element for a crosspoint based memory array architecture
JP4427560B2 (ja) 2007-05-21 2010-03-10 株式会社東芝 不揮発性メモリ装置のデータ書き込み方法
US7701791B2 (en) * 2007-07-26 2010-04-20 Unity Semiconductor Corporation Low read current architecture for memory
KR100944343B1 (ko) 2007-08-10 2010-03-02 주식회사 하이닉스반도체 상 변화 메모리 장치
JP5100292B2 (ja) * 2007-10-05 2012-12-19 株式会社東芝 抵抗変化メモリ装置
US8194433B2 (en) 2008-02-20 2012-06-05 Ovonyx, Inc. Method and apparatus for accessing a bidirectional memory
US8111539B2 (en) 2008-06-27 2012-02-07 Sandisk 3D Llc Smart detection circuit for writing to non-volatile storage
US8351264B2 (en) * 2008-12-19 2013-01-08 Unity Semiconductor Corporation High voltage switching circuitry for a cross-point array
US7978508B2 (en) * 2009-01-20 2011-07-12 Ovonyx, Inc. Reduction of drift in phase-change memory via thermally-managed programming
US20100284213A1 (en) 2009-05-06 2010-11-11 Savransky Semyon D Method of cross-point memory programming and related devices
US8144506B2 (en) 2009-06-23 2012-03-27 Micron Technology, Inc. Cross-point memory devices, electronic systems including cross-point memory devices and methods of accessing a plurality of memory cells in a cross-point memory array
US8208285B2 (en) 2009-07-13 2012-06-26 Seagate Technology Llc Vertical non-volatile switch with punchthrough access and method of fabrication therefor
JP5214560B2 (ja) 2009-08-19 2013-06-19 株式会社東芝 不揮発性半導体記憶装置
US8716780B2 (en) 2009-11-06 2014-05-06 Rambus Inc. Three-dimensional memory array stacking structure
US8765581B2 (en) * 2009-11-30 2014-07-01 Micron Technology, Inc. Self-aligned cross-point phase change memory-switch array
US8374022B2 (en) 2009-12-21 2013-02-12 Intel Corporation Programming phase change memories using ovonic threshold switches
KR101131552B1 (ko) * 2010-02-24 2012-04-04 주식회사 하이닉스반도체 상 변화 메모리 장치
JP2011222952A (ja) * 2010-03-24 2011-11-04 Toshiba Corp 抵抗変化メモリ
US8467253B2 (en) 2010-05-24 2013-06-18 Hewlett-Packard Development Company, L.P. Reading memory elements within a crossbar array
US20120002461A1 (en) 2010-07-02 2012-01-05 Karpov Elijah I Non-volatile memory with ovonic threshold switch and resistive memory element
JP5396544B2 (ja) * 2010-09-08 2014-01-22 株式会社日立製作所 半導体記憶装置
US8611135B2 (en) * 2011-03-30 2013-12-17 Agency For Science, Technology And Research Method for programming a resistive memory cell, a method and a memory apparatus for programming one or more resistive memory cells in a memory array
US8605495B2 (en) 2011-05-09 2013-12-10 Macronix International Co., Ltd. Isolation device free memory
CN103003884B (zh) 2011-07-21 2015-04-01 松下电器产业株式会社 非易失性半导体存储装置及其读出方法
US9419217B2 (en) * 2011-08-15 2016-08-16 Unity Semiconductor Corporation Vertical cross-point memory arrays
US8681540B2 (en) 2011-08-29 2014-03-25 Intel Corporation Tile-level snapback detection through coupling capacitor in a cross point array
US8673733B2 (en) * 2011-09-27 2014-03-18 Soitec Methods of transferring layers of material in 3D integration processes and related structures and devices
US9400545B2 (en) * 2011-12-22 2016-07-26 Intel Corporation Method, apparatus, and system for energy efficiency and energy conservation including autonomous hardware-based deep power down in devices
US9117515B2 (en) * 2012-01-18 2015-08-25 Macronix International Co., Ltd. Programmable metallization cell with two dielectric layers
US8891305B2 (en) * 2012-08-21 2014-11-18 Micron Technology, Inc. Apparatuses and methods involving accessing distributed sub-blocks of memory cells
US8953387B2 (en) 2013-06-10 2015-02-10 Micron Technology, Inc. Apparatuses and methods for efficient write in a cross-point array
US9312005B2 (en) 2013-09-10 2016-04-12 Micron Technology, Inc. Accessing memory cells in parallel in a cross-point array
US9324423B2 (en) 2014-05-07 2016-04-26 Micron Technology, Inc. Apparatuses and methods for bi-directional access of cross-point arrays

Also Published As

Publication number Publication date
US20190341102A1 (en) 2019-11-07
JP2016535384A (ja) 2016-11-10
JP6201056B2 (ja) 2017-09-20
EP3044795A4 (en) 2017-05-10
KR20190047137A (ko) 2019-05-07
US10854287B2 (en) 2020-12-01
SG11201601195PA (en) 2016-03-30
US20160240248A1 (en) 2016-08-18
KR102349354B1 (ko) 2022-01-10
CN105518789B (zh) 2018-08-14
WO2015038328A1 (en) 2015-03-19
CN105518789A (zh) 2016-04-20
US9934850B2 (en) 2018-04-03
US20180190349A1 (en) 2018-07-05
EP3044795B1 (en) 2020-03-18
US20170352410A1 (en) 2017-12-07
US9312005B2 (en) 2016-04-12
US9741432B2 (en) 2017-08-22
US10360975B2 (en) 2019-07-23
KR20160042040A (ko) 2016-04-18
CN109147856A (zh) 2019-01-04
KR20180093104A (ko) 2018-08-20
EP3044795A1 (en) 2016-07-20
US20150074326A1 (en) 2015-03-12
KR101890498B1 (ko) 2018-09-28

Similar Documents

Publication Publication Date Title
CN109147856B (zh) 并行存取交叉点阵列中的存储器单元
US11101326B2 (en) Methods of forming a phase change memory with vertical cross-point structure
JP7197664B2 (ja) マルチレベル自己選択メモリデバイス
CN111512380B (zh) 利用嵌入式刷新进行漂移减轻
EP3724880B1 (en) Techniques to access a self-selecting memory device
CN111480200A (zh) 自动参考存储器单元读取技术
US20230058092A1 (en) Neural network memory
US20240194272A1 (en) Method and system for accessing memory cells
US20230008947A1 (en) Operation methods and memory system
CN114830238A (zh) 选择性非易失性存储器器件及相关联的读取方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant