CN114830238A - 选择性非易失性存储器器件及相关联的读取方法 - Google Patents

选择性非易失性存储器器件及相关联的读取方法 Download PDF

Info

Publication number
CN114830238A
CN114830238A CN202080086299.0A CN202080086299A CN114830238A CN 114830238 A CN114830238 A CN 114830238A CN 202080086299 A CN202080086299 A CN 202080086299A CN 114830238 A CN114830238 A CN 114830238A
Authority
CN
China
Prior art keywords
memory
state
voltage
threshold voltage
programming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080086299.0A
Other languages
English (en)
Inventor
加布里埃莱·纳瓦罗
安东尼·威尔迪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat a lEnergie Atomique et aux Energies Alternatives CEA filed Critical Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Publication of CN114830238A publication Critical patent/CN114830238A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0038—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0092—Write characterized by the shape, e.g. form, length, amplitude of the write pulse
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H10N70/026—Formation of switching materials, e.g. deposition of layers by physical vapor deposition, e.g. sputtering

Landscapes

  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明涉及一种选择性非易失性存储器器件(1)，所述选择性非易失性存储器器件包括第一电极(3)、第二电极(4)以及由有源材料制成的至少一个层(2)。器件(1)具有与两个电压阈值相关联的至少两个可编程存储器状态，并且还在其处于高阻性状态时提供选择性作用。

Description

选择性非易失性存储器器件及相关联的读取方法
技术领域
本发明的技术领域是非易失性存储器的技术领域。本发明涉及一种集成非易失性存储器功能和选择性功能两者的器件。本发明还涉及该器件的读取方法。
背景技术
对于即使当切断电压时也需要信息存储的应用，常规地使用在场效应晶体管的浮动栅上执行电荷存储的EEPROM或FLASH类型的非易失性存储器。然而，这些存储器具有以下缺点：
-长写入时间(几微秒)，
-有限的密度，因为晶体管尺寸的减小导致读取信号的减少，即，存储器点的两种状态之间的差异的下降，以及信息的保留持续时间的减少，
-有限数量的写入循环，因为由于在晶体管的栅氧化物中产生缺陷，信息的保留随着发生写入循环而减少，允许电子从浮动栅逸出。
因此，这种类型的存储器不具有支持新技术，如SCM存储器(“存储级存储器”)的开发所要求的特性，已经看到这些新技术显著的增长，特别地由于它们在增加计算机的性能同时仍减少其消耗的能力。
最近，基于有源材料，如相变材料(PCRAM存储器或“相变RAM”，也称为PCM“相变存储器”)、具有离子导电(CBRAM存储器或“导电桥接RAM”)、具有金属氧化物(OxRAM存储器或“氧化物电阻RAM”)、铁电体(FERAM存储器或“铁电体RAM”)、磁性(MRAM存储器或“磁性RAM”)、或具有自旋转移的磁性(STTRAM存储器或“自旋扭矩转移RAM”)，已经出现其他类型的可重写非易失性存储器。这些存储器是电阻类型的(即，它们可以具有对应于从电阻状态(“断开”状态)切换至较小电阻状态(“导电”状态)的至少两个状态“断开”或“导电”)。
电阻存储器需要两个电极来运行。在PCRAM存储器的情况下，使用硫属元素化物材料，已知其无定形(电阻)相和其结晶(导电)相之间存在的电阻的显著对比。这种现象基于PCRAM相变存储器，其中，由于电脉冲，由焦耳效应引起相变，电脉冲的形状使得可以达到存储器内的特定温度分布。因此，PCRAM存储器包括基于硫属元素化物材料的有源区。PCRAM存储器的运行基于硫属元素化物材料的相变，该相变由其两个电极产生的特定电脉冲的作用下该材料的加热引起。在低电阻和热力学稳定的有序的结晶相与高电阻和热力学不稳定的无序的无定形相之间完成这种转变。
在此上下文中，基于最成熟的非易失性电阻存储器技术的PCRAM电阻存储器代表用于支持SCM存储器的开发的非常好的候选者。
最近，通过集成彼此堆叠的几层存储器，并且使得可以增加同一芯片表面的存储器密度，已经给予了具有3D类型集成的系统的可能性的极大关注。该3D集成基于“交叉”类型(也由术语称为“交叉点”)的集成的使用。PCRAM电阻存储器特别地具有能够经由“交叉”类型的集成被高密度集成的重要性。
这种架构200在图1中示出，并且包括多条存取线201、202、203和204以及非易失性可重写PCRAM类型的多个存储器单元(在此为四个单元C11、C21、C22和C12)。存取线由顶部平行位线201和202以及垂直于位线的底部字线203和204形成，基本单元C11、C21、C22和C12夹在位线201和202与字线203和204之间的相交处。因此，架构200形成其中通过选择正确的位线和正确的字线可以单独地寻址每个存储器单元的网络。
然而，这种类型的架构确实具有某些缺点。因此，通过期望行和期望列的极化来执行单元的状态的读取阶段；然后可以观察穿过相邻单元的寄生漏电流。我们在这里假设：
-单元C11处于断开状态(高电阻状态)；
-单元C21处于导电状态(低电阻状态)；
-单元C22处于导电状态(低电阻状态)；
-单元C12处于导电状态(低电阻状态)。
读取单元C11的电阻状态涉及分别地极化位线201和字线204(在这两条线之间施加电位差Vbias)。理论上，测量电流应仅根据虚线所示的箭头205流动。实际上，由于三个其他单元处于导电状态的事实，由箭头206表示的寄生漏电流(“潜通过”)穿过非电阻单元C21、C22和C12。该漏电流，特别是在待测量单元的相邻元件处于导电状态的不利情况下，可以干扰测量，直到防止待测量单元的导电状态与断开状态之间的区分。
该问题的已知解决方案包括与单元中的每个串联地添加p/n结二极管(例如，具有Si基极)207以起到选择器的作用。“二极管”类型的行为被定义为基于两个接入终端的器件的行为，具有高于电压Vth的电压的非常低的电导率，并且当超过电压Vth时具有高的电导率。每个存储器单元被称为1R，并且每个选择器被称为1S。这因此被称为存储器点1R/1S。图2中示出了这样的架构300。在图1和2中，共同的元件具有相同的附图标记，应理解的是，图2的单元C11、C21、C22和C12处于与图1的单元C11、C21、C22和C12相同的电阻状态。在这种情况下，由于二极管207是单极的，所以它们阻止寄生电流的通过，因此仅授权由位线201和字线204的极化引起的由箭头210表示的电流(在这两条线之间施加电位差Vbias)。
然而，如图2中所示的架构还引起特别地与以下事实相关联的某些困难：具有Si基极的标准二极管不是最相关的解决方案，因为它们难以制造，它们在与电阻存储器的编程不兼容的“有源”状态下具有过大的串联电阻和低电流密度。由此，二极管在导电模式下保持有限的电流强度。因此，目前，对于给定的硅表面，不可能创建与存储器单元具有相同表面并且具有足够的通过电流ION(二极管的电流密度太低)以及同时具有相当低的漏电流IOFF的二极管。在使用与需要大量切换电流的PCRAM相变类型的单元串联的二极管的情况下，这种情况特别地导致严重的困难。
这就是为何在过去的几年里已经研究过若干替代解决方案。在文献中，可以发现不同类型的选择器，如FAST(“场辅助超线性阈值”)、MIEC(“混合离子电子导电”)和OTS(“双向阈值切换”)。
选择装置由两个电极和有源材料组成，其中这些电极被布置在该有源材料的任一侧上，并且使得可以向此有源材料施加电压。在OTS型选择器的情况下，有源材料可以是硫属元素化物合金。图3中示出了选择器件的运行的基本原理。该器件在断开状态下是非常电阻性的。一旦大于阈值电压的电压施加到其上，电流快速地增加以达到装置的导电状态(低电阻状态)。一旦电流或电压减小到低于被称为“保持”或“保留”值的特定值，该器件就再次变为断开。因此，一旦达到阈值电压Vth，选择器件的第一功能是阻断低电压电流(亚阈值)的通过，并且允许强电流密度的通过。
现在，交叉结构的主要问题是在存储器1R与选择器1S之间的电性能方面找到良好的折衷。为了能够与电阻存储器1R集成，选择器1S必须具有几种约束特异性。实际上，在选择器处于其“断开”状态时，其必须具有与存储器的尺寸接近的尺寸以及低漏电流IOFF，同时仍与存储器1R的存储特性兼容。
为了进一步改善电阻存储器的集成密度，常规的解决方案是减小电阻存储器的有源材料与其底部电极之间的表面的尺寸，以便允许减小电阻存储器的编程电流。
根据存储的另一种方法，文章“一种使用新型阈值切换，自整流硫属元素化物的器件的无存取晶体管(0T/1R)的非易失性电阻随机存取存储器(RRAM)(an Access-Transistor-Free(0T/1R)Non-Volatile Resistance Random Access Memory(RRAM)Usinga Novel Threshold Switching，Self-Rectifying Chalcogenide Device)”(Yi-ChouChen et al.,IEDM 2003)描述了在器件中集成由硫属元素化物(Ge2Sb2Te5被非常广泛地用于创建PCRAM存储器)制成的有源层，以具有不同的无定形体积的可能性，具有不同的电阻(即，如果无定形体积减小，则编程状态的电阻减小)，但根据所使用的编程脉冲参数，尤其具有不同的阈值电压Vth。在这篇文章中，提出了使用这个电特性，通过由于控制通过不同强度的电脉冲获得的无定形体积，而对其进行编程来将信息存储在由阈值电压Vth形成的参数中。在专利申请US2004/0257848A1中还描述了这种特性，该专利申请描述了通过控制电脉冲的强度和持续时间，来调制阈值电压，而仅在其无定形相中使用相变存储器的可能性。
然而，在文章“一种使用新型阈值切换，自整流硫属元素化物的器件的无存取晶体管(0T/1R)的非易失性电阻随机存取存储器(RRAM)(an Access-Transistor-Free(0T/1R)Non-Volatile Resistance Random Access Memory(RRAM)Using a Novel ThresholdSwitching，Self-Rectifying Chalcogenide Device)”中描述的器件还具有约10-6A的亚阈值电流，该亚阈值电流过高而不能在交叉阵列中没有选择器的情况下使用。此外，观察到，这些存储器的编程还未被很好地控制，并且编程脉冲持续时间必须非常短，以便防止材料的任何结晶。
发明内容
本发明通过提出一种非易失性存储器器件来提供对上文提及的问题的解决方案，该非易失性存储器器件被适配成集成到具有“交叉”型架构的器件中，并且使得可能克服与选择器串联的电阻存储器的使用约束。
本发明的第一方面涉及选择性非易失性存储器器件，该选择性非易失性存储器器件包括：
-第一电极；
-第二电极；
-至少一个由有源材料制成的层，称为有源存储器层，布置在第一电极与第二电极之间；
所述器件具有至少两个可编程存储器状态：
-与有源层的第一阈值电压Vth1相关联的第一可编程非易失性存储器状态，所述器件在所述第一存储器状态中具有特征电压电流，使得一旦在第一和第二电极之间施加大于或等于Vth1的电压，所述器件就从高电阻状态切换到比高电阻状态低的电阻状态，并且所施加的电压严格地小于Vth1时，所述器件返回到其高电阻状态，在所述存储器的高电阻状态下通过所述存储器的电流强度严格地小于10-7A；
-与严格地大于第一阈值电压Vth1的第二阈值电压Vth2相关联的第二非易失性存储器状态，所述器件在所述第二存储器状态中具有特征电压电流，使得一旦在第一电极与第二电极之间施加大于或等于Vth2的电压，所述器件就从高电阻状态切换到比高电阻状态低的电阻状态，并且所施加的电压严格地小于Vth2时，所述器件返回到其高电阻状态，在所述存储器的高电阻状态下通过所述存储器的电流强度严格地小于10-7A。
根据本发明，有源层的材料由As2Te3合金和Ge3Se7合金的混合物制成。
由于本发明，提出了一种集成非易失性可重写存储器功能和选择性功能两者的器件。通过使用可以具有至少两个值Vth1和Vth2的可编程阈值电压来提供非易失性存储器功能：存储器状态由器件中的该编程阈值电压的值给出。在其他方面，与PCRAM存储器相反，根据本发明的非易失性存储器器件不是电阻存储器，因为存储器状态不依赖于器件的电阻状态。“选择性”功能由严格地小于10-7A的亚阈值电流(即，当器件根据是否处于存储器状态Vth1或Vth2分别地经受严格地小于Vth1或Vth2的电压时，通过器件的电流)提供：这种亚阈值电流的值比得上由已知选择器提供的那些值。注意，选择性功能是易失性的，其方式为使得只要器件的端子处的电压根据是否其是处于存储器状态Vthl还是Vth2分别地在Vthl或Vth2下通过，器件就变得具有严格地小于10-7A的强度的电流的高电阻性。
因此，根据本发明的第一方面的器件可以被视为具有非易失性阈值切换(或“NVTS”)的选择性器件。所选择的材料是通过As2Te3和Ge3Se7合金的组合获得的硫属元素化物材料(即，含有至少一种硫属元素化物元素，如氧、硫、硒、碲或钋的化合物)，其中As2Te3导致“切换”类型的行为，并且Ge3Se7导致系统的间隙的增加，这使得可以降低漏电流。
硫属元素化物材料将选择为在其无定形静态(断开状态)下具有非常高的电阻率，以及一旦经受大于其阈值电压的电压的强导电性，如所谓的“OTS”材料，但是具有可能的阈值电压调制的特殊性。
因此，该材料被有利地选择为在其运行期间不具有任何结晶。由于特定材料的选择，因此可以：
-保证非常大的亚阈值电阻，以便减少交叉类型的阵列中的漏电流；
-具有取决于所施加的脉冲的形状(特别地，根据脉冲的下降侧翼)的可编程阈值电压。
注意，根据本发明的该第一方面，对应于阈值电压状态Vth1的第一非易失性存储器状态可以通过施加大于Vth2的电压脉冲而被编程，该电压脉冲具有预定的非零持续时间的预定下降侧翼，并且大于第二存储器状态的编程电压脉冲的下降侧翼的持续时间。因此，根据编程脉冲的下降侧翼的持续时间，将有利地使用的材料的电压阈值改变的行为。有趣的是观察到，当阅读专利申请US 2004/0257848 A1时，本领域的普通技术人员不会自然地朝向这样一种解决方案，在该专利申请中清楚地指出使用具有显著的下降侧翼的脉冲可以触发材料的结晶，并且因此触发运行中的损失。对于两个编程状态使用不同的下降侧翼持续时间，没有差别。此外，在本专利申请中描述的下降侧翼都是小于50ns，特别是为了防止结晶。这样的相变将涉及由于不同因素(如温度或控制电路的寄生效应)引起的信息的可能的部分或全部损失。
最后，令人感兴趣的是观察到，本专利申请中的最高阈值电压的编程是通过施加给定编程电流和大于所述最高电压阈值的电压脉冲获得的(这背离根据本发明的第一方面的器件，其中，最高阈值电压Vth2的编程是通过施加包括在Vth1与Vth2之间、并且因此小于Vth2的电压脉冲获得的)。
除了在前述段落中刚刚已经提及的特征之外，根据本发明的一个方面的器件可以具有以下各项中的一个或多个附加特征，这些特征是单独地考虑或根据任何技术上可允许的组合：
-混合物包含按重量计大于15％，并且严格地小于60％百分比的As2Te3合金。
-混合物包含按重量计实质上等于20％百分比的As2Te3合金。
-根据第一阈值电压Vth1与第二阈值电压Vth2之间期望的差值，选择有源层的厚度。
-有源层由As2Te3合金和Ge3Se7合金的混合物制成的单个有源层构成。
-有源层由层的堆叠构成，其中，每个层具有小于或等于5nm的厚度。这些层一起形成由As2Te3合金和Ge3Se7合金的混合物构成的堆叠，用于形成有源层。
本发明的第二方面涉及一种用于在根据本发明的器件中写入第二存储器状态的方法，通过施加给定编程电流和包括在Vth1与Vth2之间的具有预定持续时间的下降侧翼的电流脉冲来编程所述第二非易失性存储器状态。
本发明的第三方面涉及一种用于在根据本发明的器件中写入第一存储器状态的方法，通过施加大于Vth2的电压脉冲来编程第一非易失性存储器状态，该电压脉冲具有预定的非零持续时间的预定下降侧翼，并且大于通过根据本发明的第二方面的方法写入的第二存储器状态的编程电压脉冲的下降侧翼的持续时间。
有利地，大于Vth2的电压脉冲的预定的非零持续时间的下降侧翼具有优选地包括在106V/s与108V/s之间的斜率。
本发明的第四方面涉及一种用于读取根据本发明的器件的存储器状态的方法，该方法包括以下步骤：施加严格地大于Vth1且严格地小于Vth2的电压脉冲，该电压脉冲具有预定的非零持续时间的预定下降侧翼，并且大于通过根据本发明的第二方面的用于写入的方法所写入的第二存储器状态的编程电压脉冲的下降侧翼的持续时间。
当阅读以下描述时和当检查附图时，将更好地理解本发明及其不同应用。
附图说明
这些图是为了信息的目的而示出的，并且决不限制本发明。
图1示出了根据现有技术的多个存储器单元的第一寻址架构；
图2示出了根据现有技术的多个存储器单元的第二寻址架构；
图3示出了解释选择性器件的运行原理的图表；
图4示出了根据本发明的第一方面的器件的图示；
图5示出了根据在器件的底部电极与顶部电极之间施加的电压，通过图4的器件的对数标度上的电流的变化；
图6示意性地示出了使得可以使用图4的器件作为存储器的编程和读取脉冲的实施例；
图7示出根据图4的器件的有源层的三种材料的编程脉冲的下降侧翼的斜率，阈值电压的行为；
图8示出了根据图4的器件的有源层的三种材料的编程脉冲的下降侧翼的斜率，亚阈值电流的行为；
图9示出了图4的器件的编程脉冲的下降侧翼“斜坡率”的斜率；
图10示出了根据用于有源层的四个不同厚度的电压阈值，用于图4的器件的有源层的材料的实施例的电压阈值的变化。
图11示出了编程脉冲的另一实施例。
具体实施方式
除非另外提及，出现在不同图上的相同元件具有唯一的附图标记。
图1已经参考现有技术进行了描述。
图2已经参考现有技术进行了描述。
图3已经参照现有技术进行了描述。
图4示出了根据本发明的第一方面的器件1的图示。
图5示出了根据在器件的底部电极与顶部电极之间施加的电压，通过图4的器件的对数标度上的电流的变化；
图6示意性地示出了使得可以使用图4的器件作为存储器的编程和读取脉冲的实施例；
图7示出根据图4的器件的有源层的三种材料的编程脉冲的下降侧翼的斜率，阈值电压的行为；
图8示出了根据图4的器件的有源层的三种材料的编程脉冲的下降侧翼的斜率，亚阈值电流的行为；
图9示出了图4的器件的编程脉冲的下降侧翼“斜坡率”的斜率；
图10示出了根据用于有源层的四个不同厚度的电压阈值，用于图4的器件的有源层的材料的实施例的电压阈值的变化。
图11示出了编程脉冲的另一实施例。
如下文应当看到的，器件1是用作非易失性存储器和选择器的器件，其中，这两个功能被集成到同一器件1中，该器件包括：
-第一电极或底部电极3；
-第二电极或顶部电极4；
-由有源材料制成的层2，称为有源存储层，设置在第一电极与第二电极之间。
器件的顶部电极被定义为位于此器件上方的电极，并且器件的底部电极被定义为位于此器件下方的电极，这些电极位于器件的每一侧上。当然，形容词“顶部”和“底部”在此相对于包括顶部电极、器件和底部电极的组件的定向到这样的程度：当翻转该组件时，先前被认定为顶部的电极变成底部电极，并且先前被认定为底部的电极变成顶部电极。同样，电极的垂直布置也可设置有在两个电极3和4之间布置的有源层2。
底部3和顶部4电极各自实施导电材料，该导电材料对于两个电极3和4可以是不同的或相同的。这样的导电材料例如是TiN、TaN、W、TiWN、TiSiN或WN。
例如，有源层2是通过混合(例如通过共溅射)As2Te3和Ge3Se7合金实施的硫属元素化物类型的有源材料的层。有利地，形成有源材料的混合物包含按重量计大于15％且严格地小于60％百分比的As2Te3。作为优选实施例，这里形成有源材料的混合物包含按重量计20％As2Te3。共溅射的原理是在一个或多个溅射靶(在此为As2Te3和Ge3Se7靶)的表面上使用等离子体的能量，逐一拉出这个或这些靶的材料的原子并将它们沉积在例如，底部电极3上。
选择有源层2的材料以允许器件1在其无定形静止状态(所谓的“断开”状态)下具有非常强的电阻率，以及一旦经受大于阈值电压的电压就具有强的导电性。所选择的材料的特殊性允许对该阈值电压的调制，该阈值电压可以具有若干值(至少两个阈值电压Vth1和Vth2)，这由于对电编程脉冲的下降侧翼的控制，其在下文中将进一步覆盖。在图5中示出了这两个阈值电压Vth1和Vth2的存在(应理解的是，完全可以考虑具有特定的编程的多于两个的阈值电压)，该图示出了对于通过编程器件1获得的两个阈值电压Vth1和Vth2，根据施加在底部3和顶部4电极之间的电压，通过器件1(在对数标度上)的电流的变化。注意，在此处描述的实施方式中，第二阈值电压Vth2严格地大于第一阈值电压Vth1。
因此，当器件1具有阈值电压Vth1时，只要在器件1的端子处的电压严格地小于Vth1，通过该器件的电流的强度(由ILeak或亚阈值电流指定)非常低(因此，该器件的电阻性是非常强的)。一旦达到阈值电压Vth1，电流快速地增加，并且器件1变得非常导电。一旦电压再次降低到Vthl以下，器件1再次变成低导体。注意，有源层的材料在此被选择成使得亚阈值电流具有特别地低的强度；在其他方面，亚阈值电流的强度严格地小于10-7A。
当器件1具有严格地大于第一阈值电压Vth1的第二阈值电压Vth2时，器件的行为是类似的。在这种情况下，只要在器件1的端子处的电压严格地小于Vth2，通过它的电流(ILeak或亚阈值电流)的强度非常低。一旦达到阈值电压Vth2，电流快速地增加，并且器件1变得非常导电。一旦电压再次降低到Vth2以下，器件1再次变成低导体。在此再次，亚阈值电流的强度严格地小于10-7A。
被选择用于有源层2的材料的特殊性将能够根据器件1的电编程脉冲的类型提供阈值电压Vth的调制。在其他方面，器件1具有由于有源层的材料引起的至少两个不同的电压阈值(第一阈值电压Vth1和第二阈值电压Vth2)，该电压阈值将根据电编程脉冲的形状，并且特别地根据电编程脉冲的下降侧翼而不同地反应。以下将更详细地解释该运行。
应理解的是，只要与PCRAM或CBRAM类型的电阻存储器相反，存储器状态就不取决于器件1的电阻率，而是取决于阈值电压的值Vth1或Vth2，其可以通过非易失性方式编程和写入在器件1中。因此，根据本发明的器件1可以由术语“NVTS”或“非易失性阈值切换”(具有非易失性切换阈值的器件)指定。存储器信息在这里由阈值电压的值给出。
此外，具有严格地小于10-7A的亚阈值电流的强度和器件1的电阻率的易失性行为(即，根据电压是高于还是低于阈值电压，器件相应地切换至导电状态或电阻状态)使得可以具有还充当选择器的器件1；在交叉型的配置中，在器件的端子处不存在大于阈值电压的极化电压的情况下，通过器件的电流非常低，并且使得可以防止“潜通过”型的寄生漏电流。
因此，器件1是非易失性存储器器件(具有作为存储器信息的阈值电压)和选择器(具有非常低的漏电流)两者。
在下文中将解释参见图6对根据本发明的器件1的编程和读取。图6示出了根据时间的编程电压脉冲(三个脉冲100、101和102)和读取的实施例，使得可以使用根据本发明的器件1作为存储器。注意，编程电压和读取电压可以在极性上反转，因为根据本发明的器件对具有反转符号的脉冲同样做出响应。因此，当参考具有小于第二阈值电压Vth2的强度的强度的第一电压Vth1时，必须理解的是，当两个电压为负时，比较这两个电压的绝对值。
脉冲100(称为RESET)是使器件1达到由第二阈值电压Vth2表示的编程状态的编程脉冲。该脉冲具有包括在第一阈值电压Vth1与第二阈值电压Vth2之间的电压强度。
根据第一配置，器件1已经处在由第二阈值电压Vth2表示的编程状态中。在这种情况下，器件1将保持在该状态下。实际上，为了发生阈值电压的改变，足够的编程电流必须在器件1中流动。在此，根据图5，在电压值保持在第二阈值电压Vth2以下的情况下，不会发生切换。此外，这种特性使得可以保持器件1的耐久性。然而，根据第二配置，如果器件处在由阈值电压Vth1表示的编程状态中，则当编程电压超过阈值电压Vth1时，器件1切换到导电状态，并且允许显著水平的编程电流的穿过。脉冲100的下降侧翼的持续时间非常短(接近0)。对于有源层2的特定材料，显著的编程电流(即，器件1的导电状态)的存在和脉冲下降的实质上零的下降侧翼的持续时间的适当选择的组合使得可以修改器件1的阈值电压，并且具有从Vth1至Vth2的后来变化(因此，写入存储器状态Vth2，尽管存储器状态Vth1被写入在存储器器件1中)。
编程脉冲的下降持续时间与阈值电压之间的关联在图7中示出，图7示出了对于有源层Mat1、Mat2和Mat3的三种材料，阈值电压Vth(以伏特为单位)根据下降侧翼的斜率(以V/s为单位)的行为。
有源材料Mat1是As2Te3和Ge3Se7合金的混合物，具有按重量计20％的As2Te3。
有源材料Mat2是As2Te3和Ge3Se7合金的混合物，具有按重量计40％的As2Te3。
有源材料Mat3是As2Te3和Ge3Se7合金的混合物，具有按重量计60％的As2Te3。
图9中定义了下降侧翼的斜率(“斜坡率”)。这是编程电压脉冲的最大幅度和下降侧翼的持续时间之间的比率。在其它方面，对于给定幅度，下降侧翼的持续时间越短，斜率越大。
在图7中观察到，对于材料Mat1，阈值电压随着下降侧翼的斜率显著地增加。由此，对于组合物Mat1，存在阈值电压Vth的窗口，该阈值电压Vth的窗口在从约2.25V的电压阈值(对于约0.5.107V/s的斜率，即，显著的下降侧翼的持续时间)至约3.5V的阈值电压(对于约0.8.109V/s的斜率，即，非常短的下降侧翼的持续时间)的范围内是非常显著的。
因此，如果器件处在由阈值电压Vth1表示的编程状态中，并且脉冲100的下降侧翼的非常短的持续时间被用于处于导电状态的器件1，则阈值电压的值将由于侧翼的持续时间而被修改，并且将通过选择下降侧翼的适当持续时间，将阈值电压改变为值Vth2。
脉冲101(称为设置)是用于使器件1达到由第一阈值电压Vth1表示的编程状态的编程脉冲。该脉冲具有大于第二阈值电压Vth2的电压强度和具有大于脉冲100的下降侧翼的持续时间的持续时间的下降侧翼。
在此，与复位编程相反，脉冲101的效应独立于起始存储器状态。因为编程脉冲101具有超过第二阈值电压Vth2的电压强度(并且，因此更不用说阈值电压Vth1)，所以一旦超过其阈值电压(无论其是Vth1还是Vth2)，器件1就将变得导电。因此，电流将达到实质上足够的电流水平。然后，本发明在于有源层2的材料的选择，从而下降侧翼的持续时间使得可以传到第一阈值电压Vth1。在此，下降侧翼的斜率(“斜坡率”)有利地包括在107V/s与106V/s之间，这可以例如，对于包括在350ns与3.5μs之间的下降侧翼的持续时间引起3.5V的脉冲。通过施加这种减少的持续时间，第一阈值电压Vth1“写入”在器件1中。
在图7中观察到，材料Mat1相对于材料Mat2和Mat3具有最大存储器窗口(并且因此，第一阈值电压Vth1与第二阈值电压Vth2之间的最大差值)。因此，优选地选择按重量计约20％百分比的As2Te3合金。然而，具有按重量计约40％百分比的As2Te3合金的材料Mat2也提供了更多减小的窗口的这种可能性。另一方面，具有按重量计约60％百分比的As2Te3合金的材料Mat3具有窗口，该窗口太小以至于不允许在根据本发明的同一器件中写入两个不同的电压阈值。注意，可以选择曲线的两端处的阈值电压Vth1和Vth2(Vthmin和Vthmax)，但没有什么阻止放置在曲线的另一位置处：在这种情况下，因此，将适配下降侧翼的斜率的持续时间(并且，如果认为第二阈值电压Vth2低于Vth2的最大值，则对于脉冲101减少该持续时间)。
有利地，用于有源层2的合金在器件1作为NVTS的运行期间不具有任何结晶。
这种类型的行为与在施加具有足够长的下降侧翼的脉冲期间发生的材料结构的重组有关，引起器件的阈值电压的降低。应当强调，即使对于As2Te3存在结晶相，并且对于Ge3Se7存在结晶相，在所考虑的As2Te3和Ge3Se7合金的混合物的情况下，不存在相应的结晶相。仅相偏析可以引起一个或多个结晶相的形成(即，例如，在温度过度升高之后、在器件的过度电阻状态/导电状态循环之后等达到)。然而，可以通过在器件中保留与部分地或完全地结晶的相平行的无定形相，获得NVTS类型的行为。该配置还与本发明的目的的器件1的存储器和选择性功能兼容。
通常地，用于对根据本发明的器件进行编程的方法包括：
-复位步骤，包括根据器件1的有源层的材料，施加包括在Vth1和Vth2之间的具有预定持续时间的下降侧翼的电压脉冲，以使器件1达到由第一阈值电压Vth2表示的编程状态；
-设置步骤，包括根据器件1的有源层的材料，施加具有预定的非零持续时间的预定下降侧翼的大于Vth2，并且大于复位编程电压脉冲的下降侧翼的持续时间的电压脉冲，以使器件1达到由第二阈值电压Vth1表示的编程状态。
图8示出了对于器件1的有源层2的三种材料Mat1、Mat2和Mat3，根据编程脉冲的下降侧翼的斜率，亚阈值电流(“漏电流”)的行为。观察到，对于三种材料Mat1、Mat2和Mat3，该亚阈值电流保持在远小于10-7A的非常低的值，而不管编程脉冲的下降侧翼的斜率的值如何。这种行为使得可以提供器件1的选择性功能。
图6中所示的脉冲102是使得可以读取器件1的存储器状态的脉冲。读取脉冲102由具有在第一阈值电压Vth1和第二阈值电压Vth2之间的中间电压的脉冲形成。在读取由第一阈值电压Vth1表示的编程状态的情况下，由于超过阈值电压Vth1，器件1将变得导电，但是具有与设置写入的持续时间基本上相同的脉冲的实质持续时间的下降侧翼将使得可以重构由第一初始阈值电压Vth1表示的编程状态，而没有写入第二编程状态Vth2的风险。检测通过器件1的电流指示器件1处于存储器状态Vth1。相反，在读取由第二阈值电压Vth2表示的编程状态的情况下，器件1将保持电阻性(无切换)，因为不超过第二阈值电压Vth2。在器件1中没有检测电流指示器件处于存储器状态Vth2。如果没有发生切换，则读取状态Vth2，并且同时维持该状态Vth2，不存在干扰的风险(例如不合时宜的写入)。
通常地，根据本发明的用于读取器件的存储器状态的方法包括施加严格地大于Vth1且严格地小于Vth2的电压脉冲的步骤，该电压脉冲具有预定的非零持续时间的预定下降侧翼，并且大于第二存储器状态Vth2的编程电压脉冲的下降侧翼的持续时间(有利地，与第一存储器状态Vth1的编程电压脉冲的下降侧翼的持续时间基本上相同，即，具有有利地包括在107V/s与106V/s之间的下降侧翼的斜率)。
鉴于编程脉冲的斜率对有源层2的材料的影响，可以考虑Vth1和Vth2之间的中间编程状态，以便获得MLC(“多层单元”)类型的多层编程。
还应注意，有源层的厚度有利地根据第一阈值电压Vth1与第二阈值电压Vth2之间的期望差值来选择。特别地在图10中示出该选择，图10示出了根据对于有源层2的四个不同厚度：10nm、15nm、25nm和50nm的阈值电压，材料Mat2的电压阈值的变化。因此，有源层的厚度的增加有利地增加了存储器窗口，即，最小阈值电压与最大阈值电压两个之间的可能差值。这种增加背离PCRAM的当前趋势，其目的在于减小PCRAM的厚度。
虽然在d’As2Te3和Ge3Se7的混合物的情况下更具体地描述了本发明，但可以使用其他合金，例如与Si、Ge、As、Sb、Bi、S、Se、Te的基质组合在一起，而且还与元素(即，掺杂剂)，如C、N或O的引入一起使用。特别地，具有不同化学计量的AsSe、AsTe、GeSe、GeS合金是可以被组合以获得所寻求的机理的那些合金之中。有利地，可以使用IV-VI型合金(例如，具有Ge和Se基质)与VI-V型合金(例如，具有As和Te基质)之间的组合，IV-VI型合金的间隙能量比VI-V合金的间隙能量更显著。此外，注意，尽管有源层2被描述为材料层(As2Te3和Ge3Se7合金的混合物)，但是提供存储器行为和NVTS选择器的多层材料形式的有源层的配置也适用于根据本发明的器件。
不同层(电极、有源层)的沉积技术是本领域技术人员熟知的。这些可以是例如，物理气相沉积(PVD)、化学气相沉积(CVD)或原子层沉积(ALD)类型的技术。
当然，仅出于示例的目的给出了上文提出的编程；可以考虑智能编程，其中，脉冲可以取决于器件的初始编程状态。例如，这是当根据本发明的器件刚刚被读取，并且待编程状态对应于刚刚被读取的状态时的情况：在这种情况下，可以克服编程脉冲。
同样地，使得可以获得处于存储器状态Vth1的材料的结构重组的任何形式的脉冲当然构成可能的替代方案。特别地，可以通过考虑对阈值电压Vth的变化具有有效影响的相同侧翼的部分来进一步减小脉冲的下降侧翼。图11中示出了这种类型的脉冲200。与图6的被称为设置的脉冲101相反，脉冲200也是用于使器件1达到由第一阈值电压Vth1表示的编程状态的设置编程脉冲。该脉冲200具有大于第二阈值电压Vth2的电压强度和减小的下降侧翼201，但是其持续时间保持大于图6的脉冲100的下降侧翼的持续时间。该评述对于读取脉冲也是有效的。
图6和图11的每个脉冲的总持续时间被选择为保证器件的切换(如果需要的话)以及编程电流通过足够的持续时间特别地达到状态Vth2。对于As2Te3和Ge3Se7合金的混合物，该总持续时间可以例如，包括在10ns与300ns之间。取决于根据本发明的器件的尺寸(即，表面)的编程电流在我们示例的情况下包括在1mA和2mA之间。
在替代方案中，根据本发明的器件可以与电阻存储器串联地共集成，以产生使得可以使用根据本发明的器件的选择特性来访问(读取和编程)电阻存储器和同时具有内在的存储器特性的器件。

Claims (10)

1.一种选择性非易失性存储器器件(1)，包括：
-第一电极(3)；
-第二电极(4)；
-由有源材料制成的至少一个层(2)，称为有源存储器层，设置在第一电极与第二电极之间；
所述器件(1)具有至少两个可编程存储器状态：
-与用于有源层(2)的第一阈值电压Vth1相关联的第一可编程非易失性存储器状态，所述器件在所述第一存储器状态中具有特征电压电流，使得一旦在第一电极和第二电极之间施加大于或等于Vth1的电压，所述器件就从高电阻状态切换到比电高阻状态低的电阻状态，并且当所施加的电压严格地小于Vth1时，所述器件返回到其高电阻状态，在所述存储器的高电阻状态下通过所述存储器的电流强度严格地小于10-7A；
-与严格地大于第一阈值电压Vth1的第二阈值电压Vth2相关联的第二非易失性存储器状态，所述器件在所述第二存储器状态中具有特征电压电流，使得一旦在第一电极和第二电极之间施加大于或等于Vth2的电压，所述器件就从高电阻状态切换到比高电阻状态低的电阻状态，并且当所施加的电压严格地小于Vth2时，所述器件返回到其高电阻状态，在所述存储器的电高阻状态下通过所述存储器的电流强度严格地小于10-7A；
有源层的材料由As2Te3合金和Ge3Se7合金的混合物制成。
2.根据前一权利要求所述的器件，其特征在于，所述混合物包含按重量计大于15％且严格地小于60％百分比的As2Te3合金。
3.根据前一权利要求所述的器件，其特征在于，所述混合物包含按重量计实质上等于20％百分比的As2Te3合金。
4.根据前述权利要求中任一项所述的器件，其特征在于，根据第一阈值电压Vth1与第二阈值电压Vth2之间的期望差值来选择有源层的厚度。
5.根据前述权利要求中任一项所述的器件，其特征在于，所述有源层由单个有源层构成，所述单个有源层由As2Te3合金和Ge3Se7合金的混合物制成。
6.根据权利要求1至4中任一项所述的器件，其特征在于，所述有源层由层的堆叠构成，其中每个层具有小于或等于5nm的厚度。
7.一种用于在根据前述权利要求中任一项所述的器件中写入第二存储器状态的方法，其特征在于，通过施加给定编程电流和具有预定持续时间的下降侧翼的包括在Vth1与Vth2之间的电流脉冲，对所述第二非易失性存储器状态进行编程；
8.一种用于在根据权利要求1至6中任一项所述的器件中写入第一存储器状态的方法，其特征在于，通过施加具有预定的非零持续时间的预定下降侧翼的大于Vth2的电压脉冲，和大于通过根据权利要求5所述的方法所写入的第二存储器状态的编程电压脉冲的下降侧翼的持续时间，对所述第一非易失性存储器状态进行编程。
9.根据前一权利要求所述的方法，其特征在于，大于Vth2的电压脉冲的预定的非零持续时间的下降侧翼具有优选地包括在106V/s与108V/s之间的斜率。
10.一种用于读取根据权利要求1至6中任一项所述的器件的存储器状态的方法，其特征在于，所述方法包括以下步骤：施加具有严格地大于Vth1且严格地小于Vth2的电压的脉冲，所述脉冲具有预定的非零持续时间的预定下降侧翼，并且大于通过根据权利要求5所述的用于写入的方法所写入的第二存储器状态的编程电压脉冲的下降侧翼的持续时间。
CN202080086299.0A 2019-11-04 2020-11-02 选择性非易失性存储器器件及相关联的读取方法 Pending CN114830238A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FRFR1912328 2019-11-04
FR1912328A FR3102884B1 (fr) 2019-11-04 2019-11-04 Dispositif memoire non volatile selecteur et procede de lecture associe
PCT/EP2020/080673 WO2021089478A1 (fr) 2019-11-04 2020-11-02 Dispositif memoire non volatile selecteur et procede de lecture associe

Publications (1)

Publication Number Publication Date
CN114830238A true CN114830238A (zh) 2022-07-29

Family

ID=70008615

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080086299.0A Pending CN114830238A (zh) 2019-11-04 2020-11-02 选择性非易失性存储器器件及相关联的读取方法

Country Status (5)

Country Link
US (1) US11923006B2 (zh)
EP (1) EP4055605A1 (zh)
CN (1) CN114830238A (zh)
FR (1) FR3102884B1 (zh)
WO (1) WO2021089478A1 (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003079463A2 (en) * 2002-03-15 2003-09-25 Axon Technologies Corporation Programmable structure, an array including the structure, and methods of forming the same
US20040257848A1 (en) 2003-06-18 2004-12-23 Macronix International Co., Ltd. Method for adjusting the threshold voltage of a memory cell
KR102532201B1 (ko) * 2016-07-22 2023-05-12 삼성전자 주식회사 메모리 소자
CN109716507A (zh) * 2016-10-04 2019-05-03 索尼半导体解决方案公司 开关装置、存储设备和存储器系统

Also Published As

Publication number Publication date
FR3102884A1 (fr) 2021-05-07
US11923006B2 (en) 2024-03-05
US20220366981A1 (en) 2022-11-17
FR3102884B1 (fr) 2021-11-12
WO2021089478A1 (fr) 2021-05-14
EP4055605A1 (fr) 2022-09-14

Similar Documents

Publication Publication Date Title
US10854287B2 (en) Accessing memory cells in parallel in a cross-point array
TWI451427B (zh) 用於減少相變化記憶體中瑕疵位元數的方法及其裝置
JP4933687B2 (ja) 相変化性メモリ材料と誘電材料との混合物から成る複合メモリ材料
US7894254B2 (en) Refresh circuitry for phase change memory
KR100397929B1 (ko) 테이퍼화접점을지니는다중비트단일셀메모리
JP4303316B2 (ja) 単一セル記憶素子
US8203865B2 (en) Non-volatile memory cell with non-ohmic selection layer
US8064248B2 (en) 2T2R-1T1R mix mode phase change memory array
CN109493904B (zh) 集成电路及存储器阵列中的被选存储单元的写入方法
US20080273370A1 (en) Integrated Circuit, Method of Operating an Integrated Circuit, Memory Cell Array, and Memory Module
US9171616B2 (en) Memory with multiple levels of data retention
US8248836B2 (en) Non-volatile memory cell stack with dual resistive elements
KR102465179B1 (ko) 선택 소자, 이의 제조 방법 및 이를 포함하는 비휘발성 메모리 소자
JP2018174333A (ja) 調整可能なセルビット形状を有する不揮発性メモリ
CN114830238A (zh) 选择性非易失性存储器器件及相关联的读取方法
US20080247217A1 (en) Integrated circuit, memory cell array, memory module, method of operating an integrated circuit, and computing system
KR20230061289A (ko) 고압 수소 열처리된 선택 소자층을 구비한 가변 저항 메모리 장치 및 그 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination