EP4055605A1 - Dispositif memoire non volatile selecteur et procede de lecture associe - Google Patents

Dispositif memoire non volatile selecteur et procede de lecture associe

Info

Publication number
EP4055605A1
EP4055605A1 EP20797149.0A EP20797149A EP4055605A1 EP 4055605 A1 EP4055605 A1 EP 4055605A1 EP 20797149 A EP20797149 A EP 20797149A EP 4055605 A1 EP4055605 A1 EP 4055605A1
Authority
EP
European Patent Office
Prior art keywords
state
voltage
vth2
memory
threshold voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
EP20797149.0A
Other languages
German (de)
English (en)
Inventor
Gabriele NAVARRO
Anthonin VERDY
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Commissariat a lEnergie Atomique CEA
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat a lEnergie Atomique CEA, Commissariat a lEnergie Atomique et aux Energies Alternatives CEA filed Critical Commissariat a lEnergie Atomique CEA
Publication of EP4055605A1 publication Critical patent/EP4055605A1/fr
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0038—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0092—Write characterized by the shape, e.g. form, length, amplitude of the write pulse
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of the switching material, e.g. layer deposition
    • H10N70/026—Formation of the switching material, e.g. layer deposition by physical vapor deposition, e.g. sputtering

Abstract

L'invention concerne un dispositif (1) mémoire non volatile et sélecteur comportant une première électrode (3), une seconde électrode (4) et au moins une couche (2) réalisée dans un matériau actif. Le dispositif (1) présente au moins deux états mémoire programmables associés à deux tensions de seuil et assure également un rôle de sélecteur quand il est dans un état fortement résistif.

Description

DESCRIPTION
DISPOSITIF MEMOIRE NON VOLATILE SELECTEUR ET PROCEDE DE LECTURE ASSOCIE
DOMAINE TECHNIQUE DE L’INVENTION
[0001] Le domaine technique de l’invention est celui des mémoires non volatiles. La présente invention concerne un dispositif intégrant à la fois une fonction de mémoire non volatile et une fonction de sélecteur. La présente invention concerne également le procédé de lecture du dispositif.
ARRIERE-PLAN TECHNOLOGIQUE DE L’INVENTION
[0002] Pour des applications qui nécessitent un stockage de l'information même lorsque la tension est coupée, des mémoires non volatiles de type EEPROM ou FLASH qui réalisent un stockage de charges sur des grilles flottantes de transistors à effet de champ, sont classiquement utilisées. Ces mémoires présentent toutefois des inconvénients : temps d'écriture longs (quelques microsecondes), densité limitée car la réduction de la taille des transistors conduit à une diminution du signal de lecture, c'est-à-dire une baisse de la différence entre les deux états du point mémoire, et une réduction de la durée de rétention de l'information, nombre de cycles d'écriture limité car la capacité de rétention de l'information diminue au fur et à mesure des cycles d'écriture à cause de la création de défauts dans l'oxyde de grille des transistors, permettant aux électrons de s'échapper de la grille flottante.
[0003] Ainsi, ce type de mémoires ne présente pas les caractéristiques requises pour supporter le développement de nouvelles technologies telles que les mémoires SCM (pour « Storage Class Memory ») qui connaissent un essor important notamment grâce à leur capacité à augmenter les performances des ordinateurs tout en réduisant leur consommation. [0004] Plus récemment, d'autres types de mémoires non volatiles réinscriptibles sont apparus, basés sur des matériaux actifs tels que des matériaux à changement de phase (mémoires PCRAM ou « Phase Change RAM » également appelée PCM « Phase Change Memory »), à conduction ionique (mémoires CBRAM ou « Conductive Bridging RAM »), à oxydes métalliques (mémoires
OxRAM ou « Oxide Résistive RAM »), ferroélectriques (mémoires FERAM ou « Ferroelectric RAM »), magnétiques (mémoires MRAM ou « Magnetic RAM), ou encore magnétiques à transfert de spin (mémoires STTRAM ou « Spin Torque Transfer RAM »). Ces mémoires sont des mémoires de type résistive (c’est-à-dire qu’elles peuvent présenter au moins deux états « OFF » ou « ON » correspondant au passage d’un état résistif (état « OFF ») à un état moins résistif (état « ON »)).
[0005] Les mémoires résistives ont besoin de deux électrodes pour fonctionner. Dans le cas des mémoires PCRAM, on utilise des matériaux chalcogénures qui sont connus pour l'important contraste de résistance électrique qui existe entre leur phase amorphe (résistive) et leur phase cristalline (conductrice). Ce phénomène est à la base des mémoires à changement de phase PCRAM dans lesquelles le changement de phase est induit par effet joule grâce à une impulsion électrique dont la forme permet d'atteindre des profils de température spécifiques à l'intérieur de la mémoire. Ainsi, les mémoires PCRAM comportent une zone active basée sur un matériau chalcogénure. Le fonctionnement des mémoires PCRAM est basé sur la transition de phase du matériau chalcogénure, induite par réchauffement de ce matériau sous l’effet d’impulsions électriques spécifiques générées par ses deux électrodes. Cette transition se fait entre la phase cristalline, ordonnée, de faible résistance et thermodynamiquement stable et la phase amorphe, désordonnée, de résistance élevée et thermodynamiquement instable.
[0006] Dans ce contexte, les mémoires résistives PCRAM qui sont basées sur la technologie de mémoire résistive non-volatile la plus mature représentent des très bons candidats pour supporter le développement des mémoires SCM.
[0007] Récemment une forte attention a été portée sur la possibilité d’avoir des systèmes avec une intégration de type 3D, en intégrant plusieurs couches de mémoires, empilées les unes sur les autres, et permettant d'augmenter la densité de mémoire pour une même surface de puce. Cette intégration 3D est basée sur l’utilisation d’intégration de type « cross-bar » (désignée également par la terminologie « cross-point »). Les mémoires résistives PCRAM présentent notamment l’intérêt de pouvoir s’intégrer avec de fortes densités, via une intégration de type « cross-bar ».
[0008] Une telle architecture 200 est illustrée sur la figure 1 et comporte une pluralité de lignes d’accès 201 , 202, 203 et 204 et une pluralité de cellules mémoires (ici quatre cellules C11 , C21 , C22 et C12) de type non volatiles réinscriptibles PCRAM. Les lignes d’accès sont formées par des lignes de bits 201 et 202 parallèles supérieures et des lignes de mots 203 et 204 inférieures perpendiculaires aux lignes de bits, les cellules élémentaires C11 , C21 , C22 et C12 étant prises en sandwich à l’intersection entre les lignes de bits 201 et 202 et les lignes de mots 203 et 204. L’architecture 200 forme ainsi un réseau où chaque cellule mémoire est adressable individuellement, en sélectionnant la bonne ligne de bits et la bonne ligne de mots.
[0009] Ce type d’architecture présente toutefois certains inconvénients. Ainsi, la phase de lecture de l’état d’une cellule est réalisée par la polarisation de la ligne et de la colonne souhaitées ; il est alors possible d’observer un courant de fuite parasite passant par les cellules adjacentes. Nous faisons ici l’hypothèse que :
La cellule C11 est à l’état OFF (état haute résistance) ;
La cellule C21 est à l’état ON (état basse résistance) ;
La cellule C22 est à l’état ON (état basse résistance) ;
La cellule C12 est à l’état ON (état basse résistance).
[0010] La lecture de l’état résistif de la cellule C11 implique de polariser respectivement la ligne de bits 201 et la ligne de mots 204 (application d’une différence de potentiel Vbias entre ces deux lignes). En théorie, le courant de mesure devrait circuler uniquement selon la flèche 205 représentée en pointillés. En pratique, du fait que les trois autres cellules sont à l’état ON, un courant de fuite parasite, représenté par la flèche 206 (« sneak pass » selon la terminologie anglaise), passe par les cellules non résistives C21 , C22 et C12. Ce courant de fuite, en particulier dans le cas défavorable où les éléments adjacents de la cellule à mesurer sont à l’état ON, peut perturber la mesure jusqu’à empêcher la discrimination entre l’état ON et l’état OFF de la cellule à mesurer.
[0011 j Une solution connue à ce problème consiste à rajouter, en série avec chacune des cellules, une diode à jonction p/n (par exemple à base de Si) 207 pour jouer le rôle de sélecteur. On définit par comportement de type « diode » celui d’un dispositif basé sur deux terminaux d’accès, avec une très faible conductivité au- dessus d’une tension de tension Vth et une forte conductivité quand la tension Vth est dépassée. Chaque cellule mémoire est dite 1 R et chaque sélecteur est dit 1 S. On parle ainsi de point mémoire 1 R/1 S. Une telle architecture 300 est illustrée en figure 2. Les éléments communs portent les mêmes numéros de référence sur les figures 1 et 2, étant entendu que les cellules C11 , C21 , C22 et C12 de la figure 2 sont dans le même état résistif que les cellules C 11 , C21 , C22 et C12 de la figure 1. Dans ce cas, les diodes 207 étant unipolaires, elles bloquent le passage du courant parasite, autorisant ainsi uniquement le courant représenté par la flèche 210 induit par la polarisation de la ligne de bits 201 et la ligne de mots 204 (application d’une différence de potentiel Vbias entre ces deux lignes).
[0012] L’architecture telle qu’illustrée en figure 2 pose toutefois également certaines difficultés liées en particulier au fait que les diodes standard à base de Si ne sont pas la solution la plus pertinente car elles sont difficiles à fabriquer, elles présentent des résistances séries trop importantes et une faible densité de courant dans l’état « actif » incompatible avec la programmation d’une mémoire résistive. Ainsi, les diodes présentent des intensités de courant en mode passant qui restent limitées. Ainsi, actuellement, pour une surface de silicium donnée, il n’est pas possible de réaliser une diode de même surface que la cellule mémoire et ayant un courant passant ION suffisant (densité de courant des diodes trop faible) et dans le même temps un courant de fuite IOFF assez faible. Une telle situation pose notamment de sérieuses difficultés dans le cas de l’utilisation d’une diode en série avec une cellule de type à changement de phase PCRAM qui nécessite des courants de commutation importants. [0013] C’est pourquoi plusieurs solutions alternatives ont été étudiées ces dernières années. Dans la littérature, on retrouve différents types de sélecteur comme les FAST (pour « Field Assisted Superlinear Threshold »), les MIEC (pour « Mixed-lonic-Electronic Conduction ») et les OTS (pour « Ovonic Threshold Switching »).
[0014] Un dispositif sélecteur est composé de deux électrodes et d’un matériau actif, les électrodes étant disposées de part et d’autre du matériau actif et permettant d’appliquer une tension à ce matériau actif. Dans le cas d’un sélecteur de type OTS, le matériau actif peut être un alliage chalcogène. Le principe de base du fonctionnement d’un dispositif sélecteur est représenté à la figure 3. Le dispositif est très résistif dans l’état OFF. Dès qu’on lui applique une tension supérieure à une tension de seuil, le courant augmente rapidement pour atteindre l’état ON du dispositif, un état bassement résistif. Dès que le courant ou la tension est réduit au- dessous d’une valeur spécifique dite de maintien ou de « holding », le dispositif redevient OFF. La fonction première d’un dispositif sélecteur est donc de bloquer le passage de courant à faible tension (sous-seuil) et de permettre le passage d’une forte densité de courant, une fois que la tension de seuil Vth (« threshold voltage » selon la terminologie anglaise) est atteinte.
[0015] Aujourd’hui le principal problème d’une structure crossbar est de trouver un bon compromis en termes de performances électriques entre la mémoire 1 R et le sélecteur 1 S. Pour pouvoir être intégré avec une mémoire résistive 1 R, un sélecteur 1 S doit présenter plusieurs spécificités contraignantes. En effet, il doit avoir à la fois une dimension proche de celle de la mémoire et un faible courant de fuite IOFF quand le sélecteur est dans son état « OFF » tout en étant compatible avec les propriétés de mémorisation de la mémoire 1 R.
[0016] Pour améliorer encore la densité d’intégration des mémoires résistives, une solution classique est de diminuer la taille de la surface entre le matériau actif de la mémoire résistive et son électrode inférieure pour permettre une réduction du courant de programmation de la mémoire résistive.
[0017] Selon une autre approche de la mémorisation, l’article « an Access- Transistor-Free (0T/1 R) Non-Volatile Résistance Random Access Memory (RRAM) Using a Novel Threshold Switching, Self-Rectifying Chalcogenide Device » (Yi- Chou Chen et al., IEDM 2003) décrit la possibilité dans un dispositif intégrant un couche active en chalcogénure (le Ge2Sb2Tes très largement utilisé pour la réalisation de mémoires PCRAM) d’avoir des volumes amorphes différents, avec des résistances différentes (i.e. si on réduit le volume du volume amorphe, on réduit la résistance de l’état programmé) mais surtout des tensions de seuil Vth différentes en fonction des paramètres des impulsions de programmation utilisées. Dans cet article, il est proposé d’employer cette propriété électrique pour stocker l’information dans le paramètre formé par la tension de seuil Vth, en la programmant grâce au contrôle du volume amorphe, obtenu par des intensités d’impulsions électriques différentes. Cette propriété est également décrite dans la demande de brevet US2004/0257848A1 qui décrit la possibilité d’utiliser une mémoire à changement de phase uniquement dans sa phase amorphe, en modulant la tension de seuil par un contrôle de l’intensité et de la durée de l’impulsion électrique.
[0018] Les dispositifs décrits dans l’article « an Access-Transistor-Free (0T/1 R) Non-Volatile Résistance Random Access Memory (RRAM) Using a Novel Threshold Switching, Self-Rectifying Chalcogenide Device » présentent toutefois également un courant sous-seuil bien trop élevé, de l’ordre de 10-6 A, pour être utilisés sans sélecteur dans une matrice crossbar. En outre, on constate que la programmation de ces mémoires n’est pas encore bien maîtrisée et que les durées d’impulsions de programmation doivent être très courtes afin d’éviter toute cristallisation du matériau.
RESUME DE L’INVENTION
[0019] L’invention offre une solution aux problèmes évoqués précédemment, en proposant un dispositif mémoire non volatile adapté pour être intégrée dans un dispositif avec une architecture de type « cross-bar » et permettant de s’affranchir des contraintes d’utilisation d’une mémoire résistive en série avec un sélecteur.
[0020] Un premier aspect de l’invention concerne une dispositif mémoire non volatile et sélecteur comportant : une première électrode ; une seconde électrode ; au moins une couche réalisée dans un matériau actif, dite couche active mémoire, disposée entre la première et la deuxième électrode ; ledit dispositif présentant au moins deux états mémoire programmables : un premier état mémoire non volatile programmable associé à une première tension de seuil Vthi pour la couche active, ledit dispositif présentant dans ledit premier état mémoire une caractéristique courant tension telle qu’il passe d’un état fortement résistif à un état moins résistif que l’état fortement résistif dès qu’une tension supérieure ou égale à Vthi est appliquée entre les première et seconde électrodes et revient à son état fortement résistif lorsque la tension appliquée est strictement inférieure à Vthi , l’intensité du courant traversant ladite mémoire dans son état fortement résistif étant strictement inférieure à 107 A ; un deuxième état mémoire non volatile associé à un deuxième tension de seuil Vth2 strictement supérieure à la première tension de seuil Vthi , ledit dispositif présentant dans ledit second état mémoire une caractéristique courant tension telle qu’il passe d’un état fortement résistif à un état moins résistif que l’état fortement résistif dès qu’une tension supérieure ou égale à Vth2 est appliquée entre les première et seconde électrodes et revient à son état fortement résistif lorsque la tension appliquée est strictement inférieure à Vth2, l’intensité du courant traversant ladite mémoire dans son état fortement résistif étant strictement inférieure à 107 A.
[0021] Selon l’invention, le matériau de la couche active est réalisé dans un mélange d’un alliage As2Ïe3 et d’un alliage GesSez.
[0022] Grâce à l’invention, on propose un dispositif qui intègre à la fois une fonction de mémoire non volatile réinscriptible et de sélecteur. La fonction mémoire non volatile est assurée par l’utilisation d’une tension de seuil programmable pouvant prendre au moins deux valeurs Vthi et Vth2 : l’état mémoire est donné par la valeur de cette tension de seuil programmée dans le dispositif. En d’autres termes, contrairement aux mémoires PCRAM, le dispositif mémoire non volatile selon l’invention n’est pas une mémoire résistive puisque l’état mémoire ne dépend pas de l’état résistif du dispositif. La fonction « sélecteur » est assurée par un courant sous-seuil (i.e. le courant traversant le dispositif lorsque celui est respectivement soumis à une tension strictement inférieure à Vthi ou Vth2 selon qu’il est dans l’état mémoire Vth1 ou Vth2) strictement inférieure à 10-7 A : de telles valeurs de courant sous-seuil sont comparables à celles assurées par les sélecteurs connus. On notera que la fonction sélecteur est volatile de sorte que dès que la tension aux bornes du dispositif passe respectivement sous Vthi ou Vth2 selon qu’il est dans l’état mémoire Vthi ou Vth2, le dispositif devient hautement résistif avec un courant d’intensité strictement inférieure à 107 A.
[0023] Ainsi, le dispositif selon un premier aspect de l’invention peut être vu comme un dispositif sélecteur avec seuil de commutation non volatile (ou « NVTS » pour « non-volatile threshold switching » selon une terminologie anglaise). Le matériau choisi est un matériau chalcogénure (i.e. un composé chimique contenant au moins un élément chalcogène tel que de l’oxygène, du souffre, du sélénium, du tellure ou du polonium) obtenu par la combinaison des alliages As2Te3 et Ge3Se7 où le As2Te3 amène le comportement de type « switch » et le Ge3Se7 l’augmentation du gap du système qui permet de réduire les courants de fuite.
[0024] Le matériau chalcogénure sera choisi pour présenter une très forte résistivité dans son état stationnaire amorphe (état OFF) et une forte conductivité une fois soumis à une tension supérieure à sa tension de seuil, comme les matériaux dits « OTS », mais avec la particularité d’avoir une modulation de la tension de seuil possible.
[0025] Ainsi, ce matériau est avantageusement choisi pour ne pas présenter de cristallisation lors de son fonctionnement. Grâce au choix du matériau ad hoc on peut donc ainsi :
Garantir une résistance sous-seuil très importante pour réduire le courant de fuite dans les matrices de type crossbar ;
Avoir une tension de seuil programmable qui dépend de la forme de l’impulsion appliquée (notamment en fonction de la rampe de descente de l’impulsion). [0026] On notera que selon ce premier aspect de l’invention, le premier état mémoire non volatile correspondant à l’état de tension de seuil Vthi peut être programmé par application d’une impulsion de tension supérieure à Vth2 avec une rampe de descente prédéterminée de durée non nulle prédéterminée et supérieure à la durée de la rampe de descente de l’impulsion de tension de programmation du deuxième état mémoire. On va ainsi utiliser avantageusement le comportement de l’évolution de la tension de seuil du matériau en fonction de la durée de la rampe de descente de l’impulsion de programmation. Il est intéressant de constater que l’homme du métier ne serait naturellement pas allé vers une telle solution à la lecture de la demande de brevet US 2004/0257848 A1 dans laquelle il y est clairement indiqué, que l’utilisation d’une impulsion avec une rampe de descente importante pourrait déclencher la cristallisation du matériau, et donc une perte du fonctionnement. Aucune différence n’est faite quant à l’utilisation de durées différentes de rampes de descente pour les deux états de programmation. En outre, les rampes de descente décrites dans cette demande de brevet sont toutes inferieures à 50 ns, notamment pour éviter la cristallisation. Un tel changement de phase impliquerait une possible perte partielle ou totale de l’information à cause de différents facteurs tels que la température ou les effets parasites de la circuiterie de contrôle.
[0027] Enfin, il est intéressant de constater que la programmation de la tension de seuil la plus élevée dans cette demande de brevet est obtenue par application d’un courant de programmation donné et d’une impulsion de tension supérieure à ladite tension de seuil la plus élevée (ce qui va à l’encontre du dispositif selon un premier aspect de l’invention où la programmation de la tension de seuil la plus élevée Vth2 est obtenue par application d’une impulsion de tension comprise entre Vthi et Vth2, et donc inférieure à Vth2).
[0028] Outre les caractéristiques qui viennent d’être évoquées dans le paragraphe précédent, le dispositif selon un aspect de l’invention peut présenter une ou plusieurs caractéristiques complémentaires parmi les suivantes, considérées individuellement ou selon toutes les combinaisons techniquement possibles : le mélange comporte un pourcentage supérieur à 15% et strictement inférieur à 60% en masse de l’alliage As2Ïe3. le mélange comporte un pourcentage sensiblement égal à 20% en masse de l’alliage As2Ïe3. - l’épaisseur de la couche active est choisie en fonction de l’écart souhaité entre la première tension de seuil Vthi et la deuxième tension de seuil Vth2. la couche active est constituée par une unique couche active réalisée dans un mélange d’un alliage As2Ïe3 et d’un alliage GesSez. - la couche active est constituée par un empilement de couches dans lequel chaque couche présente une épaisseur inférieure ou égale à 5nm. Ces couches forment ensemble un empilement constitué d’un mélange d’un alliage As2Ïe3 et d’un alliage GesSez destiné à former la couche active. [0029] Un deuxième aspect de l’invention concerne un procédé d’écriture du deuxième état mémoire dans un dispositif selon l’invention, ledit deuxième état mémoire non volatile étant programmé par application d’un courant de programmation donné et d’une impulsion de tension comprise entre Vthi et Vth2 avec une rampe de descente de durée prédéterminée. [0030] Un troisième aspect de l’invention concerne un procédé d’écriture du premier état mémoire dans un dispositif selon l’invention, le premier état mémoire non volatile étant programmé par application d’une impulsion de tension supérieure à Vth2 avec une rampe de descente prédéterminée de durée non nulle prédéterminée et supérieure à la durée de la rampe de descente de l’impulsion de tension de programmation du deuxième état mémoire écrit par le procédé selon un deuxième aspect de l’invention.
[0031] Avantageusement, la rampe de descente de durée non nulle prédéterminée de l’impulsion de tension supérieure à Vth2 a une pente préférentiellement comprise entre 106V/s et 108V/s [0032] Un quatrième aspect de l’invention concerne un procédé de lecture de l’état mémoire du dispositif selon l’invention comportant une étape d’application d’une impulsion de tension strictement supérieure à Vthi et strictement inférieure à Vth2 avec une rampe de descente prédéterminée de durée non nulle prédéterminée et supérieure à la durée de la rampe de descente de l’impulsion de tension de programmation du deuxième état mémoire écrit par le procédé d’écriture selon un deuxième aspect de l’invention.
[0033] L’invention et ses différentes applications seront mieux comprises à la lecture de la description qui suit et à l’examen des figures qui l’accompagnent.
BREVE DESCRIPTION DES FIGURES
[0034] Les figures sont présentées à titre indicatif et nullement limitatif de l’invention.
La figure 1 représente une première architecture d’adressage d’une pluralité de cellules mémoires selon l’état de la technique ;
La figure 2 représente une deuxième architecture d’adressage d’une pluralité de cellules mémoires selon l’état de la technique ;
La figure 3 montre un graphe explicitant le principe de fonctionnement d’un dispositif sélecteur ;
La figure 4 montre une représentation schématique d’un dispositif selon un premier aspect de l’invention ;
La figure 5 représente l’évolution du courant en échelle logarithmique traversant le dispositif de la figure 4 en fonction de la tension appliquée entre ses électrodes inférieure et supérieure ;
La figure 6 illustre schématiquement des exemples d’impulsions de programmation et de lecture permettant d’utiliser le dispositif de la figure 4 en tant que mémoire ; la figure 7 représente le comportement de la tension de seuil en fonction de la pente de la rampe de descente de l’impulsion de programmation pour trois matériaux de la couche active du dispositif de la figure 4 ; la figure 8 représente le comportement du courant sous-seuil en fonction de la pente de la rampe de descente de l’impulsion de programmation pour trois matériaux de la couche active du dispositif de la figure 4 ; la figure 9 illustre la pente de la rampe de descente « Ramp rate » d’une impulsion de programmation du dispositif de la figure 4 ; la figure 10 montre l’évolution de la tension de seuil pour un exemple de matériau de la couche active du dispositif de la figure 4 en fonction de la tension de seuil pour quatre épaisseurs différentes de la couche active. la figure 11 représente un autre exemple d’impulsion de programmation. DESCRIPTION DETAILLEE D’UN MODE DE REALISATION DE L’INVENTION
[0035] Sauf précision contraire, un même élément apparaissant sur des figures différentes présente une référence unique.
[0036] [Fig 1] a déjà été décrite en référence à l’état de la technique.
[0037] [Fig 2] a déjà été décrite en référence à l’état de la technique.
[0038] [Fig 3] a déjà été décrite en référence à l’état de la technique.
[0039] [Fig 4] montre une représentation schématique d’un dispositif 1 selon un premier aspect de l’invention.
[0040] [Fig 5] représente l’évolution du courant en échelle logarithmique traversant le dispositif de la figure 4 en fonction de la tension appliquée entre ses électrodes inférieure et supérieure.
[0041] [Fig 6] illustre schématiquement des exemples d’impulsions de programmation et de lecture permettant d’utiliser le dispositif de la figure 4 en tant que mémoire.
[0042] [Fig 7] représente le comportement de la tension de seuil en fonction de la pente de la rampe de descente de l’impulsion de programmation pour trois matériaux de la couche active du dispositif de la figure 4.
[0043] [Fig 8] représente le comportement du courant sous-seuil en fonction de la pente de la rampe de descente de l’impulsion de programmation pour trois matériaux de la couche active du dispositif de la figure 4. IB
[0044] [Fig 9] illustre la pente de la rampe de descente « Ramp rate » d’une impulsion de programmation du dispositif de la figure 4.
[0045] [Fig 10] montre l’évolution de la tension de seuil pour un exemple de matériau de la couche active du dispositif de la figure 4 en fonction de la tension de seuil pour quatre épaisseurs différentes de la couche active
[0046] [Fig 11] représente un autre exemple d’impulsion de programmation.
[0047] Comme nous allons le voir dans ce qui suit, le dispositif 1 est un dispositif faisant office de mémoire non volatile et de sélecteur, les deux fonctions étant intégrées dans le même dispositif 1 qui comporte : une première électrode ou électrode inférieure 3 (dite « bottom electrode » selon la terminologie anglaise) ; une seconde électrode ou électrode supérieure 4 (dite « top electrode » selon la terminologie anglaise) ; une couche 2 réalisée dans un matériau actif, dite couche active mémoire, disposée entre la première et la deuxième électrode.
[0048] On définit une électrode supérieure d’un dispositif comme l’électrode située au-dessus de ce dispositif et l’électrode inférieure d’un dispositif comme l’électrode située en dessous de ce dispositif, les électrodes étant situées de part et d’autre du dispositif. Bien entendu, les adjectifs « supérieure » et « inférieure » sont ici relatifs à l’orientation de l’ensemble incluant l’électrode supérieure, le dispositif et l’électrode inférieure si bien qu’en retournant cet ensemble, l’électrode précédemment qualifiée de supérieure devient l’électrode inférieure et l’électrode précédemment qualifiée d’inférieure devient l’électrode supérieure. De même, une disposition verticale des électrodes peut également être prévue avec la couche active 2 disposée entre les deux électrodes 3 et 4.
[0049] Les électrodes inférieure 3 et supérieure 4 sont réalisées chacune dans un matériau conducteur qui peut être différent ou le même pour les deux électrodes 3 et 4. Un tel matériau conducteur est par exemple du TiN, TaN, W, TiWN, TiSiN ou encore du WN. [0050] La couche active 2 est par exemple une couche de matériau actif de type chalcogénure réalisée par mélange (par co-pulvérisation par exemple) à partir des alliages As2Ïe3 et GesSez. De manière avantageuse, le mélange formant le matériau actif comporte un pourcentage supérieur à 15% et strictement inférieur à 60% en masse d’As2Ïe3. A titre d’exemple préférentiel, le mélange formant le matériau actif comporte ici 20% en masse d’As2Ïe3. Le principe de la co pulvérisation est d'utiliser l'énergie d'un plasma à la surface d'une ou de plusieurs cibles de pulvérisation (ici des cibles d’As2Ïe3 et GesSez), pour arracher un à un les atomes du matériau de la ou des cible(s) et les déposer, par exemple sur l’électrode inférieure 3.
[0051] Le matériau de la couche active 2 est choisi pour permettre au dispositif 1 de présenter une très forte résistivité dans son état stationnaire amorphe (état dit « OFF ») et une forte conductivité une fois soumis à une tension supérieure à une tension de seuil. La particularité du matériau choisi est de permettre une modulation de cette tension de seuil qui peut présenter plusieurs valeurs (au moins deux tensions de seuils Vthi et Vth2) grâce au contrôle de la rampe de descente de l’impulsion électrique de programmation sur lequel nous reviendrons dans ce qui suit. La présence de ces deux tensions de seuils Vthi et Vth2 (étant entendu qu’on peut tout à fait envisager plus de deux tensions de seuil avec une programmation ad hoc) est illustrée en figure 5 qui représente l’évolution du courant (en échelle logarithmique) traversant le dispositif 1 en fonction de la tension appliquée entre les électrodes inférieure 3 et supérieure 4, pour les deux tensions de seuil Vthi et Vth2 obtenues par programmation du dispositif 1. On notera que, dans le mode de réalisation décrit ici, la deuxième tension de seuil Vth2 est strictement supérieure à la première tension de seuil Vthi .
[0052] Ainsi, lorsque le dispositif 1 présente une tension de seuil Vth1 , l’intensité du courant le traversant (désigné par eak ou courant sous-seuil) est très faible (le dispositif est donc très résistif) tant que la tension aux bornes du dispositif 1 est strictement inférieure à Vthi . Dès que la tension de seuil Vth1 est atteinte, le courant augmente rapidement et le dispositif 1 devient très conducteur. Dès que la tension est réduite à nouveau sous Vthi , le dispositif 1 redevient faiblement conducteur. On notera que le matériau de la couche active est ici choisi pour que le courant sous- seuil ait une intensité particulièrement faible ; en d’autres termes, l’intensité du courant sous-seuil est strictement inférieure à 107 A.
[0053] Le comportement du dispositif 1 est semblable lorsqu’il présente une deuxième tension de seuil Vth2 strictement supérieure à la première tension de seuil Vthi . Dans ce cas, l’intensité du courant le traversant li_eak ou courant sous-seuil) est très faible tant que la tension aux bornes du dispositif 1 est strictement inférieure à Vth2. Dès que la tension de seuil Vth2 est atteinte, le courant augmente rapidement et le dispositif 1 devient très conducteur. Dès que la tension est réduite à nouveau sous Vth2, le dispositif 1 redevient faiblement conducteur. Ici encore, l’intensité du courant sous-seuil est strictement inférieure à 10-7 A.
[0054] La particularité des matériaux choisis pour la couche active 2 est de pouvoir assurer une modulation de la tension de seuil Vth selon le type d’impulsion électrique de programmation du dispositif 1. En d’autres termes, le dispositif 1 présente au moins deux tensions de seuil différentes (une première tension de seuil Vthi et une deuxième tension de seuil Vth2) du fait du matériau de la couche active qui réagira différemment en fonction de la forme de l’impulsion électrique de programmation, et notamment en fonction de la rampe de descente de l’impulsion électrique de programmation. Ce fonctionnement sera expliqué plus en détails par la suite. [0055] On comprend dès lors que, contrairement aux mémoires résistives du type PCRAM ou CBRAM, l’état mémoire ne dépend pas de la résistivité du dispositif 1 mais de la valeur de sa tension de seuil, Vthi ou Vth2, qui est programmable et inscrite de façon non volatile dans le dispositif 1. On peut ainsi désigner le dispositif 1 selon l’invention par la terminologie « NVTS » ou « non-volatile threshold switching » (dispositif avec seuil de commutation non-volatile). L’information mémoire est ici donnée par la valeur de la tension de seuil.
[0056] En outre, le fait d’avoir une intensité de courant sous-seuil strictement inférieure à 107 A et un comportement volatile de la résistivité du dispositif 1 (i.e. selon que la tension est au-dessus ou au-dessous de la tension seuil, le dispositif bascule respectivement dans l’état conducteur ou résistif) permet d’avoir un dispositif 1 qui agit également comme un sélecteur ; dans une configuration de type crossbar, en l’absence de tension de polarisation supérieure à la tension de seuil aux bornes du dispositif, le courant traversant le dispositif est très faible et permet d’éviter un courant de fuite parasite de type « sneak pass ».
[0057] Le dispositif 1 est donc à la fois un dispositif mémoire non volatile (avec la tension de seuil comme information mémoire) et un sélecteur (avec un courant de fuite très faible).
[0058] Nous allons dans ce qui suit expliquer en référence à la figure 6 la programmation et la lecture du dispositif 1 selon l’invention. La figure 6 présente des exemples d’impulsions (trois impulsion 100, 101 et 102) de tension de programmation et de lecture en fonction du temps permettant d’utiliser le dispositif 1 selon l’invention en tant que mémoire. On notera que les tensions de programmation et de lecture peuvent être inversée en polarité car le dispositif selon l’invention répond de façon identique à une impulsion de signe inversé. Ainsi, lorsqu’on parle de première tension Vth1 d’intensité inférieure à l’intensité de la deuxième tension de seuil Vth2, il faut entendre que l’on compare les valeurs absolues des deux tensions lorsque celles-ci sont négatives.
[0059] L’impulsion 100 (dite de RESET) est une impulsion de programmation pour amener le dispositif 1 dans l’état de programmation représenté par la deuxième tension de seuil Vth2. Cette impulsion a une intensité en tension qui est comprise entre la première tension de seuil Vthi et la deuxième tension de seuil Vth2.
[0060] Selon une première configuration, le dispositif 1 est déjà dans un état de programmation représenté par la deuxième tension de seuil Vth2. Dans ce cas, le dispositif 1 restera dans cet état. En effet, pour qu’un changement de tension de seuil se produise, il est nécessaire qu’un courant de programmation suffisant circule dans le dispositif 1. En l’espèce, conformément à la figure 5, la valeur de la tension restant sous la deuxième tension de seuil Vth2, il ne peut y avoir de commutation. Cette propriété permet par ailleurs de préserver l'endurance du dispositif 1. En revanche, selon une seconde configuration, si le dispositif est dans l’état de programmation représenté par la tension de seuil Vthi, comme la tension de programmation dépasse la tension seuil Vthi, le dispositif 1 commute dans un état conducteur et permet le passage d’un niveau de courant de programmation significatif. La durée de la rampe de descente de l’impulsion 100 est très courte (proche de 0). C’est la combinaison de la présence d’un courant de programmation significatif (i.e. état conducteur du dispositif 1) et du choix approprié de la durée de rampe de descente sensiblement nulle de descente de l’impulsion pour le matériau spécifique de la couche active 2 qui permet de modifier la tension de seuil du dispositif 1 et de faire passer cette dernière de Vthi à Vth2 (ainsi on écrit l’état mémoire Vth2 alors que l’état mémoire Vthi était inscrit dans le dispositif mémoire 1 ).
[0061] Le lien entre la durée de descente de l’impulsion de programmation et le la tension de seuil est illustrée sur la figure 7 qui représente le comportement de la tension de seuil Vth (en Volt) en fonction de la pente de la rampe de descente (en V/s) pour trois matériaux de la couche active Mat1 , Mat2 et Mat3.
[0062] Le matériau actif Mat1 est un mélange d’alliages d’As2Ïe3et de GesSez avec 20% en masse d’As2Ïe3.
[0063] Le matériau actif Mat2 est un mélange d’alliages d’As2Ïe3et de GesSez avec 40% en masse d’As2Ïe3.
[0064] Le matériau actif Mat3 est un mélange d’alliages d’As2Ïe3et de GesSez avec 60% en masse d’As2Ïe3.
[0065] La pente de la rampe de descente (« Ramp rate » selon la terminologie anglaise) est définie en figure 9. Il s’agit du ratio entre l’amplitude maximale de l’impulsion de tension de programmation et la durée de la rampe de descente. En d’autres termes, pour une amplitude donnée, plus la durée de la rampe de descente est faible plus la pente est grande.
[0066] On observe en figure 7 que, pour le matériau Mat1 , la tension de seuil augmente sensiblement avec la pente de la rampe de descente. Ainsi, pour la composition Mat1 , on a une fenêtre de tensions de seuil Vth très importante qui va d’une tension de seuil de l’ordre 2.25 V (pour une pente de l’ordre de 0,5.107 V/s, c’est-à-dire une durée de rampe de descente importante) à une tension de seuil de l’ordre de 3.5V (pour une pente de l’ordre de 0,8.109 V/s, c’est-à-dire une durée de rampe de descente très courte). [0067] Ainsi, si le dispositif est dans l’état de programmation représenté par la tension de seuil Vthi et qu’on utilise une durée de la rampe de descente de l’impulsion 100 très courte avec un dispositif 1 dans un état conducteur, on va modifier la valeur de la tension de seuil grâce à la durée de la rampe et faire passer la tension de seuil à la valeur Vth2 en choisissant la durée adaptée de la rampe de descente.
[0068] L’impulsion 101 (dite de SET) est une impulsion de programmation pour amener le dispositif 1 dans l’état de programmation représenté par la première tension de seuil Vthi . Cette impulsion a une intensité en tension supérieure à la deuxième tension de seuil Vth2 et une rampe de descente présentant une durée supérieure à la durée de la rampe de descente de l’impulsion 100.
[0069] Ici, contrairement à la programmation RESET, l’effet de l’impulsion 101 est indépendante de l’état mémoire de départ. L’impulsion de programmation 101 ayant une intensité de tension dépassant la deuxième tension de seuil Vth2 (et donc a fortiori la tension de seuil Vthi ), le dispositif 1 va devenir conducteur dès que sa tension de seuil est dépassée (qu’il s’agisse de Vthi ou Vth2). Le courant va donc atteindre un niveau de courant suffisamment important. Ensuite, l’invention réside dans le choix du matériau de la couche active 2 pour que la durée de la rampe de descente permette de passer à la première tension de seuil Vthi . Ici, la pente de la rampe de descente (« ramp rate ») est avantageusement comprise entre 107V/s et 106 V/s, ce qui peut se traduire par exemple par une impulsion de 3.5V pour une durée de rampe de descente comprise entre 350 ns et 3,5 ps. En appliquant une telle durée de descente, on « écrit » la première tension de seuil Vthi dans le dispositif 1 .
[0070] On observe sur la figure 7 que le matériau Mat1 présente une fenêtre mémoire maximale par rapport aux matériaux Mat2 et Mat3 (et donc un écart maximum entre la première tension de seuil Vthi et la deuxième tension de seuil Vth2). On choisira donc préférentiellement un pourcentage en masse d’alliage d’As2Te3 de l’ordre de 20%. Le matériau Mat2 avec un pourcentage en masse d’alliage d’As2Te3de l’ordre de 40% offre également cette possibilité avec toutefois une fenêtre plus réduite. Le matériau Mat3 avec un pourcentage en masse d’alliage d’As2Ïe3 de l’ordre de 60% présente en revanche une fenêtre trop réduite pour permettre d’écrire deux tensions de seuil différentes dans le même dispositif selon l’invention. On note qu’il est possible de choisir les tensions de seuil Vthi et Vth2 aux deux extrémités de la courbe (Vthmin et Vthmax) mais que rien n’empêche de se placer à un autre endroit de la courbe : dans ce cas, la durée de la pente de la rampe de descente sera adaptée en conséquence (et réduite pour l’impulsion 101 si on considère une deuxième tension de seuil Vth2 plus faible que la valeur maximale de Vth2).
[0071] De façon avantageuse, les alliages utilisés pour la couche active 2 ne présentent pas de cristallisation lors du fonctionnement du dispositif 1 en tant que NVTS.
[0072] Ce type de comportement est lié à une réorganisation de la structure du matériau qui a lieu pendant l’application d’une impulsion avec une rampe de descente suffisamment longue, donnant lieu à une réduction de la tension de seuil du dispositif. A souligner que même s’il existe une phase cristalline pour As2Ïe3 et une phase cristalline pour GesSez, dans le cas d’un mélange des alliages As2Ïe3et Ge3Se7 considérés il n'y a pas de phase cristalline correspondante. Seule une ségrégation de phase pourrait donner lieu à la formation d’une/de phase/es cristalline/es (i.e. atteinte par exemple après une montée en température trop importante, après un cyclage Etat résistif/Etat conducteur du dispositif trop important etc.). Toutefois, le comportement du type NVTS pourrait être obtenu par la préservation d’une phase amorphe dans le dispositif en parallèle d’une phase partialement ou complètement cristalline. Cette configuration est également compatible avec les fonctionnalités mémoire et sélecteur du dispositif 1 objet de la présente invention.
[0073] De façon générale, le procédé de programmation du dispositif selon l’invention comporte : une étape de RESET consistant à appliquer une impulsion de tension comprise entre Vthi et Vth2 avec une rampe de descente de durée prédéterminée en fonction du matériau de la couche active du dispositif 1 , pour amener le dispositif 1 dans l’état de programmation représenté par la première tension de seuil Vth2 ; une étape de SET consistant à appliquer une impulsion de tension supérieure à Vth2 avec une rampe de descente prédéterminée de durée non nulle prédéterminée en fonction du matériau de la couche active du dispositif 1 et supérieure à la durée de la rampe de descente de l’impulsion de tension de programmation de RESET, pour amener le dispositif 1 dans l’état de programmation représenté par la deuxième tension de seuil Vth
[0074] La figure 8 représente le comportement du courant sous-seuil (« Leakage Current ») en fonction de la pente de la rampe de descente de l’impulsion de programmation pour les trois matériaux Mat1 , Mat2 et Mat3 de la couche active 2 du dispositif 1 . On observe que ce courant sous-seuil reste à des valeurs très faibles bien inférieures à 107A pour les trois matériaux Mat1 , Mat2 et Mat3, quelle que soit la valeur de la pente de la rampe de descente de l’impulsion de programmation. Ce comportement permet d’assurer la fonction sélectrice du dispositif 1 .
[0075] L’impulsion 102 illustrée en figure 6 est une impulsion permettant de lire (READ) l’état mémoire du dispositif 1. L’impulsion 102 de lecture ou READ est formée d’une impulsion avec une tension intermédiaire entre la première tension de seuil Vthi et la deuxième tension de seuil Vth2. Dans le cas d’une lecture d’un état de programmation représenté par la première tension de seuil Vth-i , le dispositif 1 va devenir conducteur du fait du dépassement de la tension de seuil Vthi , mais la rampe de descente d’une durée importante de l’impulsion, sensiblement identique à celle d'une écriture SET, permettra de reconstituer l’état de programmation représenté par la première tension de seuil Vthi initial sans risque d’écriture du second état de programmation Vth2. Le fait de détecter un courant parcourant le dispositif 1 indique que le dispositif 1 est dans l’état mémoire Vthi . A l’inverse, dans le cas d’une lecture d’un état de programmation représenté par la seconde tension de seuil Vth2, le dispositif 1 va rester résistif (aucune commutation) puisque la seconde tension de seuil Vth2 n’est pas dépassée. Le fait de ne pas détecter de courant dans le dispositif 1 indique que le dispositif est dans l’état mémoire Vth2. Si la commutation n’a pas lieu, l’état Vth2 est lu et maintenu en même temps sans aucun risque de perturbation (écriture intempestive par exemple).
[0076] De façon générale, le procédé de lecture de l’état mémoire du dispositif selon l’invention comporte une étape d’application d’une impulsion de tension strictement supérieure à Vthi et strictement inférieure à Vth2 avec une rampe de descente prédéterminée de durée non nulle prédéterminée et supérieure à la durée de la rampe de descente de l’impulsion de tension de programmation du deuxième état mémoire Vth2 (avantageusement sensiblement identique à la durée de la rampe de descente de l’impulsion de tension de programmation du premier état mémoire Vthi , c’est-à-dire avec une pente de la rampe de descente avantageusement comprise entre 107V/s et 106V/s).
[0077] Compte tenu de l’effet de la pente de l’impulsion de programmation sur le matériau de la couche active 2, des états intermédiaires de programmation entre Vthi et Vth2 peuvent être envisagés pour obtenir une programmation multi-niveau de type MLC (« multi-level cell »).
[0078] Il convient également de noter que l’épaisseur de la couche active est avantageusement choisie en fonction de l’écart souhaité entre la première tension de seuil Vthi et la deuxième tension de seuil Vth2. Ce choix est notamment illustré à la figure 10 qui montre l’évolution de la tension de seuil pour le matériau Mat2 en fonction de la tension de seuil pour quatre épaisseurs différentes de la couche active 2 : 10nm, 15nm, 25nm et 50nm. Ainsi, une augmentation de l’épaisseur de la couche active augmente avantageusement la fenêtre mémoire, c’est-à-dire l’écart possible entre les deux tensions de seuil minimale et maximale. Une telle augmentation va à l’encontre de la tendance actuelle dans les PCRAM qui vise plutôt à réduire les épaisseurs de ces dernières.
[0079] Même si l’invention a été plus spécifiquement décrite dans le cas d’un mélange de d’As2Ïe3 et de GesSez d'autres alliages pourraient être utilisés, par exemple à base de Si, Ge, As, Sb, Bi, S, Se, Te combinés entre eux mais également avec l’introduction d’éléments (i.e. dopants) comme le C, le N ou l’O. Notamment les alliages AsSe, AsTe, GeSe, GeS avec de stœchiométries différentes sont parmi ceux qu’on pourrait combiner pour obtenir le mécanisme recherché. Avantageusement, on pourra utiliser la combinaison entre un alliage de type IV-VI (par exemple à base de Ge et Se) et d’un alliage de type Vl-V (par exemple à base de As et Te), l’énergie de bande interdite (gap) de l’alliage de type IV-VI étant plus importante que celle de l’alliage Vl-V. On notera par ailleurs que même si la couche active 2 a été décrite comme une couche de matériau (mélange d’alliages d’As2Ïe3 et de Ge3Se7), une configuration de la couche active sous forme de multi-couches de matériaux assurant le comportement mémoire et sélecteur NVTS est également applicable au dispositif selon l’invention.
[0080] Les techniques de dépôts des différentes couches (électrodes, couche active) sont bien connues de l’homme du métier. Il peut s’agir de techniques du type dépôt physique en phase vapeur (PVD ou « Physical Vapor Déposition »), dépôt chimique en phase vapeur (CVD ou « Chemical Vapor Déposition ») ou ALD (« Atomic Layer Déposition ») par exemple.
[0081] Bien entendu, la programmation proposée plus haut n’est donnée qu’à titre illustratif ; on peut envisager une programmation intelligente où les impulsions peuvent dépendre de l’état initial de programmation du dispositif. C’est le cas par exemple lorsque le dispositif selon l’invention vient d’être lu et l’état à programmer correspond à l’état qui vient d’être lu : dans ce cas, il est possible de s’affranchir de l’impulsion de programmation.
[0082] De même, toute forme d’impulsions qui permet d’obtenir la réorganisation structurale du matériau dans l’état mémoire Vthi , constitue bien entendu une alternative possible. En particulier, la rampe de descente de l’impulsion peut être réduite davantage en considérant la partie de la même rampe qui a un impact effectif sur le changement de la tension de seuil Vth. Ce type d’impulsion 200 est illustrée en figure 11. Contrairement à l’impulsion 101 dite de SET de la figure 6, l’impulsion 200 est également une impulsion de programmation de SET pour amener le dispositif 1 dans l’état de programmation représenté par la première tension de seuil Vthi . Cette impulsion 200 a une intensité en tension supérieure à la deuxième tension de seuil Vth2 et une rampe de descente 201 réduite mais dont la durée reste supérieure à la durée de la rampe de descente de l’impulsion 100 de la figure 6. Cette remarque est également valable pour l’impulsion de lecture.
[0083] La durée globale de chaque impulsion des figures 6 et 11 est choisie pour garantir la commutation du dispositif si besoin et le passage d’un courant de programmation pendant une durée suffisante notamment pour atteindre l’état Vth2. Cette durée globale peut par exemple être comprise entre 10ns et 300ns pour le mélange d’alliages d’As2Ïe3 et de GesSez. Le courant de programmation, qui dépend de la taille (i.e. de la surface) du dispositif selon l’invention, est dans le cas de notre illustration compris entre 1 mA et 2 mA. Dans une variante, le dispositif selon l’invention peut être cointégré en série avec une mémoire résistive, pour donner lieu à un dispositif qui permettrait d’utiliser la propriété de sélection du dispositif selon l’invention pour accéder (lire et programmer) la mémoire résistive et avoir en même temps des propriétés de mémorisation intrinsèques.

Claims

REVENDICATIONS
[Revendication 1 ] 1. Dispositif (1 ) mémoire non volatile et sélecteur comportant :
- une première électrode (3) ;
- une seconde électrode (4) ;
- au moins une couche (2) réalisée dans un matériau actif, dite couche active mémoire, disposée entre la première et la deuxième électrode ; ledit dispositif (1) présentant au moins deux états mémoire programmables :
- un premier état mémoire non volatile programmable associé à une première tension de seuil Vthi pour la couche active (2), ledit dispositif présentant dans ledit premier état mémoire une caractéristique courant tension telle qu’il passe d’un état fortement résistif à un état moins résistif que l’état fortement résistif dès qu’une tension supérieure ou égale à Vthi est appliquée entre les première et seconde électrodes et revient à son état fortement résistif lorsque la tension appliquée est strictement inférieure à Vthi, l’intensité du courant traversant ladite mémoire dans son état fortement résistif étant strictement inférieure à 107 A ;
- un deuxième état mémoire non volatile associé à un deuxième tension de seuil Vth2 strictement supérieure à la première tension de seuil Vthi, ledit dispositif présentant dans ledit second état mémoire une caractéristique courant tension telle qu’il passe d’un état fortement résistif à un état moins résistif que l’état fortement résistif dès qu’une tension supérieure ou égale à Vth2 est appliquée entre les première et seconde électrodes et revient à son état fortement résistif lorsque la tension appliquée est strictement inférieure à Vth2, l’intensité du courant traversant ladite mémoire dans son état fortement résistif étant strictement inférieure à 107 A ; le matériau de la couche active étant réalisé dans un mélange d’un alliage As2Ïe3 et d’un alliage GesSez.
[Revendication 2] 2. Dispositif selon la revendication précédente caractérisé en ce que le mélange comporte un pourcentage supérieur à 15% et strictement inférieur à 60% en masse de l’alliage As2Ïe3.
[Revendication 3] 3. Dispositif selon la revendication précédente caractérisé en ce que le mélange comporte un pourcentage sensiblement égal à 20% en masse de l’alliage As2Ïe3.
[Revendication 4] 4. Dispositif selon l’une des revendications précédentes caractérisé en ce que l’épaisseur de la couche active est choisie en fonction de l’écart souhaité entre la première tension de seuil Vthi et la deuxième tension de seuil Vth2.
[Revendication 5] 5. Dispositif selon l’une des revendications précédentes caractérisé en ce que la couche active est constituée par une unique couche active réalisée dans un mélange d’un alliage As2Ïe3 et d’un alliage GesSez.
[Revendication 6] 6. Dispositif selon l’une des revendications 1 à 4 caractérisé en ce que la couche active est constituée par un empilement de couches dans lequel chaque couche présente une épaisseur inférieure ou égale à 5nm.
[Revendication 7] 7. Procédé d’écriture du deuxième état mémoire dans un dispositif selon l’une quelconque des revendications précédentes caractérisé en ce que ledit deuxième état mémoire non volatile est programmé par application d’un courant de programmation donné et d’une impulsion de tension comprise entre Vthi et Vth2 avec une rampe de descente de durée prédéterminée ;
[Revendication 8] 8. Procédé d’écriture du premier état mémoire dans un dispositif selon l’une quelconque des revendications 1 à 6 caractérisé en ce que le premier état mémoire non volatile est programmé par application d’une impulsion de tension supérieure à Vth2 avec une rampe de descente prédéterminée de durée non nulle prédéterminée et supérieure à la durée de la rampe de descente de l’impulsion de tension de programmation du deuxième état mémoire écrit par le procédé selon la revendication 5.
[Revendication 9] 9. Procédé selon la revendication précédente caractérisé en ce que la rampe de descente de durée non nulle prédéterminée de l’impulsion de tension supérieure à Vth2 a une pente préférentiellement comprise entre 106V/s et 108V/s [Revendication 10] 10. Procédé de lecture de l’état mémoire du dispositif selon l’une quelconque des revendications 1 à 6 caractérisé en ce qu’il comporte une étape d’application d’une impulsion de tension strictement supérieure à Vthi et strictement inférieure à Vth2 avec une rampe de descente prédéterminée de durée non nulle prédéterminée et supérieure à la durée de la rampe de descente de l’impulsion de tension de programmation du deuxième état mémoire écrit par le procédé d’écriture selon la revendication 5.
EP20797149.0A 2019-11-04 2020-11-02 Dispositif memoire non volatile selecteur et procede de lecture associe Pending EP4055605A1 (fr)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1912328A FR3102884B1 (fr) 2019-11-04 2019-11-04 Dispositif memoire non volatile selecteur et procede de lecture associe
PCT/EP2020/080673 WO2021089478A1 (fr) 2019-11-04 2020-11-02 Dispositif memoire non volatile selecteur et procede de lecture associe

Publications (1)

Publication Number Publication Date
EP4055605A1 true EP4055605A1 (fr) 2022-09-14

Family

ID=70008615

Family Applications (1)

Application Number Title Priority Date Filing Date
EP20797149.0A Pending EP4055605A1 (fr) 2019-11-04 2020-11-02 Dispositif memoire non volatile selecteur et procede de lecture associe

Country Status (5)

Country Link
US (1) US11923006B2 (fr)
EP (1) EP4055605A1 (fr)
CN (1) CN114830238A (fr)
FR (1) FR3102884B1 (fr)
WO (1) WO2021089478A1 (fr)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003079463A2 (fr) * 2002-03-15 2003-09-25 Axon Technologies Corporation Structure programmable, reseau comprenant cette structure et procedes de production de celle-ci
US20040257848A1 (en) 2003-06-18 2004-12-23 Macronix International Co., Ltd. Method for adjusting the threshold voltage of a memory cell
KR102532201B1 (ko) * 2016-07-22 2023-05-12 삼성전자 주식회사 메모리 소자
KR102389106B1 (ko) * 2016-10-04 2022-04-21 소니 세미컨덕터 솔루션즈 가부시키가이샤 스위치 소자 및 기억 장치, 및 메모리 시스템

Also Published As

Publication number Publication date
FR3102884B1 (fr) 2021-11-12
US20220366981A1 (en) 2022-11-17
US11923006B2 (en) 2024-03-05
WO2021089478A1 (fr) 2021-05-14
FR3102884A1 (fr) 2021-05-07
CN114830238A (zh) 2022-07-29

Similar Documents

Publication Publication Date Title
EP2509076B1 (fr) Dispositif électronique de type sélecteur
JP4933687B2 (ja) 相変化性メモリ材料と誘電材料との混合物から成る複合メモリ材料
US7701759B2 (en) Memory cell device and programming methods
US8203873B2 (en) Rectifying element for a crosspoint based memory array architecture
US7888165B2 (en) Methods of forming a phase change material
CN109493904B (zh) 集成电路及存储器阵列中的被选存储单元的写入方法
EP2652808B1 (fr) Element memristif et memoire electronique basee sur de tels elements.
US7483316B2 (en) Method and apparatus for refreshing programmable resistive memory
EP2945161B1 (fr) Procede de de determination de parametres de programmation servant a programmer une memoire vive resistive
EP1829043A1 (fr) Memoire pmc ayant un temps de retention et une vitesse d'ecriture ameliores
US7491573B1 (en) Phase change materials for applications that require fast switching and high endurance
EP2500945A1 (fr) Cellule mémoire
EP4009371A1 (fr) Dispositif selecteur pour dispositif memoire de type resistif et procede de fabrication associe
EP1683157A1 (fr) Element de memoire a changement de phase a cyclabilite amelioree
FR3038441A1 (fr)
EP4055605A1 (fr) Dispositif memoire non volatile selecteur et procede de lecture associe
EP3510598B1 (fr) Dispositif de sélection d'une cellule mémoire
Choi Phase-change materials: Trends and prospects
KR102395814B1 (ko) 선택 소자 및 이를 포함하는 메모리 소자
Lama Phase Change Memory (PCM) for High Density Storage Class Memory (SCM) Applications
WO2020229752A1 (fr) Selecteur de memoire
WO2023222533A1 (fr) Mémoire résistive à performances configurables et procédés associés
EP4198985A1 (fr) Mémoire résistive à sélecteur, équipée d'un condensateur d'écriture, et procédé d'écriture associé
EP3029680A1 (fr) Procede de programmation d'une memoire vive resistive
FR2989210A1 (fr) Dispositif programmable electriquement comprenant une matrice de points d'interconnexion programmables

Legal Events

Date Code Title Description
STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: UNKNOWN

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE INTERNATIONAL PUBLICATION HAS BEEN MADE

PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: REQUEST FOR EXAMINATION WAS MADE

17P Request for examination filed

Effective date: 20220520

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): AL AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HR HU IE IS IT LI LT LU LV MC MK MT NL NO PL PT RO RS SE SI SK SM TR

DAV Request for validation of the european patent (deleted)
DAX Request for extension of the european patent (deleted)