监控位线电压的监控电路及监控方法
技术领域
本发明涉及存储器领域,具体涉及一种在存储器中用于监控位线电压的监控电路及监控方法。
背景技术
在存储器(尤其是闪存)中,在某些情况下会需要对位线电压进行监控。图1示出了现有技术中的用于对闪存中的位线电压进行监控的电路。如图1所示,电路包括栅极相互连接的两个PMOS晶体管(源极均连接至电源电压VDD的第一PMOS晶体管M1和第二PMOS晶体管M2)、运放电路op、依次串联的五个NMOS晶体管(第一NMOS晶体管MN1、第二NMOS晶体管MN2、第三NMOS晶体管MN3以及第四NMOS晶体管MN4、存储单元MEM)、输入端与第二PMOS晶体管M2的漏极相连的反相器D。
其中,运放电路op可选用公知的运算放大器电路,并且其中,当运放电路op的反向输入端(-)的电压大于运放电路op的正向输入端(+)的电压时,运放电路op输出高电平;反之,当运放电路op的反向输入端的电压小于正向输入端的电压时,运放电路op输出低电平。参考电压信号vref(参考电压信号vref例如可由参考电压源所提供)被输入至运放电路op的反向输入端,运放电路op的正向输入端连接至第一NMOS晶体管MN1的源极并同时连接至第二NMOS晶体管MN2的漏极。运放电路op的输出端连接至第一NMOS晶体管MN1的栅极。存储单元MEM的栅极接存储器的字线WL,漏极接存储器的位线BL,且源极接地。此外,反相器D的输入端还连接至参考电流信号Iref,其中参考电流信号Iref例如由参考电流源所提供。
为了监控位线电压,提供了经由切换电路S(例如开关)连接至运放电路op的正向输入端的端口TM0。控制信号TMVON对切换电路S进行控制,例如当控制信号TMVON为高电平或者低电平时,电路进入监控BL电压的测试模式以监控位线电压。
当没有电流流经存储单元MEM时,端口TM0可很好地监测BL电压。然而,当有电流流经存储单元MEM时,则会出现不匹配的问题。造成该不匹配的原因是由于位线BL上会有电流,而在位线BL选择路径上会有电压降(第二NMOS晶体管MN2、第三NMOS晶体管MN3以及第四NMOS晶体管MN4导通),从而造成TM0的电压和BL上电压不匹配,从而使得端口TM0所测得到电压不准。
现有技术中采用了例如高阻抗有源探头或者纳米探头之类的方案来解决上述技术问题,但是这样的方案造成了极大的测试成本。因此,希望能够提出一种即能够解决位线与测试端口之间的不匹配问题又不会产生测试成本的简单的解决方案。
发明内容
为了提供一种即能够解决位线与测试端口之间的不匹配问题又不会产生测试成本的用于监控位线电压的监控电路,根据本发明的一个方面,提供了一种用于监控位线电压的监控电路包括:第一监测支路,用于在没有电流流经存储单元时对存储器位线上的电压进行监控;以及第二监测支路,用于在有电流流经存储单元时对存储器位线上的电压进行监控。
通过提供两条支路来分别在没有电流流经存储单元时以及在有电流流经存储单元时对存储器位线上的电压进行监控,该监控电路即能够解决位线与测试端口之间的不匹配问题又不会产生测试成本。
在上述用于监控位线电压的监控电路中,第一监测支路中包括存储单元,并且第二监测支路对第一监测支路中存储器位线上的电压进行镜像。
在上述用于监控位线电压的监控电路中,,所述第一监测支路包括:源极相互连接的第一PMOS晶体管和第二PMOS晶体管,并且第一PMOS晶体管的源极和第二PMOS晶体管的源极连接至电源电压;第一运放电路,其中第一运放电路的反向输入端连接参考电压信号,第一运放电路的正向输入端连接至第一NMOS晶体管的源极;串联的第一NMOS晶体管、存储单元;第一切换电路;以及通过第一切换电路连接至第一运放电路的正向输入端的第一端口。
在上述用于监控位线电压的监控电路中,所述第二监测支路包括:源极连接至电源电压的第三PMOS晶体管,其中第三PMOS晶体管的栅极与漏极互连;第五NMOS晶体管,其漏极连接至第三PMOS晶体管的漏极;输出端连接至第五NMOS晶体管的栅极的第二运放电路,并且第二运放电路的反向输入端连接至参考电压信号,第二运放电路的正向输入端连接至第五NMOS晶体管的源极;栅极相互连接的第九NMOS晶体管以及第十NMOS晶体管,其中第九NMOS晶体管以及第十NMOS晶体管的源极均接地,以及第十NMOS晶体管与第五NMOS晶体管串联,第九NMOS晶体管的漏极与第九NMOS晶体管的栅极互连并且连接至第二PMOS晶体管的漏极。
在上述用于监控位线电压的监控电路中,在第一NMOS晶体管和存储单元之间布置第一路径选择电路,并且第五NMOS晶体管和第十NMOS晶体管之间布置第二路径选择电路,其中第一路径选择电路与第二路径选择电路具有相同的结构。更具体地说,第一路径选择电路包括依次串联的第二NMOS晶体管、第三NMOS晶体管以及第四NMOS晶体管;第二路径选择电路包括依次串联的第六NMOS晶体管、第七NMOS晶体管以及第八NMOS晶体管;并且其中,第二NMOS晶体管的栅极连接至第六NMOS晶体管的栅极,第三NMOS晶体管的栅极连接至第七NMOS晶体管的栅极,第四NMOS晶体管的栅极连接至第八NMOS晶体管的栅极。
根据本发明的另一方面,提供了一种用于监控位线电压的监控方法,包括:布置第一监测支路,用于在没有电流流经存储单元时对存储器位线上的电压进行监控;以及布置第二监测支路,用于在有电流流经存储单元时对存储器位线上的电压进行监控。
在本发明的一个具体的实施方式中,所述方法包括:在第一监测支路中布置存储单元,并且利用第二监测支路来对第一监测支路中存储器位线上的电压进行镜像。
在本发明的一个具体的实施方式中,所述方法包括在所述第一监测支路中布置:源极相互连接的第一PMOS晶体管和第二PMOS晶体管,并且第一PMOS晶体管的源极和第二PMOS晶体管的源极连接至电源电压;第一运放电路,其中第一运放电路的反向输入端连接参考电压信号,第一运放电路的正向输入端连接至第一NMOS晶体管的源极;串联的第一NMOS晶体管、存储单元;第一切换电路;以及通过第一切换电路连接至第一运放电路的正向输入端的第一端口。
在本发明的一个具体的实施方式中,所述方法包括在所述第二监测支路中布置:源极连接至电源电压的第三PMOS晶体管,其中第三PMOS晶体管的栅极与漏极互连;第五NMOS晶体管,其漏极连接至第三PMOS晶体管的漏极;输出端连接至第五NMOS晶体管的栅极的第二运放电路,并且第二运放电路的反向输入端连接至参考电压信号,第二运放电路op的正向输入端连接至第五NMOS晶体管的源极;栅极相互连接的第九NMOS晶体管以及第十NMOS晶体管,其中第九NMOS晶体管以及第十NMOS晶体管的源极均接地,以及第十NMOS晶体管与第五NMOS晶体管串联,第九NMOS晶体管的漏极与第九NMOS晶体管的栅极互连并且连接至第二PMOS晶体管的漏极。
本领域技术人员可以理解的是,根据本发明的监控方法同样可以实现根据本发明的监控电路所能实现的所有技术效果及优势。
附图说明
图1示出了现有技术中的用于对闪存中的位线电压进行监控的电路。
图2示出了本发明实施例中所采用的用于对闪存中的位线电压进行监控的监控电路。
注意,附图是示意性地,其用于说明本发明,而非限制本发明。
具体实施方式
为了使本发明的内容更加清楚和易懂,下面结合具体实施例和附图对本发明的内容进行详细描述。
图2示出了本发明实施例中所采用的用于对闪存中的位线电压进行监控的监控电路。如图2所示,该监控电路包括第一监测支路以及第二监测支路。
更具体地说,第一监测支路与图1所示的现有技术中的电路类似,包括:两个PMOS晶体管(源极均连接至电源电压VDD的第一PMOS晶体管M1和第二PMOS晶体管M2)、第一运放电路op1、依次串联的五个NMOS晶体管(第一NMOS晶体管MN1、第二NMOS晶体管MN2、第三NMOS晶体管MN3以及第四NMOS晶体管MN4、存储单元MEM)、第一切换电路S1(例如开关)、第一端口TM0。
其中,第一运放电路op1可选用公知的运算放大器电路,并且其中,当第一运放电路op1的反向输入端的电压大于第一运放电路op的正向输入端的电压时,第一运放电路op1输出高电平;反之,当第一运放电路op1的反向输入端的电压小于第一运放电路op1的正向输入端的电压时,第一运放电路op1输出低电平。参考电压信号vref(参考电压信号vref例如可由参考电压源所提供)被输入至第一运放电路op1的反向输入端,第一运放电路op1的正向输入端连接至第一NMOS晶体管MN1的源极并同时连接至第二NMOS晶体管MN2的漏极。第一运放电路op1的输出端连接至第一NMOS晶体管MN1的栅极。存储单元MEM的栅极接存储器的字线WL,漏极接存储器的位线BL,且源极接地。
第一端口TM0通过第一切换电路S1(例如开关)连接至第一运放电路op1的正向输入端。控制信号TMVON对第一切换电路S1进行控制,例如当控制信号TMVON为高电平或者低电平时,电路进入对存储单元MEM中没有电流流经的情况下的存储器位线BL电压进行监控的测试模式,以在第一端口TM0监控存储单元MEM中没有电流流经的情况下的位线电压。
另一方面,第二监测支路包括:源极连接至电源电压VDD的第三PMOS晶体管M3,并且第三PMOS晶体管M3的栅极与漏极互连;依次串联的第五NMOS晶体管MN5、第六NMOS晶体管MN6、第七NMOS晶体管MN7、第八NMOS晶体管MN8,其中第五NMOS晶体管MN5的漏极连接至第三PMOS晶体管M3的漏极;输出端连接至第五NMOS晶体管MN5的栅极的第二运放电路op2,并且第二运放电路op2的反向输入端连接至参考电压信号vref,第二运放电路op2的正向输入端连接至第五NMOS晶体管MN5的源极;栅极相互连接的第九NMOS晶体管MN11以及第十NMOS晶体管MN22,其中第九NMOS晶体管MN11以及第十NMOS晶体管MN22的源极均接地GND,以及第十NMOS晶体管MN22的漏极连接至第八NMOS晶体管MN8的源极,第九NMOS晶体管MN11的漏极与第九NMOS晶体管MN11的栅极互连并且连接至第二PMOS晶体管M2的漏极。
其中,与第一运放电路op1一样,第二运放电路op2可选用公知的运算放大器电路,并且其中,当第二运放电路op2的反向输入端的电压大于第二运放电路op2的正向输入端的电压时,第二运放电路op2输出高电平;反之,当第二运放电路op2的反向输入端的电压小于第二运放电路op2的正向输入端的电压时,第二运放电路op2输出低电平。
并且,第二NMOS晶体管MN2的栅极以及第六NMOS晶体管MN6的栅极均连接至第一信号YA,第三NMOS晶体管MN3的栅极以及第七NMOS晶体管MN7的栅极均连接至第二信号YB,第四NMOS晶体管MN4的栅极以及第八NMOS晶体管MN8的栅极均连接至第三信号YC。
第二端口TM1通过第二切换电路S2(例如开关)连接至第十NMOS晶体管MN22的漏极。由此,第十NMOS晶体管MN22的漏极上实际上镜像(或者说模拟)了存储器位线BL的电压。这样,利用控制信号TMVON对第二切换电路S2进行控制,例如当控制信号TMVON为高电平或者低电平时,电路进入对存储单元MEM中存在电流流经的情况下的存储器位线BL电压进行监控的测试模式,以在第二端口TM1监控存储单元MEM中存在电流流经的情况下的位线电压。这样,尽管由于存储单元MEM中有电流流经而在第二至第四NMOS晶体管中存在电压降dV(同样,在第六至第八NMOS晶体管中存在电压降dV),但是第二端口TM1上检测出的电压值并不受其干扰。
在本发明的进一步改进中,可以利用控制信号TMVON对第一切换电路S1以及第二切换电路S2进行控制,使得当地一切换电路S1导通时第二切换电路S2断开,而第二切换电路S2导通时第一切换电路S1断开。
本领域技术人员可以理解的是,第一NMOS晶体管MN1与存储单元之间的NMOS晶体管的数量并不限于三个,而是可以根据具体应用而不同;实际上,对于本发明来说,只要第五NMOS晶体管MN5与第十NMOS晶体管MN22之间的NMOS晶体管的数量等于第一NMOS晶体管MN1与存储单元之间的NMOS晶体管的数量即可。并且,需要说明的是,在本发明中,当描述MOS晶体管相互串联时,指的是各个MOS晶体管源极和漏极依次连接,从而使得当所有MOS晶体管导通时,流经各个MOS晶体管的沟道电流相互连通。
对于本领域技术人员来说明显的是,可在不脱离本发明的范围的情况下对本发明进行各种改变和变形。所描述的实施例仅用于说明本发明,而不是限制本发明;本发明并不限于所述实施例,而是仅由所附权利要求限定。