CN103229419B - 用于切换忆阻器件的方法和电路 - Google Patents
用于切换忆阻器件的方法和电路 Download PDFInfo
- Publication number
- CN103229419B CN103229419B CN201180055717.0A CN201180055717A CN103229419B CN 103229419 B CN103229419 B CN 103229419B CN 201180055717 A CN201180055717 A CN 201180055717A CN 103229419 B CN103229419 B CN 103229419B
- Authority
- CN
- China
- Prior art keywords
- memory resistor
- current
- resistor
- current ramp
- resistance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 23
- 238000012544 monitoring process Methods 0.000 claims description 3
- 238000012806 monitoring device Methods 0.000 abstract 1
- 239000000463 material Substances 0.000 description 22
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 7
- 239000002019 doping agent Substances 0.000 description 7
- 229910052760 oxygen Inorganic materials 0.000 description 7
- 239000001301 oxygen Substances 0.000 description 7
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 6
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N titanium dioxide Inorganic materials O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 230000005684 electric field Effects 0.000 description 5
- 230000008859 change Effects 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 4
- 150000001875 compounds Chemical class 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 241000894007 species Species 0.000 description 3
- 230000007704 transition Effects 0.000 description 3
- 230000006399 behavior Effects 0.000 description 2
- 229910002056 binary alloy Inorganic materials 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000007667 floating Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 238000005036 potential barrier Methods 0.000 description 2
- 206010002660 Anoxia Diseases 0.000 description 1
- 241000976983 Anoxia Species 0.000 description 1
- CPELXLSAUQHCOX-UHFFFAOYSA-M Bromide Chemical compound [Br-] CPELXLSAUQHCOX-UHFFFAOYSA-M 0.000 description 1
- VEXZGXHMUGYJMC-UHFFFAOYSA-M Chloride anion Chemical compound [Cl-] VEXZGXHMUGYJMC-UHFFFAOYSA-M 0.000 description 1
- 206010021143 Hypoxia Diseases 0.000 description 1
- UCKMPCXJQFINFW-UHFFFAOYSA-N Sulphide Chemical compound [S-2] UCKMPCXJQFINFW-UHFFFAOYSA-N 0.000 description 1
- 150000001450 anions Chemical class 0.000 description 1
- 230000007953 anoxia Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 150000001768 cations Chemical class 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000010416 ion conductor Substances 0.000 description 1
- 230000009191 jumping Effects 0.000 description 1
- 238000012886 linear function Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 229910052761 rare earth metal Inorganic materials 0.000 description 1
- 150000002910 rare earth metals Chemical class 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 150000003346 selenoethers Chemical class 0.000 description 1
- 229910052723 transition metal Inorganic materials 0.000 description 1
- 229910000314 transition metal oxide Inorganic materials 0.000 description 1
- 150000003624 transition metals Chemical class 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0069—Writing or programming circuits or methods
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/30—Modifications for providing a predetermined threshold before switching
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0064—Verifying circuits or methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0064—Verifying circuits or methods
- G11C2013/0066—Verify correct writing whilst writing is in progress, e.g. by detecting onset or cessation of current flow in cell and using the detector output to terminate writing
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0069—Writing or programming circuits or methods
- G11C2013/0073—Write using bi-directional cell biasing
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0069—Writing or programming circuits or methods
- G11C2013/0078—Write using current through the cell
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
- G11C2211/562—Multilevel memory programming aspects
- G11C2211/5624—Concurrent multilevel programming and programming verification
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
- G11C2211/564—Miscellaneous aspects
- G11C2211/5645—Multilevel memory with current-mirror arrangements
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/10—Resistive cells; Technology aspects
- G11C2213/15—Current-voltage curve
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Integrated Circuits (AREA)
- Electronic Switches (AREA)
- Semiconductor Memories (AREA)
Abstract
一种用于切换忆阻器件的方法，该方法向忆阻器件施加具有选择极性的电流斜坡。监测在电流斜坡期间的器件电阻。当忆阻器件的电阻达到目标值时，移除电流斜坡。
Description
背景技术
忆阻器件或忆阻器是一种具有可电切换的器件电阻的新型可切换器件。忆阻器件从科学角度和技术角度都是令人关注的，并且有望用于非易失性存储器（NVM）领域和其它领域。对NVM应用来说，与成熟的CMOS技术的相容性要求忆阻器件在二进制或其它数字模式下工作。利用忆阻器件的电阻值，来定义二进制或其它多电平数字状态。可靠并反复地将忆阻器件切换至期望状态已成为重大挑战。屡次观察到，施加电压写脉冲经常产生器件电阻的大的波动，波动呈对数正态分布。器件参数的这种对数正态分布的宽范围是忆阻器件的可用性、可靠性和长久性的潜在阻碍。
附图说明
图1是忆阻器件的示例的示意剖面图；
图2是忆阻器件的切换I-V曲线的示例；
图3是示出在闭环反馈控制下将忆阻器件切换至期望电阻值的过程的流程图；
图4是用于将忆阻器件从高阻态切换至低阻态的闭环开关电路的示意电路图；
图5是示出图4的开关电路的被切换忆阻器件和选择组件的电压波形的示意图；
图6是示出忆阻器件向两个不同电阻值的连续切换操作的电压波形的示意图；
图7是用于在浮置配置下对忆阻器件进行双极切换的闭环开关电路的示意电路图；以及
图8是用于在接地配置下对忆阻器件进行双极切换的闭环开关电路的示意电路图。
具体实施方式
下面的描述提供一种用于切换双极忆阻器件的方法和用于这种切换的相关控制电路。本发明中使用的忆阻器件是一种开关器件，开关器件的电阻表示开关器件的开关状态，并且电阻取决于向器件施加的电压和电流的历史记录。术语“双极”是指可以通过施加一个极性的开关电压将器件从低阻态（LRS）切换至高阻态（HRS），以及可以通过施加相反极性的开关电压将器件从高阻态切换至低阻态。
图1以示意图的形式示出双极忆阻器件100的示例。在图1所示的实施例中，忆阻器件是具有上电极120和下电极110的双端器件。在这两个电极之间布置有源区122，其中在有源区122发生切换行为。开关器件100的有源区122包括开关材料以及弱离子导体，开关材料可以是半导电的或者名义绝缘的。开关材料包含掺杂剂，掺杂剂在足够强的电场下可以被驱使漂移经过开关材料，这导致忆阻器件的电阻变化。忆阻器件100可以用作例如用于存储数字信息的非易失性存储单元。这样的存储单元可以合并成交叉结构，以提供大储存容量。
可以利用许多不同的具有各自适合的掺杂剂的材料，来作为开关材料。具有适合的开关属性的材料包括过渡金属和稀土金属的氧化物、硫化物、硒化物、氮化物、碳化物、磷化物、砷化物、氯化物和溴化物。适合的开关材料还包括诸如Si和Ge之类的元素半导体以及诸如III-V和II-VI族化合物半导体之类的化合物半导体。可能的开关材料的罗列不是详尽的，并且不限制本发明的范围。用于改变开关材料的电特性的掺杂剂种类取决于所选的开关材料的具体类型，并且可以是阳离子、阴离子或空穴，或者是作为电子施主或电子受主的杂质。例如，在诸如TiO2之类的过渡金属氧化物的情况下，掺杂剂种类可以是氧空位。对于GaN来说，掺杂剂种类可以是氮化物空位或硫离子。对于化合物半导体来说，掺杂剂可以是n型杂质或p型杂质。
如图1所示，作为示例，在一个实施例中，开关材料可以是TiO2。在此情况下，开关材料可以携带的并且可以被运输穿过开关材料的掺杂剂是氧空位（VO 2+）。通过控制有源区122中开关材料中的氧空位的浓度和分布，可以使纳米级开关器件100在“接通”状态和“关断”状态之间开关。当在上电极120和下电极110之间施加DC开关电压时，跨有源区122建立电场。可以通过具有闭环反馈控制的开关电路132提供开关电压和开关电流，这将在下文中给出详细描述。跨有源区122的电场如果具有足够的强度和合适的极性，则可以驱动氧空位通过开关材料向上电极120漂移，从而使器件转变至“接通”状态。
如果电场的极性反转，则掺杂剂可以沿相反的方向远离上电极120漂移穿过开关材料，从而使器件转变至“关断”状态。以此方式，切换是可逆的且可以反复进行。由于使掺杂剂漂移需要相对大的电场，所以在移除开关电压之后，掺杂剂的位置在开关材料中保持稳定。因为使用相反极性的电压来接通和关闭器件，因此切换是双极的。可以通过向下电极110和上电极120施加读取电压，来检测这两个电极之间的电阻，来读取开关器件100的状态。读取电压通常比为引起离子掺杂剂在上电极和下电极之间漂移而需要的阈值电压低得多，使得读取操作不改变开关器件的阻态。
在图1的实施例中，开关器件的有源区122具有两个子区域或子层：主区域124和副区域126。主区域124是切换行为发生的主要场所。在器件的最初形成状态中，主区域124具有相对低的掺杂浓度，而副区域126具有相对高的掺杂水平。副区域126充当掺杂剂源/漏。在切换操作过程中，可以将掺杂剂从副区域126驱动到主区域124内，或者从主区域驱动到副区域内，以改变主区域中的掺杂剂分布，从而改变主区域上的导电性。
例如，主区域124可以包含具有原始很低的缺氧率（即低氧空位）的TiO2，并且副区域126可以由在化学计量上接近于TiO2但是具有高氧空位水平的氧化钛材料（TiO2-x）形成。上电极120可以由诸如铂（Pt）之类的不与开关材料发生反应的金属形成。下电极可以由诸如Pt和Ti的混合物之类的不同导体形成。Pt上电极120与主区域124中的TiO2开关材料的分界面生成肖特基型耗尽区。相反，下电极110和副区域126中的富掺杂材料之间的分界面可以形成欧姆型接触。最初，在主区域的开关材料中具有低掺杂水平条件下，主区域124中的肖特基型势垒的高度和宽度可能是大的，这使得电子难以穿透。因此，器件具有相对高的电阻。当施加使器件转变成“接通”的开关电压时，氧空位可以从副区域126朝着上电极120漂移到主区域中。主区域中增加的掺杂剂浓度和/或改变的分布能够显著降低肖特基型势垒的高度和/或宽度。因此，电子能够更容易地穿透分界面，这导致开关器件的总电阻明显下降。
如上面提到的，可以通过施加开关电压来改变双极忆阻器件的阻态，并且最终的阻态取决于切换的历史记录。作为示例，图2示出具有50×50nm2的器件结尺寸的TiPt/TiO2/Pt开关器件的切换I-V曲线。切换I-V迹线140是通过利用预设的顺从电流（Icomp）强度扫描外部偏压而获得的。切换极性是：向上电极施加的负偏压将器件从高阻态切换至低阻态（即“接通”切换），而正偏压将器件从LRS切换至HRS（即“关断”切换）。因此，0→-V→0→+V→0的双极往返电压扫描形成完整的切换循环，该切换循环可预期将器件返回至其原始状态。图2中的切换循环是利用对于“接通”/“关断”切换分别设置在175μΑ/200μΑ的Icomp获得的。器件的最终电阻值是I-V曲线在V=0处的斜率。
利用顺从电流扫描电压的应用传统上已被用作用于控制忆阻器件的切换的方式。I-V曲线以及获得的最终电阻取决于Icomp的强度。在“接通”切换中较高的Icomp将器件切换至更导电的状态。尽管使用Icomp作为切换控制的方式是方便的，但是该方法并不普遍适用。
为了提供对切换过程的改进控制，以获得更窄的最终阻值分布，提供一种使用闭环反馈控制的方法。图3示出根据本发明实施例的切换方法。在这种方法中，施加电流斜坡，使电流斜坡流过被切换的忆阻器件（步骤160）。电流斜坡的极性确定将忆阻器件切换至较低阻态还是较高阻态。在电流斜坡期间，监测忆阻器件的电阻（RM）（步骤162），并且将该电阻与目标电阻值相比较。当该电阻达到目标电阻值时（步骤164），从忆阻器件中移除电流斜坡（步骤166），从而设置器件的阻态。可以利用该过程将器件从较低电阻切换至较高电阻，或者从较高电阻切换至较低电阻，或者利用相同的开关电压极性重复该过程，来将器件设置为不同的连续电阻值。电流斜坡速率可以被设计为时间的线性函数或非线性函数（例如对数），来使切换过程中电阻值过冲最小化。
作为示例，图4示出实现用于将忆阻器件从高阻态（HRS）转变至低阻态（LRS）（即“接通”切换）的闭环方法的模拟反馈电路200。电路200具有用于生成电压斜坡（Vramp）的电压源。电压斜坡经由转换电阻器Rramp和晶体管M1被转换成电流斜坡。电流斜坡的斜率是Rramp的值和电压斜坡的斜率的函数。晶体管M1是电流镜206中的主晶体管，电流镜206是开关电路的电流驱动器组件。电流镜206具有利用两个从晶体管M2和M3实现的复制电流输出。流过主晶体管M1的电流通过流过从晶体管M2和M3的电流被镜像。从晶体管M2连接至忆阻器件100，而另一从晶体管M3连接至参考电阻器Rref。该配置允许同时且并行地将相同的电流斜坡（以复制的形式）施加至参考电阻器Rref和被切换的忆阻器件100。参考电阻器Rref的值被选择为忆阻器件100应被设置的目标值。
监测电流斜坡期间忆阻器件100的电阻值。为此，利用忆阻器件100上的电压降作为电阻值的指示。将忆阻器件100上的电压降与参考电阻器Rref上的电压降相比较。在图4的电路中，前者由忆阻器件100的底部引线处的电压VM表示，而后者由参考电阻器Rref的底部引线处的电压VR表示。将这两个电压馈给闩锁型比较器208，闩锁型比较器208用作开关电路200的控制组件。在图4的实施例中，闩锁型比较器208是高速差分输入电压比较器210和提供闩锁功能的D型触发器212的组合。
图5分别示出Vramp、VR、VM和闩锁型比较器208的输出（图4中的VQ）的波形236、240、242和244。在“接通”切换之前，忆阻器件100处于高阻态，并且其电阻高于参考电阻器Rref的电阻。在电流斜坡开始后，因为参考电阻器具有固定电阻，因此参考电阻器电压VR的波形240（以反向方式）符合电压斜坡的形状。相比之下，由于忆阻器件100的较高初始电阻，所以电压VM的波形242最初以较陡的斜率开始。然而，随着斜坡电流的幅度增大，掺杂剂漂移开始发生，并且忆阻器件的电阻开始下降。由于忆阻器件具有非线性I-V特性，并且在较低偏压下更具电阻性，所以VM以高度弯曲的方式前进。电阻下降可以快速地发生，比电流的斜坡速率更快，这导致器件上的电压降突然下降。这在VM的波形242中被示出为回折。当忆阻器件的电阻下降至参考电阻器的值时，VM变得与VR相同。这是VM的波形242与VR的波形240相交的点。因此，比较器210的差分输入VM-VR越过零点至正号，并且使比较器210的输出从逻辑低跳至逻辑高。比较器的输出经由D型触发器212连接至分流晶体管M4的栅极。闩锁输出（VQ）保持该逻辑高，并且使分流晶体管M4导通，分流晶体管M4有效地旁路流过M1的斜坡电流，并且将镜像晶体管栅电压（VG）箍位回零。因此，即使Vramp可能仍在上升，电流镜输出晶体管（M2和M3）也被截止，并且通过忆阻器件100和参考电阻器Rref的电流斜坡被终止。
通过使用具有不同值的不同参考电阻器，可以多次应用反馈控制切换过程，来将忆阻器件的电阻设置成不同的目标值。作为示例，图6示出电压VM在两个连续的切换操作中的波形250、254。在该示例中，为了说明目的，在两个操作中使用了相同的电流斜坡速率和极性。在第一切换操作中，器件以高电阻值开始，并且使用具有第一目标值的参考电阻器。忆阻器件上的电压降由第一波形250表示。当器件的电阻达到第一参考电阻器的电阻时，如通过波形250越过参考电阻器的电压波形252所指示的，斜坡电流被关闭。然后，在第二切换操作中，利用具有比第一参考电阻器值小的值的第二参考电阻器来提供目标值。与波形252相比，这被示出为第二参考电阻器上的电压降的波形256的较小斜率。忆阻器件以接近于第一目标值的电阻值开始。随着斜坡电流增加，忆阻器件的电阻进一步下降，直到忆阻器件的电阻达到第二目标值为止，如通过器件电压的波形254越过第二参考电阻器的波形256所指示的。在该点移除电流斜坡，以将器件的电阻保持在第二目标值处或十分接近于第二目标值。以此方式，能够以具有小偏差的受控方式将忆阻器件设置在不同的阻态，这使得忆阻器件适合于多电平逻辑操作。
返回参考图4，为了使反馈电路更有效，应当考虑到降低总响应时间，即在忆阻器件到达目标值的时刻和电流斜坡终止的时刻之间的时间延迟。在允许的功耗预算下，期望比较器的带宽和传播延迟尽可能地最短。分流晶体管（M4）被设计成旁路电流斜坡，而不是关闭源自外部电路的电压斜坡。此方式有助于避免附加时间延迟。为此，分流晶体管（M4）以及电流镜中的输出晶体管（M2和M3）优选地是具有最小节点电容的快速切换MOSFET。因此，n沟道MOSFET因较高的迁移率和较小的节点电容而比对应的p沟道MOSFET更优选。
此外，也认为闩锁型比较器输出级是有用的。若没有用于维持跳跃后的比较器输出电平的闩锁输出级，则反馈电路可能发生振荡。这是由于以下事实，即一旦电流斜坡终止，忆阻器件和Rref上的电压降就会消失，这使得比较器差分输入信号的极性反转，并且使比较器输出返回至逻辑低。由于电压斜坡仍可能上升，所以电流镜输出晶体管（M2和M3）将被再次导通，以继续电流斜坡。在写入忆阻器件之后，重新初始化比较器，来为下次写操作做准备。这是通过复位（reset）信号和两个复位晶体管（M5和M6）实现的，复位信号用于将比较器闩锁输出复位至逻辑低，两个复位晶体管（M5和M6）用于设置比较器差分输入的适当初始极性。
为了进一步降低功耗，可以在Rramp和镜主晶体管M1之间放置另一n沟道晶体管M7。该晶体管M7的栅极由锁存器212的输出来控制。当忆阻器件切换至“接通”状态时，通过M1的电流斜坡在物理上被关闭，而不是通过M4被旁路至地。因为M4的沟道宽度不需要比M1大，因此还减小了电路占用空间。
应当注意，用于切换忆阻器件的模拟反馈电路的设计不是排它性的，并且不局限于图4中提供的示例。例如，简单的电流镜并不是理想电流源。为了改进电流镜的诸如输出阻抗或电压摆幅之类的特性，可以应用更高级的电流镜变体，例如共源共栅放大器、宽摆共源共栅放大器或者包含运算放大器的增益自举电流镜。这样的高级电流镜的成本是额外的占用空间和功耗。
还应当注意，在图4的电路中，开关电流仅沿一个方向流过忆阻器件。这是由于该电路仅用于将忆阻器件从高阻态切换至低阻态。对于双极切换忆阻器件而言，应实现通过忆阻器件的双向电流流动。图7和图8示出用于双极切换的开关电路的两个实施例。这两个实施例均使用“H型桥”设计，其中忆阻器件桥接两个或两个以上的充当用于SET/RESET操作的反馈驱动器的电流镜。
首先转向图7，控制电路300具有两个电流镜302和322。每个电流镜包括主驱动器和两个从驱动器。在开关电路的左半部分，将电压斜坡Vramp1施加至转换电阻器Rramp1，来生成通过电流镜302的主驱动器304的电流斜坡，并且电流斜坡被从驱动器306、308复制。一个从驱动器306连接至第一参考电阻器Rref1,第一参考电阻器Rref1的值可以被选择为用于“接通”切换操作的目标值。另一从驱动器308通过开关S1连接至忆阻器件100的一端。H型桥开关电路的右半部分包括电流镜322。第二斜坡电压Vramp2通过转换电阻器Rramp2被转换成电流斜坡。斜坡电流通过电流镜322的主驱动器324，并且被从驱动器326、328复制。从驱动器326连接至参考电阻器Rref2，参考电阻器Rref2的电阻可以被选择成提供忆阻器件100的“关断”状态的目标电阻。另一从驱动器328连接至忆阻器件的第二端，忆阻器件的第二端经由开关S2连接至供电电压Vdd。
开关S1和S2可以被实现为CMOS器件，并且二者共同形成用于控制电流通过忆阻器件100的方向的逆变器。为了将忆阻器件100从高阻态（HRS）切换至低组态（LRS），施加电压斜坡Vramp1，并且设置开关S1和S2，使得通过从驱动器308提供的斜坡电流沿“接通”切换的方向流过忆阻器件100。当忆阻器件达到参考电阻器Rref1的值时，闩锁型比较器312切断斜坡电流。为了将忆阻器件从低阻态（LRS）切换至高阻态（HRS），施加电压斜坡Vramp2。设置开关S1和S2，使得通过从驱动器328提供的斜坡电流沿“关断”切换的方向流过忆阻器件。当忆阻器件的电阻达到参考电阻器Rref2的电阻时，闩锁型比较器332切断电流斜坡。
图8示出另一H型桥开关电路350。电路350类似于图7中的电路300，但是忆阻器件100处于接地配置。具体地，忆阻器件100的一端经由开关S1连接至地，而该器件的另一端经由电阻器352连接至电路地。相比之下，电路300中的忆阻器件100处于浮置配置，其中从驱动器308或328中的任一从驱动器处于忆阻器件和地之间。
如上文所述，提供了闭环反馈受控过程，来控制忆阻器件向期望的阻态切换。还提供了用于实现闭环切换过程的电子电路的实施例。闭环切换过程针对多切换操作有效地增强了忆阻器件的电阻值的一致性。
在上面的描述中，阐述了大量细节，以提供对本发明的理解。然而，本领域技术人员应理解，在没有这些细节的情况下也可实践本发明。尽管关于有限数量的实施例公开了本发明，但本领域的技术人员应意识到由此产生的许多修改和变化。所附权利要求旨在覆盖落入本发明的真正精神和范围内的这种修改和变化。
Claims (15)
1.一种用于切换忆阻器件的方法，包括：
向所述忆阻器件施加具有第一极性的第一电流斜坡；
在所述第一电流斜坡期间监测所述忆阻器件的电阻；以及
当所述忆阻器件的电阻达到第一目标值时，旁路所述第一电流斜坡以便移除所述第一电流斜坡。
2.根据权利要求1所述的方法，其中监测的步骤包括：
向具有所述目标值的参考电阻器同时且并行地施加所述第一电流斜坡；
将所述忆阻器件上的电压与所述参考电阻器上的电压相比较。
3.根据权利要求2所述的方法，其中比较的步骤包括：
将所述忆阻器件上的电压和所述参考电阻器上的电压馈给闩锁型比较器。
4.根据权利要求2所述的方法，其中向所述忆阻器件和参考电阻器施加电流斜坡的步骤包括：
利用所述电流斜坡驱动电流镜，并且将所述电流镜的输出电流馈给所述忆阻器件和所述参考电阻器。
5.根据权利要求1所述的方法，进一步包括：
向所述忆阻器件施加第二电流斜坡；
在所述第二电流斜坡期间监测所述忆阻器件的电阻；
当所述忆阻器件的电阻达到第二电阻值时，从所述忆阻器件移除所述第二电流斜坡。
6.根据权利要求5所述的方法，其中所述第二电流斜坡具有第一极性。
7.根据权利要求5所述的方法，其中所述第二电流斜坡具有与所述第一极性相反的第二极性。
8.一种用于切换忆阻器件的开关电路，包括：
电流驱动器组件，用于使电流斜坡流过所述忆阻器件；
控制组件，用于监测所述忆阻器件的电阻，并且当所述忆阻器件的电阻达到目标值时旁路所述电流斜坡以便从所述忆阻器件移除所述电流斜坡。
9.根据权利要求8所述的开关电路，其中所述电流驱动器组件包括电流镜。
10.根据权利要求9所述的开关电路，其中所述控制组件包括参考电阻器，所述参考电阻器连接至所述电流镜，使得所述电流镜的、复制所述电流斜坡的输出电流流过所述参考电阻器。
11.根据权利要求10所述的开关电路，其中所述控制组件进一步包括闩锁型比较器，所述闩锁型比较器连接为把所述忆阻器件的电压和所述参考电阻器的电压作为输入。
12.根据权利要求11所述的开关电路，其中所述控制组件进一步包括用于控制所述电流斜坡通过所述忆阻器件的流向的开关。
13.一种用于切换忆阻器件的开关系统，包括：
第一半部和第二半部，所述第一半部和所述第二半部通过所述忆阻器件连接为形成H型桥，所述第一半部包括第一电流驱动器组件和第一控制组件，并且所述第二半部包括第二电流驱动器组件和第二控制组件；
其中所述第一电流驱动器组件使第一电流斜坡沿第一方向流过所述忆阻器件，所述第一控制组件在所述忆阻器件的电阻达到第一目标值时旁路所述第一电流斜坡以便从所述忆阻器件移除所述第一电流斜坡，所述第二电流驱动器组件使第二电流斜坡沿与所述第一方向相反的第二方向流过所述忆阻器件，并且所述第二控制组件在所述忆阻器件的电阻达到第二目标值时旁路所述第二电流斜坡以便从所述忆阻器件移除所述第二电流斜坡。
14.根据权利要求13所述的开关系统，其中所述第一半部包括用于提供所述第一目标值的第一参考电阻器，并且所述第二半部包括用于提供所述第二目标值的第二参考电阻器。
15.根据权利要求14所述的开关系统，其中所述第一电流驱动器组件和所述第二电流驱动器组件均包括电流镜。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US41553510P | 2010-11-19 | 2010-11-19 | |
| US61/415,535 | 2010-11-19 | ||
| PCT/US2011/023250 WO2012067660A1 (en) | 2010-11-19 | 2011-01-31 | Method and circuit for switching a memristive device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103229419A CN103229419A (zh) | 2013-07-31 |
| CN103229419B true CN103229419B (zh) | 2016-08-03 |
Family
ID=46084328
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201180055717.0A Active CN103229419B (zh) | 2010-11-19 | 2011-01-31 | 用于切换忆阻器件的方法和电路 |
Country Status (6)
| Country | Link |
|---|---|
| US (2) | US9324421B2 (zh) |
| EP (1) | EP2641331B1 (zh) |
| JP (1) | JP5619296B2 (zh) |
| KR (1) | KR101528180B1 (zh) |
| CN (1) | CN103229419B (zh) |
| WO (1) | WO2012067660A1 (zh) |
Families Citing this family (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20120063136A (ko) * | 2010-12-07 | 2012-06-15 | 에스케이하이닉스 주식회사 | 반도체 메모리 장치 및 그 구동방법 |
| US8829873B2 (en) * | 2011-04-05 | 2014-09-09 | Advanced Analogic Technologies Incorporated | Step down current mirror for DC/DC boost converters |
| CN104956442A (zh) | 2013-03-28 | 2015-09-30 | 惠普发展公司，有限责任合伙企业 | 用于存储装置读取的设备和方法 |
| US20150117087A1 (en) * | 2013-10-31 | 2015-04-30 | Honeywell International Inc. | Self-terminating write for a memory cell |
| WO2015116033A1 (en) * | 2014-01-28 | 2015-08-06 | Hewlett-Packard Development Company, L.P. | Re-initializing memory arrays |
| KR20160146764A (ko) * | 2014-04-30 | 2016-12-21 | 휴렛 팩커드 엔터프라이즈 디벨롭먼트 엘피 | 멤리스터 스위칭 펄스 조절 |
| WO2015195141A1 (en) * | 2014-06-20 | 2015-12-23 | Hewlett-Packard Development Company, L. P. | Memristive memory cell resistance switch monitoring |
| FR3025647B1 (fr) * | 2014-09-09 | 2018-01-05 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Dispositif et procede d'ecriture de donnees dans une memoire resistive |
| FR3025648B1 (fr) * | 2014-09-09 | 2018-01-05 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Dispositif et procede d'ecriture de donnees dans une memoire resistive |
| US9660652B2 (en) * | 2014-09-23 | 2017-05-23 | Texas Instruments Incorporated | Differential driver with pull up and pull down boosters |
| WO2016068980A1 (en) | 2014-10-31 | 2016-05-06 | Hewlett Packard Enterprise Development Lp | Sensing circuit for resistive memory |
| US10026476B2 (en) * | 2014-11-25 | 2018-07-17 | Hewlett-Packard Development Company, L.P. | Bi-polar memristor |
| US9312001B1 (en) * | 2015-02-17 | 2016-04-12 | Winbond Electronics Corp. | Writing and verifying circuit for a resistive memory and method for writing and verifying a resistive memory |
| EP3257047A4 (en) * | 2015-04-15 | 2018-07-04 | Hewlett-Packard Enterprise Development LP | Resistive random access memory (rram) system |
| MX2017012530A (es) * | 2015-04-23 | 2018-01-18 | Halliburton Energy Services Inc | Memristor programable de forma espectral. |
| WO2017146683A1 (en) * | 2016-02-23 | 2017-08-31 | Hewlett Packard Enterprise Development Lp | Memristive arrays with a waveform generation device |
| WO2017146692A1 (en) * | 2016-02-24 | 2017-08-31 | Hewlett Packard Enterprise Development Lp | Memristive control circuits with current control components |
| SG10201606137YA (en) * | 2016-07-26 | 2018-02-27 | Silicon Storage Tech Inc | Current forming of resistive random access memory (rram) cell filament |
| TWI600009B (zh) | 2016-11-04 | 2017-09-21 | 財團法人工業技術研究院 | 可變電阻記憶體電路以及可變電阻記憶體電路之寫入方法 |
| US10164179B2 (en) * | 2017-01-13 | 2018-12-25 | International Business Machines Corporation | Memristive device based on alkali-doping of transitional metal oxides |
| WO2018136187A1 (en) * | 2017-01-20 | 2018-07-26 | Rambus Inc. | Rram write |
| JP2018163706A (ja) | 2017-03-24 | 2018-10-18 | 東芝メモリ株式会社 | 記憶装置及びその制御方法 |
| US10991426B2 (en) | 2019-01-25 | 2021-04-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Memory device current limiter |
| DE102019132067A1 (de) | 2019-01-25 | 2020-07-30 | Taiwan Semiconductor Manufacturing Co., Ltd. | Strombegrenzer für speichervorrichtung |
| CN111865264B (zh) * | 2019-04-26 | 2024-01-23 | 华邦电子股份有限公司 | 振荡器及其操作方法 |
| CN111641405B (zh) * | 2020-06-02 | 2023-03-10 | 中北大学 | 一种基于扩散忆阻器的随机频率三角波发生器 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1505052A (zh) * | 2002-12-04 | 2004-06-16 | ������������ʽ���� | 半导体存储装置和存储单元的写入以及擦除方法 |
| CN101093723A (zh) * | 2006-06-19 | 2007-12-26 | 奇梦达北美公司 | 使用温控置位脉冲进行编程的存储单元 |
| US7436723B2 (en) * | 2006-10-19 | 2008-10-14 | Unity Semiconductor Corporation | Method for two-cycle sensing in a two-terminal memory array having leakage current |
| TW200842877A (en) * | 2006-12-20 | 2008-11-01 | Samsung Electronics Co Ltd | Circuits and methods for adaptive write bias driving of resistive non-volatile memory devices |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4356542B2 (ja) * | 2003-08-27 | 2009-11-04 | 日本電気株式会社 | 半導体装置 |
| KR100618836B1 (ko) | 2004-06-19 | 2006-09-08 | 삼성전자주식회사 | 반도체 메모리 장치 및 반도체 메모리 장치의 프로그래밍방법 |
| US7292466B2 (en) * | 2006-01-03 | 2007-11-06 | Infineon Technologies Ag | Integrated circuit having a resistive memory |
| KR101202429B1 (ko) | 2007-10-11 | 2012-11-16 | 삼성전자주식회사 | 저항체를 이용한 비휘발성 메모리 장치 |
| US7898844B2 (en) * | 2008-10-31 | 2011-03-01 | Seagate Technology, Llc | Magnetic tunnel junction and memristor apparatus |
| US20100284213A1 (en) * | 2009-05-06 | 2010-11-11 | Savransky Semyon D | Method of cross-point memory programming and related devices |
-
2011
- 2011-01-31 JP JP2013539821A patent/JP5619296B2/ja not_active Expired - Fee Related
- 2011-01-31 WO PCT/US2011/023250 patent/WO2012067660A1/en active Application Filing
- 2011-01-31 KR KR1020137015620A patent/KR101528180B1/ko active IP Right Grant
- 2011-01-31 US US13/884,107 patent/US9324421B2/en not_active Expired - Fee Related
- 2011-01-31 CN CN201180055717.0A patent/CN103229419B/zh active Active
- 2011-01-31 EP EP11842148.6A patent/EP2641331B1/en active Active
-
2016
- 2016-03-30 US US15/085,403 patent/US20160217856A1/en not_active Abandoned
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1505052A (zh) * | 2002-12-04 | 2004-06-16 | ������������ʽ���� | 半导体存储装置和存储单元的写入以及擦除方法 |
| CN101093723A (zh) * | 2006-06-19 | 2007-12-26 | 奇梦达北美公司 | 使用温控置位脉冲进行编程的存储单元 |
| US7436723B2 (en) * | 2006-10-19 | 2008-10-14 | Unity Semiconductor Corporation | Method for two-cycle sensing in a two-terminal memory array having leakage current |
| TW200842877A (en) * | 2006-12-20 | 2008-11-01 | Samsung Electronics Co Ltd | Circuits and methods for adaptive write bias driving of resistive non-volatile memory devices |
Also Published As
| Publication number | Publication date |
|---|---|
| KR101528180B1 (ko) | 2015-06-11 |
| WO2012067660A1 (en) | 2012-05-24 |
| EP2641331B1 (en) | 2020-06-03 |
| CN103229419A (zh) | 2013-07-31 |
| EP2641331A4 (en) | 2017-07-26 |
| JP5619296B2 (ja) | 2014-11-05 |
| EP2641331A1 (en) | 2013-09-25 |
| JP2014508369A (ja) | 2014-04-03 |
| US9324421B2 (en) | 2016-04-26 |
| US20160217856A1 (en) | 2016-07-28 |
| US20130235651A1 (en) | 2013-09-12 |
| KR20130093661A (ko) | 2013-08-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103229419B (zh) | 用于切换忆阻器件的方法和电路 | |
| CN103262414B (zh) | 用于切换阵列中的忆阻器件的方法和电路 | |
| TWI728020B (zh) | 用於可組態的阻抗陣列的電路、方法和裝置 | |
| US8274812B2 (en) | Write and erase scheme for resistive memory device | |
| CN103003971B (zh) | 具有包括击穿层的电阻开关层的存储单元 | |
| US6865117B2 (en) | Programming circuit for a programmable microelectronic device, system including the circuit, and method of forming the same | |
| US8711594B2 (en) | Asymmetric switching rectifier | |
| TWI498894B (zh) | 用以讀取陣列中電阻式切換裝置之電路及方法 | |
| US9368198B1 (en) | Circuits and methods for placing programmable impedance memory elements in high impedance states | |
| CN103827972A (zh) | 用于读取阵列中的电阻开关器件的电路和方法 | |
| CN103222002A (zh) | 用于读取阵列中的电阻开关器件的电路和方法 | |
| Blasco et al. | Modeling of the Hysteretic $ I {-} V $ Characteristics of ${\rm TiO} _ {2} $-Based Resistive Switches Using the Generalized Diode Equation | |
| US8971088B1 (en) | Multi-level cell operation using zinc oxide switching material in non-volatile memory device | |
| US8470676B2 (en) | Programmable element, and memory device or logic circuit | |
| US20140328108A1 (en) | Write and erase scheme for resistive memory device | |
| US8519372B2 (en) | Electroforming-free nanoscale switching device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20160817 Address after: American Texas Patentee after: HEWLETT PACKARD ENTERPRISE DEVELOPMENT LP Address before: American Texas Patentee before: Hewlett-Packard Development Company, Limited Liability Partnership |