TWI498894B - 用以讀取陣列中電阻式切換裝置之電路及方法 - Google Patents

用以讀取陣列中電阻式切換裝置之電路及方法 Download PDF

Info

Publication number
TWI498894B
TWI498894B TW101126305A TW101126305A TWI498894B TW I498894 B TWI498894 B TW I498894B TW 101126305 A TW101126305 A TW 101126305A TW 101126305 A TW101126305 A TW 101126305A TW I498894 B TWI498894 B TW I498894B
Authority
TW
Taiwan
Prior art keywords
current
voltage
array
equipotential
equipotential preamplifier
Prior art date
Application number
TW101126305A
Other languages
English (en)
Other versions
TW201320078A (zh
Inventor
Frederick Perner
Original Assignee
Hewlett Packard Development Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hewlett Packard Development Co filed Critical Hewlett Packard Development Co
Publication of TW201320078A publication Critical patent/TW201320078A/zh
Application granted granted Critical
Publication of TWI498894B publication Critical patent/TWI498894B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/02—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding parasitic signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/062—Differential amplifiers of non-latching type, e.g. comparators, long-tailed pairs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0045—Read using current through the cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0054—Read is performed on a reference element, e.g. cell, and the reference sensed value is used to compare the sensed value of the selected cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/06—Sense amplifier related aspects
    • G11C2207/063—Current sense amplifiers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/77—Array wherein the memory element being directly connected to the bit lines and word lines without any access device being used

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)
  • Analogue/Digital Conversion (AREA)

Description

用以讀取陣列中電阻式切換裝置之電路及方法
本發明係有關於用以讀取陣列中電阻式切換裝置之電路及方法。
 發明背景
憶阻裝置、或憶阻器，是具電氣可切換式裝置電阻的一種新類型切換裝置。憶阻裝置兼於科學上和技術上引發人們的興趣，且有望用於非依電性記憶體(NVM)及其他領域。在如今快閃記憶體技術達到了其比例縮放極限，有急迫的需要新記憶體科技以符合未來應用所需求之儲存容量及速度。使用例如憶阻器的電阻式切換裝置之記憶體，是用以符合此需要之有希望的候選者。對於NVM應用，許多奈米級電阻式切換裝置可用例如交叉開關結構之二維陣列來形成，以提供很高的儲存容量。然而，可靠地讀取陣列中一選定電阻式切換裝置的電阻狀態一直是個重大挑戰，因陣列中其他切換裝置的存在可能形成漏電流之路徑，其會顯著降低讀取操作的信號/雜訊比。
根據本發明之一實施例，係特地提出一種讀取電路，用以感測交叉點陣列中一電阻式切換裝置的電阻狀態，該讀取電路包含：一等電位前置放大器，用以連接至該陣列中該電阻式切換裝置之一選定行線，以於維持該選定行線在接近施加於該陣列之非選定列線的一偏壓之一參考電壓 的同時傳遞一感測電流；一參考電流源，用以產生一感測參考電流；及一電流比較器，連接來相對於該感測參考電流而估算該等電位前置放大器傳遞的該感測電流，並產生一表示該電阻式切換裝置之電阻狀態的輸出信號。
圖式簡單說明
第1圖為一作為一類型之電阻式切換裝置的憶阻裝置例子的橫截面示意圖；第2圖為含有多個電阻式切換裝置的一交叉開關結構之示意圖；第3圖為一表示電阻式切換裝置的一交叉開關之抽象概念的示意圖；第4圖為一利用”等電位感測”電路以讀取交叉開關中一選定電阻式切換裝置之電子電路的示意圖；第5圖為一流程圖，顯示利用第4圖的電路讀取交叉開關中一選定電阻式切換裝置的方法；及第6圖為一用以讀取交叉開關中一選定電阻式切換裝置的第4圖之電子電路實施例的示意圖。
 較佳實施例之詳細說明
以下的描述提供一用以讀取切換裝置之陣列中電阻式切換裝置的電阻狀態之電路，及一用以執行此讀取操作的對應方法。在某些實施例中，該讀取電路可提供一數位輸出以表示切換裝置的電阻狀態。例如，數位的“0”可表示該裝置是在一高電阻狀態、或一“關閉”狀態，而數位的“1”可 表示該裝置是在一低電阻狀態、或一“接通”狀態。
在某些實施例中，該電阻式切換裝置可為雙極型憶阻裝置(或憶阻器)。如本文所用，憶阻裝置為具有代表其切換狀態的電阻之切換裝置，且該電阻取決於施加在該裝置之電壓及電流的記錄。“雙極型”一詞意味該裝置可藉由施加某一極性之切換電壓而自一低電阻狀態(“LRS”)切換至一高電阻狀態(“HRS”)，且藉由施加相反極性之切換電壓而自一高電阻狀態切換至一低電阻狀態。
第1圖以示意形式顯示雙極型憶阻裝置100的例子。在第1圖顯示的實施例中，憶阻裝置為雙端子裝置，具有一頂電極120、及一底電極110。一作用區122，即切換行為發生處，設置於該等兩個電極之間。切換裝置100的作用區122包括可為電子半導性或標稱絕緣、以及弱離子性導體的切換物質。此切換物質含有可受足夠強之電場驅動以漂移穿過切換物質而引起憶阻裝置之電阻改變的摻雜劑。例如，憶阻裝置100可作為非依電性記憶體胞元，以儲存數位資訊。此類記憶體胞元可被併入交叉開關結構以提供高儲存容量，如第2圖所示。
具備其各自合適的摻雜劑之許多不同物質可作為此切換物質。展現出用以切換的合適特性之物質，包括氧化物、硫化物、硒化物、氮化物、碳化物、磷化物、砷化物、氯化物、及過渡與稀土金屬之溴化物。合適的切換物質也包括如矽(Si)與鍺(Ge)的元素半導體、及如三五族(III-V)與二六族(II-VI)化合物半導體之類的化合物半導體。此等可能 的切換物質之列舉並非詳盡，且並不限制本發明的範圍。用來改變切換物質的電氣特性之摻雜劑種類，取決於所選切換物質的特定類型，且可為陽離子、陰離子或空位(vacancies)、或雜質，作為電子施體(electron donors)或受體(acceptors)。例如，就諸如二氧化鈦(TiO2 )的過渡金屬氧化物而言，摻雜劑種類可為氧空位(oxygen vacancies)。對於氮化鎵(GaN)，摻雜劑種類可為氮化物空位(nitride vacancies)或硫化物離子(sulfide ions)。對於化合物半導體，摻雜劑可為n型或p型雜質。
藉由控制該作用區122中切換物質的氧空位之濃度和分佈，奈米級切換裝置100可在接通及關閉狀態間切換。當一直流切換電壓被施加跨於頂及底電極120及110之間時，一電場會跨作用區122產生。該切換電壓及電流可由一切換電路200供應。跨於作用區122上的電場，假如有足夠強度與正確極性，可驅動氧空位朝向頂電極120漂移穿過切換物質，從而轉變該裝置為接通狀態。
舉例而言，如第1圖所示，在一實施例中該切換物質可為二氧化鈦。在此例中，可受攜載且傳送通過切換物質的摻雜劑為氧空位(VO 2+ )。切換裝置的作用區122具有兩個次區或層：一主要區124、及一次要區126。主要區124是切換行為發生的主要場所。在該裝置之最初形成的狀態中，主要區124具有相對低的摻雜劑濃度，而次要區126具有相對高的摻雜劑水平。次要區126作為一摻雜劑源極/汲極。在切換操作中，摻雜劑可從次要區126被驅動至主要區124， 或從主要區至次要區，以改變主要區中摻雜劑的分佈，從而改變跨越整個主要區之導電率。
假如電場的極性反轉，摻雜劑可以一相反方向被驅動跨越切換物質並遠離頂電極120，從而轉變該裝置為關閉狀態。如此，該切換是可逆的並可被重複。因需要有相對大的電場以引起摻雜劑漂移，在該切換電壓移除後，摻雜劑的位置在切換物質中會保持穩定。該切換為雙極的，因為相反極性的電壓可用以切換該裝置接通及關閉。藉由施加一讀取電壓至頂及底電極120及110，以感測跨越該等兩個電極之電阻，切換裝置100的狀態即可被讀取。讀取電壓一般遠低於在頂及底電極間誘使離子摻雜劑漂移所需之臨界電壓，使得該讀取操作不會變動該切換裝置的電阻狀態。
憶阻切換裝置可形成為一陣列，用於自具有高密度之切換裝置而獲益的各種應用。第2圖顯示憶阻切換裝置之二維陣列160的例子。陣列160具有一沿著第一方向排列之大致平行奈米線162之第一群組161，及一沿著第二方向排列之大致平行奈米線164之第二群組163，第二方向與第一方向夾一角度，如90度。其中一群組之奈米線可標示為列線，而另外一群組之奈米線可標示為行線。奈米線162與164的雙層形成一二維格子架構，也就是一般所說的交叉開關結構，第一層中之每一奈米線162與第二層的多條奈米線164相交，且反之亦然。在奈米線162與164的每一相交點可形成一憶阻切換裝置166。切換裝置166具有第二群組163的一奈米線作為其頂電極，與第一群組161的一奈米線作為其底 電極，及一作用區172含有在這兩個奈米線之間的切換物質。藉由選定形成該憶阻裝置的電極之列線與行線，在二維陣列中每一憶阻裝置166便可被唯一定址。
如前所述，使用交叉開關記憶體結構導致的一個挑戰是它很難可靠地讀取陣列中一選定裝置的電阻狀態。為了感測該選定裝置的電阻狀態，一感測電壓可經由該裝置的列線及行線施加於該裝置，且流過該選定裝置的電流可被監測以確定該裝置的電阻。然而，有其他切換裝置連接至該選定列線或該選定行線。這些裝置，被稱為”半選定”裝置，會形成漏電流之路徑，且很難使流經選定裝置的電流與漏電流隔離；假如在每一列線或行線上有很多裝置，漏電流會相當大。
為促使交叉開關中漏電流之問題，及其如何使讀取選定電阻式切換裝置(或”目標裝置”)之操作變得複雜，獲更好地理解，第3圖以簡化形式顯示交叉開關210的抽象概念。欲讀取的目標裝置202(以憶阻器的電子電路符號顯示)是位於一選定列線SR與一選定行線SC的相交處。第3圖中非選定列UR表示在交叉開關210中該選定列SR以外的所有列，且非選定行線UC表示該選定行線以外的交叉開關210之所有行。裝置204表示並聯連接於該選定行線SC的所有其它電阻式切換裝置，且裝置206表示並聯連接於該選定列線SR的所有其它電阻式切換裝置。裝置208表示交叉開關210中未連接於選定行或選定列的所有電阻式切換裝置。當一讀取電壓施加跨於選定行SC與選定列SR之上時，裝置204與 206變成半選定。假如在選定列或行線以及非選定線之間有電壓差異，半選定裝置會因其有限的電阻值而傳遞漏電流。此漏電流對於讀取操作而言是一種形式的雜訊。假如有很多切換裝置連接於交叉開關中每一列或行線，漏電流的大小會變成相當大，且會淹沒讀取操作的真實信號，即在讀取電壓下流經目標裝置的電流。
對於漏電流問題之一個有效解決辦法，是以與讀取操作中施加於選定行線大致相同的電壓，施偏壓於交叉開關中所有非選定列線。如第3圖所示，當非選定列線UR被施偏壓至與選定行線大致相同的電壓時，流經半選定裝置204的漏電流將為零或極小。因此，流經選定行SC的感測電流即會有極小的雜訊成分，且大多為流經目標裝置202的讀取電流I_R_Device。此辦法被稱為”等電位感測”，提供一有效方式以實現於讀取操作之相當高的信號/雜訊比。為了使選定行線SC維持在與非選定列線大致相同的電壓，可使用一等電位前置放大器220。等電位前置放大器220連接於選定行SC，並具有一參考電壓輸入端。於讀取操作中，該參考電壓V_Ref被設為大致相同於感測電壓V_S，即非選定列線所受偏壓。在讓讀取電流I_Read經過選定行線SC流至交叉開關210時，等電位前置放大器使選定行線SC保持在該參考電壓V_Ref。等電位感測技術的有效性取決於等電位前置放大器之參考電壓的適當設定。參考電壓V_Ref不只設定成接近非選定列線上的偏壓電壓V_S以減少漏電流，也使等電位前置放大器能在線性範圍內操作。此外，理想的是有一個 方便及有效的方式以確定目標裝置的電阻狀態，並以簡單易讀的格式標明該狀態。
第4圖顯示一“等電位感測”電路250的一實施例，其包括一等電位前置放大器260。等電位前置放大器260具有一緩衝直接注入式電路，其含有一運算放大器262、及一傳輸電晶體Qn_pass。參考電壓V_Red進入運算放大器262的正輸入端264。運算放大器262的輸出端連接於傳輸電晶體Qn_pass的閘極，而運算放大器262的負輸入端266連接於傳輸電晶體Qn_pass的汲極側及陣列210的選定行SC。該電路更包括一參考電流源270，如底下更詳細描述地，其可兼用來設置參考電壓V_Ref以及確定正受讀取之目標裝置202的電阻狀態。
為了設置參考電壓V_Ref，該電路250具有參考電壓設定組件，其包括一反饋開關272、及一取樣保持電容器274。此電路利用反饋以設置參考電壓V_Ref。本電路的反饋路徑包括一電流比較器280，其大體上相對於由參考電流源270產生之參考電流來估算等電位前置放大器260所傳送的電流I_SC。電流比較器280的輸出可在設置階段被用作為反饋信號，並可在感測階段被用以表示被讀取裝置的電阻狀態。特別是，在第4圖顯示的實施例中，電流比較器280的輸出為一電壓V_C。在設置階段，電壓V_C經由一阻尼電阻器276、及在設置操作中為閉路的反饋開關272連接至運算放大器262的正輸入端。電壓V_C也連接至成一個1位元類比數位轉換器288之形式的輸出緩衝器，以使得它在感測階 段驅動該輸出緩衝器以提供一數位輸出(0或1)，來指出目標裝置是在接通或關閉狀態。
利用讀取電路250讀取交叉開關210中目標裝置202的方法現參考第5圖的流程圖來描述。首先，該電路250被初始化以設置此電路用於讀取操作(步驟300)。為此，參考電流源270被設定以提供一設定參考電流I_setup_ref。欲讀取的目標裝置202之選定行線SC被連接至等電位前置放大器260的輸出端，此輸出端連接至運算放大器262的負輸入端。該陣列的列線(SR及UR)皆連接至讀取電壓V_S，其可由一外部電壓源提供。所有非選定行線(UC)都浮接。
其後，該設置操作透過閉合反饋開關272以使反饋迴路閉路來執行(步驟302)。因此，電流比較器280的輸出電壓V_C連接至運算放大器262的正輸入端264，從而改變運算放大器262的輸出電壓。這改變了流經由運算放大器輸出端所控制之電晶體Qn_pass的電流。通過電晶體Qn_pass的電流藉由一電流鏡286予以複製，此電流鏡在此實施例中也提供電流放大作用。在所示例子中，放大係數A為10。因此，電流鏡286在把電晶體電流饋入電流比較器280以作為一輸入之前，將電晶體電流放大十倍。電流比較器280把通過參考電流源270的電流作為第二輸入。比較器280的輸出電壓V_C根據電流鏡286的輸出及參考電流源280的輸出之間的差異而改變。V_C之改變被饋送回至運算放大器262。
此反饋過程被持續一段足夠的時間直到電壓及電流瞬態穩定為止(步驟304)。在此反饋控制過程結尾時，運算放 大器264之正輸入端上的等電位前置放大器參考電壓V_Ref，會接近施加於該等列線的感測電壓V_S，但有些微差異，使得流向選定行SC的電流I_SC大約是設定參考電流I_setup_ref除以電流鏡286的放大係數A。舉例而言，假如I_setup_ref為100nA且放大係數A為10，則在設置階段完成時流入陣列210的電流I_setup之量會接近10nA。電流I_setup的大小被選定為足以確保等電位前置放大器是在其線性操作範圍，但小到足夠使其不致淹沒讀取操作過程中的電流信號，如下文所述。參考電壓V_Ref設定好後，透過斷開該開關272該反饋迴路被斷開(步驟306)。參考電壓V_Ref由取樣保持電容器274所保持並被施加於運算放大器262的正輸入端。
為了啟動感測操作，參考電流源270的輸出I_Ref被設為I_setup_ref及I_hrsRef的總和(步驟308)。電流I_hrsRef為用以確定被讀取的目標裝置202是在接通或關閉狀態之參考。其被選定成使得其大小除以電流鏡286的放大係數A，充分高於處在高電阻狀態(即關閉狀態)的裝置在電壓V_S下所流過的電流I_hrs_ave的平均量，但又充分低於該裝置在低電阻狀態(即接通狀態)所流過的平均電流I_lrs_ave。換句話說，I_hrs_ave<I_hrsRef/A<I_lrs_ave。
為了施行感測操作，目標裝置202的選定列SC連接至接地電位(步驟310)。這導致一讀取電流I_R_Device在等電位前置放大器260所保持的電壓V_Ref下流過目標裝置202。現由等電位前置放大器260送至陣列210的電流I_SC包括裝置 電流I_R_Device及設置階段過程中設定的偏壓電流I_setup。此總和稱為I_Sense，其被電流鏡286放大且傳送至電流比較器280用於比較。在此例中，放大係數為10，所以電流比較器280比較I_Sense＊ 10與I_Ref(步驟312)。假如I_Sense＊ 10小於I_Ref，比較器輸出V_C轉為一接近Vdd的值。反之，假如I_Sense＊ 10大於I_Ref，則V_C轉為一接近接地電位的值。電壓V_C被饋入1位元A/D轉換器288以產生0或1之一數位輸出。例如，假如V_C接近Vdd，轉換器輸出具有0的數位值，表示該裝置是在高電阻(關閉)狀態(步驟314)。假如V_C接近接地電位，轉換器288產生1的數位值，表示該裝置是在低電阻(接通)狀態(步驟316)。
第6圖顯示第4圖中顯示之讀取電路的實施例中一些組件的實現特徵。利用半導體製造技術，該等實現特徵使讀取電路250便於製造。特別是電流比較器280包括於Vdd與接地之間串聯連接的一PMOS電晶體330、及一NMOS電晶體332。PMOS電晶體330連同另一電晶體334形成一電流鏡，此另一電晶體334形成電流比較器的一輸入端且連接至參考電流源270。NMOS電晶體332連同一電晶體336形成另一電流鏡，此電晶體336具有形成電流比較器280的另一輸入端。電流比較器的輸出電壓V_C是取自PMOS及NMOS電晶體330及332之間的連接點。如前所述，電壓V_C根據所比較的兩電流中何者較大而擺動向Vdd或接地。
第6圖中也顯示，取樣保持電容器274可由PMOS電晶體來實現。電晶體的汲極與源極連接在一起，且閘極連接至 運算放大器262的正輸入端。因此，被利用於取樣保持功能的電容為此電晶體的閘極電容器。反饋開關272是由一PMOS電晶體與一NMOS電晶體繫連在一起以形成一傳輸閘開關而實現。阻尼電阻器276藉由連接一PMOS電晶體與一NMOS電晶體而形成，且該PMOS電晶體的閘極連接至一輸入端而該NMOS電晶體連接至另一輸入端。此一組態作為一非線性電阻器的功能，用以控制高增益負反饋的穩定性。
在前面的描述中，許多細節被闡明以提供本發明之理解。然而，熟於此技者理應了解本發明沒有這些細節也可實施。本發明雖然已就有限數目的實施例加以揭露，但熟於此技者將由此體認出許多修改和變化。後附申請專利範圍意欲涵蓋落入本發明之真正精神與範圍內的此等修改和變化。
100‧‧‧雙極型憶阻裝置/切換裝置/憶阻裝置/奈米級切換裝置
110‧‧‧底電極
120‧‧‧頂電極
122、172‧‧‧作用區
124‧‧‧主要區
126‧‧‧次要區
160‧‧‧二維陣列/陣列
161‧‧‧第一群組
162、164‧‧‧奈米線
163‧‧‧第二群組
166‧‧‧憶阻切換裝置/切換裝置/憶阻裝置
200‧‧‧切換電路
202‧‧‧目標裝置
204‧‧‧裝置/半選定裝置
206、208‧‧‧裝置
210‧‧‧交叉開關/陣列
220、260‧‧‧等電位前置放大器
250‧‧‧等電位感測電路/讀取電路
262‧‧‧運算放大器
264‧‧‧正輸入端/運算放大器
266‧‧‧負輸入端
270‧‧‧參考電流源
272‧‧‧反饋開關
274‧‧‧取樣保持電容器
276‧‧‧阻尼電阻器
280‧‧‧電流比較器/參考電流源
286‧‧‧電流鏡
288‧‧‧1位元類比數位(A/D)轉換器
300-316‧‧‧步驟
330‧‧‧PMOS電晶體
332‧‧‧NMOS電晶體
334、336‧‧‧電晶體
第1圖為一作為一類型之電阻式切換裝置的憶阻裝置例子的橫截面示意圖；第2圖為含有多個電阻式切換裝置的一交叉開關結構之示意圖；第3圖為一表示電阻式切換裝置的一交叉開關之抽象概念的示意圖；第4圖為一利用”等電位感測”電路以讀取交叉開關中一選定電阻式切換裝置之電子電路的示意圖；第5圖為一流程圖，顯示利用第4圖的電路讀取交叉開 關中一選定電阻式切換裝置的方法；及第6圖為一用以讀取交叉開關中一選定電阻式切換裝置的第4圖之電子電路實施例的示意圖。
202‧‧‧目標裝置
204‧‧‧裝置/半選定裝置
206、208‧‧‧裝置
210‧‧‧交叉開關/陣列
250‧‧‧等電位感測電路/讀取電路
260‧‧‧等電位前置放大器
262‧‧‧運算放大器
264‧‧‧正輸入端/運算放大器
266‧‧‧負輸入端
270‧‧‧參考電流源
272‧‧‧反饋開關
274‧‧‧取樣保持電容器
276‧‧‧阻尼電阻器
280‧‧‧電流比較器/參考電流源
286‧‧‧電流鏡
288‧‧‧1位元類比數位(A/D)轉換器

Claims (15)

  1. 一種用以感測交叉點陣列中電阻式切換裝置的電阻狀態之讀取電路，包含：一等電位前置放大器，用以連接至該陣列中該電阻式切換裝置之一選定行線，以於維持該選定行線在與施加於該陣列之非選定列線的一偏壓接近之一參考電壓的同時傳遞一感測電流；一參考電流源，用以產生一感測參考電流；及一電流比較器，連接來相對於該感測參考電流而估計該等電位前置放大器傳遞的該感測電流，並產生一表示該電阻式切換裝置之電阻狀態的輸出信號。
  2. 如申請專利範圍第1項之讀取電路，更包括一用以轉換該電流比較器的該輸出信號為一數位輸出信號的輸出緩衝器。
  3. 如申請專利範圍第1項之讀取電路，更包括設置組件，用以根據該參考電流源產生的一設置參考電流而設定該等電位前置放大器的參考電壓。
  4. 如申請專利範圍第3項之讀取電路，其中，用以設定該參考電壓的該等設置組件包括：一用以選擇連接該等電位前置放大器之一輸入端至該電流比較器之一輸出端的反饋開關，且其中該電流比較器係連接來相對於該設置參考電流估計該等電位前置放大器的一輸出電流。
  5. 如申請專利範圍第4項之讀取電路，其中，用以設定該參考電壓的該等設置組件更包括：一連接於該等電位前置 放大器之該輸入端的取樣保持電容器，用以維持該參考電壓。
  6. 如申請專利範圍第5項之讀取電路，更包括一電流放大器，用以放大該等電位前置放大器的該輸出電流，以產生一作為該電流比較器的一輸入之放大電流。
  7. 如申請專利範圍第5項之讀取電路，其中，該取樣保持電容器為一電晶體的一閘極電容。
  8. 如申請專利範圍第5項之讀取電路，其中，該等設置組件更包括：藉由將一PMOS電晶體與一NMOS電晶體繫連在一起而形成的一阻尼電阻器。
  9. 如申請專利範圍第1項之讀取電路，其中，該電流比較器包括：串聯連接的一PMOS電晶體及一NMOS電晶體，且該電流比較器的該輸出信號是取自該PMOS電晶體及該NMOS電晶體之間的一連接點。
  10. 一種讀取交叉點陣列中電阻式切換裝置之電阻狀態的方法，包含：連接一等電位前置放大器至該陣列中該電阻式切換裝置的一選定行線；施加與該陣列中之非選取列線上所施加的一偏壓接近之一參考電壓到該等電位前置放大器；於把該選定行線偏壓至該參考電壓的同時，由該等電位前置放大器產生一流到該選定行線的感測電流；相對於一感測參考電流估計該感測電流；及產生一表示該電阻式切換裝置之電阻狀態的一讀 取輸出信號。
  11. 如申請專利範圍第10項之方法，其中，產生該讀取輸出信號的該步驟包括：轉換一由該估計步驟所產生的電流比較信號為一數位信號。
  12. 如申請專利範圍第10項之方法，其中，該估計步驟包括：放大該感測電流以產生一放大電流，且比較該放大電流與該感測參考電流。
  13. 如申請專利範圍第10項之方法，其中，產生該感測電流的該步驟包括：連接該電阻式切換裝置之一選定列線至接地點。
  14. 如申請專利範圍第10項之方法，其中，施加一參考電壓的該步驟包括：提供一設置參考電流；相對於該設置參考電流估計一由該等電位前置放大器所產生的設置電流，以提供一電流比較輸出電壓；及饋送該電流比較輸出電壓回至該等電位前置放大器的一輸出端，直到該等電位前置放大器的該輸入端上之一電壓穩定到形成該參考電壓，且由該等電位前置放大器產生的該設置電流達到根據該設置參考電流設定的一數值。
  15. 如申請專利範圍第14項之方法，更包括：使用一連接至該等電位前置放大器之該輸入端的電容器取樣且保持該參考電壓的步驟。
TW101126305A 2011-07-22 2012-07-20 用以讀取陣列中電阻式切換裝置之電路及方法 TWI498894B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2011/044967 WO2013015768A1 (en) 2011-07-22 2011-07-22 Circuit and method for reading a resistive switching device in an array

Publications (2)

Publication Number Publication Date
TW201320078A TW201320078A (zh) 2013-05-16
TWI498894B true TWI498894B (zh) 2015-09-01

Family

ID=47601388

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101126305A TWI498894B (zh) 2011-07-22 2012-07-20 用以讀取陣列中電阻式切換裝置之電路及方法

Country Status (6)

Country Link
US (1) US20140153318A1 (zh)
EP (1) EP2734999A4 (zh)
KR (1) KR101564706B1 (zh)
CN (1) CN103765518B (zh)
TW (1) TWI498894B (zh)
WO (1) WO2013015768A1 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6162822B2 (ja) * 2013-01-14 2017-07-12 フラウンホーファー−ゲゼルシャフト・ツール・フェルデルング・デル・アンゲヴァンテン・フォルシュング・アインゲトラーゲネル・フェライン 非対称メモリスタ
WO2016137446A1 (en) 2015-02-24 2016-09-01 Hewlett Packard Enterprise Development Lp Determining a state of memristors in a crossbar array
US9497402B2 (en) * 2015-03-30 2016-11-15 Sensors Unlimited, Inc. Image lag mitigation for buffered direct injection readout with current mirror
EP3174208B1 (en) * 2015-11-30 2019-09-18 Nokia Technologies Oy Sensing apparatus and associated methods
KR102471524B1 (ko) * 2016-05-18 2022-11-28 에스케이하이닉스 주식회사 반도체 메모리 장치 및 동작 방법
CN106027145A (zh) * 2016-06-27 2016-10-12 佛山市南海区联合广东新光源产业创新中心 一种可见光通信切换及控制方法
CN105978625A (zh) * 2016-06-27 2016-09-28 佛山市南海区联合广东新光源产业创新中心 一种具有电阻阵列的可见光通信装置
KR102643712B1 (ko) * 2016-10-26 2024-03-06 에스케이하이닉스 주식회사 센스 앰프, 이를 포함하는 비휘발성 메모리 장치 및 시스템
EP3539132A4 (en) * 2016-11-14 2019-11-27 Hefei Reliance Memory Limited SCHEME FOR INTEGRATING A RRAM METHOD AND CELL STRUCTURE WITH REDUCED MASKING OPERATIONS
WO2019108298A1 (en) * 2017-11-30 2019-06-06 Sandisk Technologies Llc Sense amplifier with comparison node biasing for non-volatile memory

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020126524A1 (en) * 2001-01-16 2002-09-12 Nec Corporation Semiconductor memory apparatus using tunnel magnetic resistance elements
US20060062062A1 (en) * 2003-05-28 2006-03-23 Baker R J Integrated charge sensing scheme for resistive memories
US20060092689A1 (en) * 2004-11-04 2006-05-04 Daniel Braun Reference current source for current sense amplifier and programmable resistor configured with magnetic tunnel junction cells
US20070121368A1 (en) * 2005-11-01 2007-05-31 Gilbert Nad E Programmable memory device circuit
US20070247892A1 (en) * 2006-04-19 2007-10-25 Egerer Jens C Circuit and a method of determining the resistive state of a resistive memory cell
US20070297236A1 (en) * 2006-06-23 2007-12-27 Kabushiki Kaisha Toshiba Semiconductor memory device
US20080002481A1 (en) * 2002-12-20 2008-01-03 Dietmar Gogl Integrated Circuit, Method of Operating an Integrated Circuit, Method of Manufacturing an Integrated Circuit, Memory Module, Stackable Memory Module
US20080025088A1 (en) * 2006-07-31 2008-01-31 Scheuerlein Roy E Apparatus for reading a multi-level passive element memory cell array

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5369614A (en) * 1992-10-12 1994-11-29 Ricoh Company, Ltd. Detecting amplifier with current mirror structure
US6259644B1 (en) * 1997-11-20 2001-07-10 Hewlett-Packard Co Equipotential sense methods for resistive cross point memory cell arrays
US6574129B1 (en) * 2002-04-30 2003-06-03 Hewlett-Packard Development Company, L.P. Resistive cross point memory cell arrays having a cross-couple latch sense amplifier
US6597598B1 (en) * 2002-04-30 2003-07-22 Hewlett-Packard Development Company, L.P. Resistive cross point memory arrays having a charge injection differential sense amplifier
GB2405701A (en) * 2003-09-03 2005-03-09 Seiko Epson Corp Differential current sensing circuit
US7042757B2 (en) * 2004-03-04 2006-05-09 Hewlett-Packard Development Company, L.P. 1R1D MRAM block architecture
US7242332B1 (en) * 2006-05-04 2007-07-10 Micron Technology, Inc. Column-parallel sigma-delta analog-to-digital conversion with gain and offset control
GB2452567A (en) * 2007-09-10 2009-03-11 Texas Instruments Ltd A track and hold circuit using output transistor capacitance as the hold capacitor
US7760009B2 (en) * 2008-12-04 2010-07-20 Taiwan Semiconductor Manufacturing Company, Ltd. Power-down circuit with self-biased compensation circuit

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020126524A1 (en) * 2001-01-16 2002-09-12 Nec Corporation Semiconductor memory apparatus using tunnel magnetic resistance elements
US20080002481A1 (en) * 2002-12-20 2008-01-03 Dietmar Gogl Integrated Circuit, Method of Operating an Integrated Circuit, Method of Manufacturing an Integrated Circuit, Memory Module, Stackable Memory Module
US20060062062A1 (en) * 2003-05-28 2006-03-23 Baker R J Integrated charge sensing scheme for resistive memories
US20060092689A1 (en) * 2004-11-04 2006-05-04 Daniel Braun Reference current source for current sense amplifier and programmable resistor configured with magnetic tunnel junction cells
US20070121368A1 (en) * 2005-11-01 2007-05-31 Gilbert Nad E Programmable memory device circuit
US20070247892A1 (en) * 2006-04-19 2007-10-25 Egerer Jens C Circuit and a method of determining the resistive state of a resistive memory cell
US20070297236A1 (en) * 2006-06-23 2007-12-27 Kabushiki Kaisha Toshiba Semiconductor memory device
US20080025088A1 (en) * 2006-07-31 2008-01-31 Scheuerlein Roy E Apparatus for reading a multi-level passive element memory cell array

Also Published As

Publication number Publication date
TW201320078A (zh) 2013-05-16
CN103765518A (zh) 2014-04-30
EP2734999A1 (en) 2014-05-28
WO2013015768A1 (en) 2013-01-31
US20140153318A1 (en) 2014-06-05
KR20140037253A (ko) 2014-03-26
EP2734999A4 (en) 2014-12-24
KR101564706B1 (ko) 2015-10-30
CN103765518B (zh) 2016-12-14

Similar Documents

Publication Publication Date Title
TWI498894B (zh) 用以讀取陣列中電阻式切換裝置之電路及方法
KR101528209B1 (ko) 어레이 내의 멤리스터 디바이스를 스위칭하기 위한 방법 및 회로
US9064568B2 (en) Circuit and method for reading a resistive switching device in an array
US8942026B2 (en) Circuit and method for reading a resistive switching device in an array
EP2641331B1 (en) Method and circuit for switching a memristive device
Chang et al. A high-speed 7.2-ns read-write random access 4-Mb embedded resistive RAM (ReRAM) macro using process-variation-tolerant current-mode read schemes
US20200194499A1 (en) One-time programmable memory using gate-all-around structures
CN109791789B (zh) 用于非易失性存储器设备操作的方法、系统和设备
TW202001889A (zh) 用於程式化多位階自選擇記憶體單元之技術
US8711594B2 (en) Asymmetric switching rectifier
Yuan et al. A combined modulation of set current with reset voltage to achieve 2-bit/cell performance for filament-based RRAM
WO2003058638A1 (en) Programming circuit for a programmable microelectronic device, system including the circuit, and method of forming the same
JP2004297072A (ja) スピントランジスタ磁性ランダムアクセスメモリデバイス
TWI847196B (zh) 用於程式化多位階自選擇記憶體單元之技術
Kobayashi Physics and Applications of Emerging Ferroelectric Devices
JP2015122353A (ja) 不揮発性半導体メモリ

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees