CN111641405B - 一种基于扩散忆阻器的随机频率三角波发生器 - Google Patents

Abstract

一种基于扩散忆阻器的随机频率三角波发生器，属于集成电路技术领域。本发明为解决现有的随机频率三角载波发生器，由于其使用随机数发生器，导致电路复杂和设计难度大的问题。本发明包括随机延时单元、控制逻辑单元、V‑I转换单元、RS触发器、比较器U₁、比较器U₂、恒流源I_a、恒流源I_b、电容Ca、电容C_b、电容C_c和多个NMOS管及PMOS管。本发明首先将扩散忆阻器的随机延时时间转化为随机的电压数值，再通过V‑I转换单元将该电压值变换成随机的电流值，利用该电流值对电容充放电，再通过比较器U₁和比较器U₂来限定电压信号V_Cap的幅值，从而获得周期随机变化的等幅三角波。本发明主要应用在随机PWM技术中。

Description

一种基于扩散忆阻器的随机频率三角波发生器

技术领域

本发明属于集成电路技术领域。

背景技术

在开关电源和电机驱动等功率控制与变换类集成电路当中，脉冲宽度调制(PulseWidth Modulation)技术的应用十分关键。常规的PWM控制信号由固定频率的三角载波或者锯齿载波信号与误差信号的比较而生成，然后利用它来控制开关器件的在固定周期内的导通时间来实现对负载变化的及时响应。研究表明，常规的PWM技术因其在开关频率及开关频率的整数倍附近存在较大的谐波分量，会给系统带来诸多不利影响，例如引起了极大的电磁噪声干扰，导致电压和电流波形的畸变，甚至导致后级设备的不能正常运行。

对于载波频率必须限制在较低频率的场合，采用随机PWM技术可以较好的解决常规PWM技术带来的电磁干扰等问题。随机PWM技术在保证占空比不变的前提下通过随机的改变载波频率，驱散集中分布在开关频率及其倍频处的谐波频谱的能量，从而使电磁噪声近似成为限带白噪声，以固定开关频率为特征的有色噪声强度被大大削弱。

为达到开关频率随机化的目的，首要的是生成一个频率可随机改变的载波信号，由于三角波相对于锯齿波其控制精度更高且可以实现双边调制的功能，因此，随机频率的三角载波更加具有研究价值。这种三角波在每个周期内都要求是等幅等腰三角波，但其周期是随机变化的。目前对于随机频率三角载波发生器的研制绝大多数需要用到随机数发生器，用来提供随机变化的频率数值，这会增加电路的复杂度和设计难度，因此，以上问题亟需解决。

发明内容

本发明目的是为了解决现有的随机频率三角载波发生器，由于其使用随机数发生器，导致电路复杂和设计难度大的问题，提供了一种基于扩散忆阻器的随机频率三角波发生器。

一种基于扩散忆阻器的随机频率三角波发生器，包括随机延时单元、控制逻辑单元、V-I转换单元、RS触发器、比较器U₁、比较器U₂、恒流源I_a、恒流源I_b、电容Ca、电容C_b、电容C_c、NMOS管M_na、NMOS管M_nb、NMOS管M_ca、NMOS管M_cb、PMOS管M_pa和PMOS管M_pb；其中，恒流源I_a和恒流源I_b输出的电流相同，Ca＝C_b；

随机延时单元采用扩散忆阻器实现，用于对控制逻辑单元输出的脉冲信号V_P0进行处理，获得脉冲信号V_P1，并将脉冲信号V_P1输入至控制逻辑单元；其中，脉冲信号V_P1与脉冲信号V_P0的周期相等，且脉冲信号V_P1与脉冲信号V_P0的上升沿时刻一致，脉冲信号V_P0高电平持续时间t_p为固定值，脉冲信号V_P1的高电平持续时间t_d为随机值，且t_d＜t_p；

扩散忆阻器的随机延时时间等于t_d；

控制逻辑单元还用于接收RS触发器输出端输出的信号Q；还用于生成6路控制信号，分别为控制信号V_pa、控制信号V_na、控制信号V_pb、控制信号V_nb、控制信号V_ca和控制信号V_cb，且该6路控制信号分别发送至PMOS管M_pa、NMOS管M_na、PMOS管M_pb、NMOS管M_nb、NMOS管M_ca和NMOS管M_cb的栅极；

PMOS管M_pa的源极与电源V_DD连接，PMOS管M_pa的漏极与恒流源I_a的正极连接，恒流源I_a的负极与电容C_a的一端、NMOS管M_na的漏极和NMOS管M_ca的漏极同时连接，NMOS管M_na的源极和电容C_a的另一端同时接电源地；

PMOS管M_pb的源极与电源V_DD连接，PMOS管M_pb的漏极与恒流源I_b的正极连接，恒流源I_b的负极与电容C_b的一端、NMOS管M_nb的漏极和NMOS管M_cb的漏极同时连接，NMOS管M_nb的源极与C_b的另一端同时接电源地；

NMOS管M_ca的源极与NMOS管M_cb的源极和V-I转换单元的电压输入端同时连接；

V-I转换单元的电压输入端的节点电压为V_c，V-I转换单元用于将接收的电压转化为电流，V-I转换单元的电流输入输出端与电容C_c的一端、比较器U₁的负输入端和比较器U₂的正输入端同时连接，且连接点的电压信号V_Cap作为三角载波发生器生成的随机频率三角载波信号，且电压信号V_Cap为等幅值的随机频率等腰三角波信号；

电容C_c的另一端接电源地；

V-I转换单元的两个控制信号输入端均与RS触发器的输出端连接；

比较器U₁的正输入端用于接收恒定参考电压V_L，比较器U₁的输出端与RS触发器的复位信号输入端连接；

比较器U₂的负输入端用于接收恒定参考电压V_H，比较器U₂的输出端与RS触发器的置位信号输入端连接；

V_L和V_H分别作为比较器U₁和U₂的比较阈值，且V_H>V_L>0。

优选的是，控制逻辑单元包括非门Y₁、非门Y₂、非门Y₃、非门Y₄、D触发器、NMOS管M_a、或非门F₁、数据选择器Mux₁至Mux₄和预置数计数器；其中，数据选择器Mux₁至Mux₄均为二选一数据选择器；

非门Y₁的输入端与非门Y₂的输入端和或非门F₁的一个输入端连接后，作为控制逻辑单元接收信号Q的输入端；

非门Y₁的输出端与D触发器的时钟信号输入端连接；D触发器的输入端D与其输出端

连接后，作为控制逻辑单元输出控制信号V_cb的输出端；D触发器的输出端Q作为控制逻辑单元输出控制信号V_ca的输出端；

非门Y₂的输出端与NMOS管M_a的栅极和或非门F₁的另一个输入端同时连接，NMOS管M_a的源极和其漏极接电源地；

或非门F₁的输出端与数据选择器Mux₁的0输入端、数据选择器Mux₂的1输入端和非门Y₃的输入端同时连接，数据选择器Mux₁的1输入端接电源地，数据选择器Mux₁的控制端、数据选择器Mux₂的控制端和D触发器的输出端

同时连接；数据选择器Mux₂的0输入端接电源地；

数据选择器Mux₁的输出端作为控制逻辑单元输出控制信号V_nb的输出端；

数据选择器Mux₂的输出端作为控制逻辑单元输出控制信号V_na的输出端；

非门Y₃的输出端与预置数计数器的复位端连接，预置数计数器的时钟信号输入端用于接收时钟信号Clk，预置数计数器的输出端作为控制逻辑单元输出脉冲信号V_P0的输出端；

非门Y₄的输入端作为控制逻辑单元接收脉冲信号V_P1的输入端；

非门Y₄的输出端与数据选择器Mux₃的0输入端和数据选择器Mux₄的1输入端同时连接，数据选择器Mux₃的1输入端和数据选择器Mux₄的0输入端均连接电源V_DD，数据选择器Mux₃的控制端与数据选择器Mux₄的控制端和D触发器的输出端

同时连接；

数据选择器Mux₃的输出端作为控制逻辑单元输出控制信号V_pb的输出端；

数据选择器Mux₄的输出端作为控制逻辑单元输出控制信号V_pa的输出端。

优选的是，随机延时单元包括电平移位器、扩散忆阻器R_M、电阻R_r、比较器U₃和与门X1；

电平移位器的输入端作为随机延时单元的输入端接收脉冲信号V_P0，且其输入端与与门X1的一个输入端连接；

电平移位器，用于对接收的脉冲信号V_P0的高电平幅值进行降低，并将获得的编程脉冲信号V₁输出至扩散忆阻器R_M的一端，扩散忆阻器R_M的另一端与电阻R_r的一端和比较器U₃的负输入端同时连接；电阻R_r的另一端接电源地；

比较器U₃的正输入端用于接收参考电压V_ref，比较器U₃的输出端与与门X1的另一个输入端连接；

与门X1的输出端作为随机延时单元的输出端输出脉冲信号V_P1。

优选的是，V-I转换单元包括运算放大器U₀、电阻R₀、NMOS管M_n0至M_n2、NMOS管M_{n1_}、NMOS管M_{n2_}、PMOS管M_P0至M_P2以及PMOS管M_{P0_}至M_{P2_}；

运算放大器U₀的同相输入端作为V-I转换单元的电压输入端，运算放大器U₀的负输入端与NMOS管M_n0的源极和电阻R₀的一端同时连接，电阻R₀的另一端接电源地，运算放大器U₀的正电源输入端连接电源V_DD，运算放大器U₀的负电源输入端接入电源地，运算放大器U₀的输出端与NMOS管M_n0的栅极连接；

PMOS管M_P0至M_P2的源极均与电源V_DD连接；

PMOS管M_P0的栅极接电源地，PMOS管M_P0的漏极与PMOS管M_{P0_}的源极连接，PMOS管M_{P0_}的漏极与PMOS管M_{P0_}的栅极、PMOS管M_{P1_}的栅极和PMOS管M_{P2_}的栅极和NMOS管M_n0的漏极同时连接；

PMOS管M_P1的栅极作为V-I转换单元的一个控制信号输入端；

PMOS管M_P1的漏极与PMOS管M_{P1_}的源极连接，PMOS管M_{P1_}的漏极与NMOS管M_{n1_}的漏极连接后，作为V-I转换单元的电流输入输出端，NMOS管M_{n1_}的源极与NMOS管M_n1的漏极连接，NMOS管M_n1的源极接电源地；

NMOS管M_n1的栅极作为V-I转换单元的另一个控制信号输入端；

PMOS管M_P2的栅极接电源地，PMOS管M_P2的漏极与PMOS管M_{P2_}的源极连接，PMOS管M_{P2_}的漏极与NMOS管M_{n2_}的漏极、NMOS管M_{n1_}的栅极和NMOS管M_{n2_}的栅极同时连接，NMOS管M_{n2_}的源极与NMOS管M_n2的漏极连接，NMOS管M_n2的源极接电源地，NMOS管M_n2的栅极连接电源V_DD。

本发明带来的有益效果是，本发明能够产生频率随机变化的等幅等腰三角波，其周期是变化的，首先将扩散忆阻器的随机延时时间转化为随机的电压数值，再通过V-I转换单元将该电压值变换成随机的电流值，利用该电流值对电容充放电，再通过比较器U₁和比较器U₂来限定电压信号V_Cap的幅值，从而获得周期随机变化的等幅三角波。因此，本发明利用扩散忆阻器结合外围电路对生成的随机频率三角载波信号的幅值进行控制，获得等幅值的随机频率等腰三角波信号，整体电路结构和设计难度均大大降低。

本发明提出利用扩散忆阻器的随机延时时间设定三角波的随机频率，降低了电路的规模以及功耗；另一方面，近年来忆阻器与传统CMOS器件的集成化研究进展迅速，已有商用化的产品问世，因此，本发明提出的技术对于实现的随机PWM技术集成化和低功耗提供了一个全新的思路。

本发明生成的等幅三角波信号可作为载波信号应用在随机PWM技术中。

附图说明

图1是本发明所述一种基于扩散忆阻器的随机频率三角波发生器的原理示意图；其中，V_a为恒流源I_a与电容C_a之间连接处的节点电压，V_b为恒流源I_b与电容C_b之间连接处的节点电压；

图2是逻辑控制单元的结构示意图；

图3是三角波生成过程中关键信号的波形示意图；其中，t_d为脉冲信号V_P1高电平持续时间，t_p为脉冲信号V_P0高电平持续时间；

图4是随机延时单元的内部结构示意图；

图5是图4所示随机延时单元中关键信号的波形示意图；其中，V₁为电平移位器输出编程脉冲电压，V₂为电阻R_r上的电压；

图6是V-I转换单元的内部结构示意图；其中，I₀为流过电阻R₀的电流，I₁为电容C_c处于充电状态时，从PMOS管M_{p1_}的漏极流出至电容C_c的充电电流；I₂为电容C_c处于放电状态时，从电容C_c流进NMOS管M_{n1_}的漏极的放电电流；

图7是Ag:SiO₂扩散忆阻器的结构示意图；

图8是扩散忆阻器随机延时时间的数值分布图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。

需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。

参见图1说明本实施方式，本实施方式所述的一种基于扩散忆阻器的随机频率三角波发生器，包括随机延时单元、控制逻辑单元、V-I转换单元、RS触发器、比较器U₁、比较器U₂、恒流源I_a、恒流源I_b、电容Ca、电容C_b、电容C_c、NMOS管M_na、NMOS管M_nb、NMOS管M_ca、NMOS管M_cb、PMOS管M_pa和PMOS管M_pb；其中，恒流源I_a和恒流源I_b输出的电流相同，Ca＝C_b；

随机延时单元采用扩散忆阻器实现，用于对控制逻辑单元输出的脉冲信号V_P0进行处理，获得脉冲信号V_P1，并将脉冲信号V_P1输入至控制逻辑单元；其中，脉冲信号V_P1与脉冲信号V_P0的周期相等，且脉冲信号V_P1与脉冲信号V_P0的上升沿时刻一致，脉冲信号V_P0高电平持续时间t_p为固定值，脉冲信号V_P1的高电平持续时间t_d为随机值，且t_d＜t_p；

扩散忆阻器的随机延时时间等于t_d；

控制逻辑单元还用于接收RS触发器输出端输出的信号Q；还用于生成6路控制信号，分别为控制信号V_pa、控制信号V_na、控制信号V_pb、控制信号V_nb、控制信号V_ca和控制信号V_cb，且该6路控制信号分别发送至PMOS管M_pa、NMOS管M_na、PMOS管M_pb、NMOS管M_nb、NMOS管M_ca和NMOS管M_cb的栅极；

PMOS管M_pa的源极与电源V_DD连接，PMOS管M_pa的漏极与恒流源I_a的正极连接，恒流源I_a的负极与电容C_a的一端、NMOS管M_na的漏极和NMOS管M_ca的漏极同时连接，NMOS管M_na的源极和电容C_a的另一端同时接电源地；

PMOS管M_pb的源极与电源V_DD连接，PMOS管M_pb的漏极与恒流源I_b的正极连接，恒流源I_b的负极与电容C_b的一端、NMOS管M_nb的漏极和NMOS管M_cb的漏极同时连接，NMOS管M_nb的源极与C_b的另一端同时接电源地；

NMOS管M_ca的源极与NMOS管M_cb的源极和V-I转换单元的电压输入端同时连接；

V-I转换单元的电压输入端的节点电压为V_c，V-I转换单元用于将接收的电压转化为电流，V-I转换单元的电流输入输出端与电容C_c的一端、比较器U₁的负输入端和比较器U₂的正输入端同时连接，且连接点的电压信号V_Cap作为三角载波发生器生成的随机频率三角载波信号，且电压信号V_Cap为等幅值的随机频率等腰三角波信号；

电容C_c的另一端接电源地；

V-I转换单元的两个控制信号输入端均与RS触发器的输出端连接；

比较器U₁的正输入端用于接收恒定参考电压V_L，比较器U₁的输出端与RS触发器的复位信号输入端连接；

比较器U₂的负输入端用于接收恒定参考电压V_H，比较器U₂的输出端与RS触发器的置位信号输入端连接；

V_L和V_H分别作为比较器U₁和U₂的比较阈值，且V_H>V_L>0。

具体应用时，(1)当V_pa和V_na为低电平时，M_pa导通、M_na截止，恒流源I_a将电容C_a充电至V_a；当V_pb和V_nb为低电平时，M_pb导通、M_nb截止，恒流源I_b将电容C_b充电至V_b；电容C_a和C_b充电的时长均为t_d，即V_P1的高电平持续时间，也就是扩散忆阻器的随机延时时间。因此，电路参数满足C_a＝C_b＝C，I_a＝I_b＝I。因为C比较大而I相对比较小，所以在充电过程中，电容C_a和C_b上的电压近似为线性变化，又因为电容充电之前将被放电至0电位，因此，充电结束后V_a或V_b的值为t_dI/C，这样随机延时时间就以电压的形式存储在电容上。

(2)当V_pa为高电平、而V_na为低电平时，M_pa和M_na都截止，电容C_a上的电压处于保持状态；当V_pb为高电平、而V_nb为低电平时，M_pb和M_nb都截止，电容C_b上的电压处于保持状态；因为C_a和C_b的电容比较大，而漏电流较小，C_a和C_b上的电压在短暂的保持期间内可认为不变。

(3)当V_pa和V_na均为高电平时，M_pa截止、M_na导通，电容C_a放电至近似0电位；当V_pb和V_nb的栅极电位均为高电平时，M_pb截止、M_nb导通，电容C_b放电至近似0电位；M_na和M_nb的导通电阻很小，可以流过较大的电流，电容的放电过程极快，时间可忽略。

在一个工作周期中，C_a或C_b依次经历放电、充电和保持；当C_a充电时，C_b处于保持状态；当C_b保持阶段结束后被放电至0电位，之后C_b开始充电，此时C_a已充电完成处于保持状态；当C_a保持阶段结束后被放电至0电位，之后C_a又开始充电；如此周而复始。

V_a和V_b分别通过M_ca和M_cb接到V-I转换单元的电压输入端，当V_ca为高电平时，M_ca导通，并工作在深线性区，V_c≈V_a；当V_cb为高电平时，M_cb导通，并工作在深线性区，V_c≈V_b；同一时间，只有M_ca和M_cb二者之一导通。

通过给电容C_c进行周期性的充放电形成三角波信号，充放电电流由V-I转换单元提供，且与V_c成正比，V_c近似等于V_a或V_b，而V_a或V_b的值为t_dI/C，因此，给电容C_c进行充放电的电流是随机的，所形成的三角波的周期以及频率也是随机的。

扩散忆阻器有两个特征：1.该器件在一定的电压脉冲作用下由高阻态切换到低阻态，且需要历经一个随机延时时间；2.在去掉电压脉冲后，该器件将由低阻态自行恢复为高阻态，即易失性。

扩散忆阻器非常适合应用在随机脉宽调制技术当中，随机延时的分布范围可以调节到所需的工作频率范围，且在低频范围内分布范围更宽，随机性更好，而随机脉宽调制技术主要应用在低频范围；易失性使得扩散忆阻器不需要擦除电路，降低了电路设计的复杂度；另一方面，扩散忆阻器与CMOS器件集成的难度更低。

本实施方式所述三角载波发生器，能够产生频率随机变化的等幅等腰三角波，其周期是变化的，首先将扩散忆阻器的随机延时时间转化为随机的电压数值，再通过V-I转换单元将该电压值变换成随机的电流值，利用该电流值对电容充放电，再通过比较器U₁和比较器U₂来限定电压信号V_Cap的幅值，从而获得周期随机变化的等幅三角波。因此，本发明利用扩散忆阻器结合外围电路对生成的三角载波信号的频率和幅值进行控制，获得等幅值的随机频率等腰三角波信号，整体电路结构和设计难度均大大降低。

进一步的，具体参见图2，控制逻辑单元包括非门Y₁、非门Y₂、非门Y₃、非门Y₄、D触发器、NMOS管M_a、或非门F₁、数据选择器Mux₁至Mux₄和预置数计数器；其中，数据选择器Mux₁至Mux₄均为二选一数据选择器；

非门Y₁的输入端与非门Y₂的输入端和或非门F₁的一个输入端连接后，作为控制逻辑单元接收信号Q的输入端；

非门Y₁的输出端与D触发器的时钟信号输入端连接；D触发器的输入端D与其输出端

连接后，作为控制逻辑单元输出控制信号V_cb的输出端；D触发器的输出端Q作为控制逻辑单元输出控制信号V_ca的输出端；

非门Y₂的输出端与NMOS管M_a的栅极和或非门F₁的另一个输入端同时连接，NMOS管M_a的源极和其漏极接电源地；

或非门F₁的输出端与数据选择器Mux₁的0输入端、数据选择器Mux₂的1输入端和非门Y₃的输入端同时连接，数据选择器Mux₁的1输入端接电源地，数据选择器Mux₁的控制端、数据选择器Mux₂的控制端和D触发器的输出端

同时连接；数据选择器Mux₂的0输入端接电源地；

数据选择器Mux₁的输出端作为控制逻辑单元输出控制信号V_nb的输出端；

数据选择器Mux₂的输出端作为控制逻辑单元输出控制信号V_na的输出端；

非门Y₃的输出端与预置数计数器的复位端连接，预置数计数器的时钟信号输入端用于接收时钟信号Clk，预置数计数器的输出端作为控制逻辑单元输出脉冲信号V_P0的输出端；

非门Y₄的输入端作为控制逻辑单元接收脉冲信号V_P1的输入端；

非门Y₄的输出端与数据选择器Mux₃的0输入端和数据选择器Mux₄的1输入端同时连接，数据选择器Mux₃的1输入端和数据选择器Mux₄的0输入端均连接电源V_DD，数据选择器Mux₃的控制端与数据选择器Mux₄的控制端和D触发器的输出端

同时连接；

数据选择器Mux₃的输出端作为控制逻辑单元输出控制信号V_pb的输出端；

数据选择器Mux₄的输出端作为控制逻辑单元输出控制信号V_pa的输出端。

本优选实施方式中，RS触发器的输出端输出的信号Q经过非门Y₁连接到D触发器的时钟信号输入端，D触发器的输入端D与其输出端

连接，从而构成分频器，V_cb是RS触发器输出信号的二分频，V_ca与V_cb的周期相同，逻辑电平相反。

或非门F₁的一个输入端接入RS触发器的输出端输出的信号Q，RS触发器的输出端输出的信号Q通过非门Y₂接入或非门F₁的另一个输入端，由于M_a的栅极寄生电容的作用使得信号Q的下降沿导致或非门F₁输出一个短暂的高脉冲。

当V_cb为低电平时，选择或非门F₁的输出作为数据选择器Mux₁的输出，数据选择器Mux₂的输出为低电平；当V_cb为高电平时，选择或非门F₁的输出作为数据选择器Mux₂的输出，数据选择器Mux₁的输出为低电平；当V_cb为低电平时，选择或非门F₁的输出作为数据选择器Mux₁的输出，数据选择器Mux₂的输出为低电平；或非门F₁的输出经过非门Y₃后，作为预置数计数器的复位信号，预置数计数器低电平复位，它的时钟信号为Clk；当或非门F₁输出高脉冲时，预置数计数器复位；复位结束后开始对时钟信号计数，并将预置数计数器的输出V_P0由低电平变高电平；当计数到预设的数值后，预置数计数器的输出V_P0由高电平变低电平，信号V_P0的高电平持续的时间t_p是固定的，等于预设数值与时钟信号Clk周期的乘积。

随机延时脉冲信号V_p1经过非门Y₄连接到二选一数据选择器Mux₃的0输入端，以及二选一数据选择器Mux₄的1输入端；Mux₃的1输入端和Mux₄的0输入端接电源V_DD。Mux₃和Mux₄的控制端接V_cb，Mux₃和Mux₄的输出端输出的信号分别为V_pb和V_pa。当V_cb为低电平时，选择非门Y₄的输出作为Mux₃的输出，而Mux₄的输出为V_DD；当V_cb为高电平时，选择非门Y₄的输出作为Mux₄的输出，而Mux₃的输出为V_DD。

进一步的，具体参见图4，随机延时单元包括电平移位器、扩散忆阻器R_M、电阻R_r、比较器U₃和与门X1；

电平移位器的输入端作为随机延时单元的输入端接收脉冲信号V_P0，且其输入端与与门X1的一个输入端连接；

电平移位器，用于对接收的脉冲信号V_P0的高电平幅值进行降低，并将获得的编程脉冲信号V₁输出至扩散忆阻器R_M的一端，扩散忆阻器R_M的另一端与电阻R_r的一端和比较器U₃的负输入端同时连接；电阻R_r的另一端接电源地；

比较器U₃的正输入端用于接收参考电压V_ref，比较器U₃的输出端与与门X1的另一个输入端连接；

与门X1的输出端作为随机延时单元的输出端输出脉冲信号V_P1。

本优选实施方式中，给出了随机延时单元的电路结构，具体参见图4，电路参数的选取可参考如下：脉冲信号V_P0的频率为1kHz，脉冲宽度为300μs，经电平移位器将高电平幅值降低得到编程脉冲电压V₁，V₁幅度为0.5V(高电平为0.5V，低电平为0V)，V_ref＝0.15V，R_r＝120kΩ，在此条件下得到该电路输出波形示意图如图5所示。

结合图5对随机延时单元的工作原理分析如下，在编程脉冲电压V₁的高电平作用下，经过一定的时间，扩散忆阻器R_M由最初的高阻态转变为低阻态，这样V₁经过R_M和R_r的分压值V₂也在某时刻增加至高于比较器U₃的参考电压V_ref，此刻比较器U₃的输出电压V₃就由高电平切换为低电平。由于扩散忆阻器R_M发生阻变现象的随机性，电压V₂增加至高于V_ref之前需要经历一定的随机延时时间t_d，因此，比较器U₃的输出电压V₃的高电平持续时间为t_d；V_P0和V₃经过与运算后的输出V_P1，易知其高电平持续时间为t_d，参见图5。

具体应用时，扩散忆阻器R_M可选用Ag:SiO₂扩散忆阻器实现，具体参见图7，用Ag:SiO₂扩散忆阻器由Pt/Ag/Ag:SiO₂/Pt的叠层结构组成，最底部为15nm厚的Pt底部电极，在其上为10nm的Ag:SiO2覆盖层和5nm Ag的金属储层，最顶部为20nm Pt/30nm Au淀积层，30nmAu层用于改善焊盘的电接触特性，5nm Ag储层用于供给足够多的Ag原子。根据Ag:SiO₂层中是否存在由Ag纳米颗粒形成的导电通道，忆阻器可以在低阻态和高阻态之间切换，因此Ag:SiO₂层可以被称为阻变层。此外该忆阻器的电阻状态是易失的，在一定的电压脉冲作用下，经过随机延时时间之后，该器件由高阻态切换到低阻态，并在去除施加的电压脉冲后自行恢复到高电阻态，这一点与通常的非易失性忆阻器件不同。电阻状态的切换是由于Ag纳米颗粒从Ag储层中分离出来，并在Ag:SiO₂层中内形成导电通道，这种Ag纳米颗粒的扩散过程是一个随机过程，因此这种扩散忆阻器的阻态切换具有随机性，可以用随机延时时间t_d定量的表征这种随机性。

随机延时时间t_d的分布情况与输入编程脉冲电压即V₁的幅度有关，可据此调整t_d的分布范围，使得t_d≤t_p得到满足。图8中给出了在V₁的幅度取不同值的条件下(0.4至0.9V)下测得的t_d的统计数据分布，可见，编程脉冲电压幅度越高，平均延时时间越短，分布范围越窄。

进一步的，具体参见图6，V-I转换单元包括运算放大器U₀、电阻R₀、NMOS管M_n0至M_n2、NMOS管M_{n1_}、NMOS管M_{n2_}、PMOS管M_P0至M_P2以及PMOS管M_{P0_}至M_{P2_}；

运算放大器U₀的同相输入端作为V-I转换单元的电压输入端，运算放大器U₀的负输入端与NMOS管M_n0的源极和电阻R₀的一端同时连接，电阻R₀的另一端接电源地，运算放大器U₀的正电源输入端连接电源V_DD，运算放大器U₀的负电源输入端接入电源地，运算放大器U₀的输出端与NMOS管M_n0的栅极连接；

PMOS管M_P0至M_P2的源极均与电源V_DD连接；

PMOS管M_P0的栅极接电源地，PMOS管M_P0的漏极与PMOS管M_{P0_}的源极连接，PMOS管M_{P0_}的漏极与PMOS管M_{P0_}的栅极、PMOS管M_{P1_}的栅极和PMOS管M_{P2_}的栅极和NMOS管M_n0的漏极同时连接；

PMOS管M_P1的栅极作为V-I转换单元的一个控制信号输入端；

PMOS管M_P1的漏极与PMOS管M_{P1_}的源极连接，PMOS管M_{P1_}的漏极与NMOS管M_{n1_}的漏极连接后，作为V-I转换单元的电流输入输出端，NMOS管M_{n1_}的源极与NMOS管M_n1的漏极连接，NMOS管M_n1的源极接电源地；

NMOS管M_n1的栅极作为V-I转换单元的另一个控制信号输入端；

PMOS管M_P2的栅极接电源地，PMOS管M_P2的漏极与PMOS管M_{P2_}的源极连接，PMOS管M_{P2_}的漏极与NMOS管M_{n2_}的漏极、NMOS管M_{n1_}的栅极和NMOS管M_{n2_}的栅极同时连接，NMOS管M_{n2_}的源极与NMOS管M_n2的漏极连接，NMOS管M_n2的源极接电源地，NMOS管M_n2的栅极连接电源V_DD。

如图6给出了V-I转换单元的具体结构；根据运放的虚短特性，R₀上的电压为V_c，R₀上的电流为I₀＝V_c/R₀，M_n0起到电流调节的作用，用来补偿I₀的变化，使之稳定在V_c/R₀。M_n0、M_{p0_}、M_{p2_}、M_{n2_}始终导通并工作在饱和区；M_p0、M_p2、M_n2始终导通并工作在深线性区，相当于打开的开关，它们对电路的影响可以近似忽略，因此M_{p0_}和M_{p2_}构成1:1的电流镜结构，有I₀＝I₃；如果Q为低电平，M_p1导通并工作在深线性区，M_{p1_}导通并工作在饱和区，则在此条件下有I₀＝I₃＝I₁，电流I₁由M_{p1_}的漏极流出并进入C_c；如果Q为低电平，M_n1和M_{n1_}均截止，I₂的支路相当于断路，即I₂＝0如果Q为高电平，M_p1和M_{p1_}均截止，I₁的支路相当于断路，即I₁＝0；如果Q为高电平，M_n1导通并工作在深线性区，M_{n1_}导通并工作在饱和区，M_n1和M_n2对电路的影响可以近似忽略，因此M_{n2_}和M_{n1_}构成1:1的电流镜结构，则在此条件下有I₀＝I₃＝I₂，电流I₂由C_c流出并进入M_{n1_}的漏极，总结：Q为高电平，I₂＝I₀，I₁＝0，电容C_c通过I₂给它放电，由于I₁的支路断路，因此电容C_c的充电电流为0；Q为低电平，I₁＝I₀，I₂＝0，I₁将流进电容C_c给它充电，由于I₂的支路断路，因此电容C_c的放电电流为0。应用时，在一个充放电周期中，当RS触发器输出的信号Q为低电平时，M_p1导通、而M_n1截止，电容C_c通过M_p1_的漏极电流充电；当充电至V_Cap大于比较器U₂的比较阈值V_H时，比较器U₂输出高电平使RS触发器置位，Q变为高电平使M_p1截止、M_n1导通，电容C_c通过M_n1_的漏极电流放电；当放电至V_Cap小于比较器U₁的比较阈值V_L时，比较器U₁输出高电平使RS触发器复位，Q再次变为低电平，电容又开始充电；如此周而复始。

由于当I₁或I₂不为0时，它们都等于I₀＝V_c/R₀，其中V_c≈t_dI/C，因此，电容C_c的充放电电流是相等。因为C_c比较大，而电流I₀比较小，所以在充放电过程中，电压V_Cap近似为线性变化。综上，充电时，V_Cap由V_L线性增至V_H，放电时再由V_H线性降至V_L，充放电时间相等，故通过阈值V_H和V_L限制V_Cap的幅值，因此，电压V_Cap为一个等幅等腰三角波信号，周期为2C_cC(V_H- V_L)R₀/(t_dI)，其中，C＝C_a＝C_b，I＝I_a＝I_b，由于t_d是一个随机量，因此，三角波的周期以及频率就是随机的。

图3中还给出了三角波生成过程中关键信号的波形，对关键信号波形分析如下：

电压信号V_Cap为一个等幅等腰三角波信号，且周期是变化的。

当V_Cap放电至小于V_L，RS触发器输出的信号Q的电平由高变低；

当V_Cap充电至大于V_H，RS触发器输出的信号Q的电平由低变高；

控制信号V_cb是RS触发器输出的信号Q的二分频，控制信号V_ca是与V_cb周期相等，逻辑电平相反。

信号Q的下降沿将导致或非门F₁输出一个短暂的高脉冲。如图3所示，在信号Q的第一个下降沿处，由于V_cb变为低电平，因此Mux₁的0输入端即或非门F₁输出的窄脉冲出现在V_nb上，电容C_b利用这个窄脉冲通过M_nb放电至0电压，而数据选择器Mux₂的输出V_na为低电平，电容C_a的电压保持不变；在信号Q的第二个下降沿处，由于V_cb变为高电平，因此，数据选择器Mux₂的1输入端，即或非门F₁输出的窄脉冲出现在V_na上，电容C_a利用这个窄脉冲通过M_na放电至0电压，而数据选择器Mux₁的输出V_nb为低电平，电容C_b的电压保持不变。或非门F₁输出的窄脉冲经过非门Y₃后使预置数计数器复位，复位完成后，预置数计数器输出由低变高，并持续一段固定时长的高电平。

随机延时单元在接收到V_P0后输出一个脉冲信号V_P1，V_P1与V_P0的上升沿时刻同步，但其V_P1高电平持续时间t_d是随机的，且满足t_d≤t_p。如图3所示，当V_nb上的窄脉冲结束后，由于V_cb变为低电平，因此，数据选择器Mux₃的0输入端，即脉冲信号V_P1经过非门Y₄的信号出现在V_pb上，在V_pb的低电平持续期间M_pb导通，且此时M_nb截止，放电完毕的电容C_b开始利用电流源I_b充电，充电时长为t_d，而在此期间数据选择器Mux₄输出的控制信号V_pa为高电平，电容C_a的电压仍然保持不变。同理，信号Q的第二个下降沿使V_na上出现一个窄脉冲，当V_na上的窄脉冲结束后，由于控制信号V_cb变为高电平，因此数据选择器Mux₄的1输入端，即脉冲信号V_P1经过非门Y₄的信号出现在V_pa上，在V_pa的低电平持续期间M_pa导通，且此时M_na截止，放电完毕的电容C_a开始利用电流源I_a充电，充电时长为t_d，而在此期间数据选择器Mux₃输出的控制信号V_pb为高电平，电容C_b的电压仍然保持不变。

在信号Q的第一个下降沿处，控制信号V_pb初始为高电平，控制信号V_nb上出现短暂的高电平窄脉冲，C_b被放电至0电位，放电完成后，控制信号V_nb上的窄脉冲消失，控制信号V_pb上出现t_d时长的低电平，在此期间C_b充电，充电结束后的电压V_b与t_d一样是随机的，充电完成后V_b保持不变，并作为图3中第二个三角波生成过程中V-I转换单元的输入，产生电容C_c随机的充放电电流。在图3中第一个三角波生成过程中，C_a上的电压V_a保持不变，其作为V-I转换单元的输入，产生随机的充放电电流。

在信号Q的第二个下降沿处，控制信号V_pa初始为高电平，控制信号V_na上出现短暂的高电平窄脉冲，C_a被放电至0电位，放电完成后，控制信号V_na上的窄脉冲消失，控制信号V_pa上出现t_d时长的低电平，在此期间C_a充电，充电结束后的电压V_a与t_d一样是随机的充电完成后V_a保持不变，并作为之后三角波生成过程中V-I转换单元的输入，产生电容C_c随机的充放电电流。在图3中第二个的三角波生成过程中，C_b上的电压V_b保持不变，其作为V-I转换单元的输入，产生随机的充放电电流。

虽然在本文中参照了特定的实施方式来描述本发明，但是应该理解的是，这些实施例仅仅是本发明的原理和应用的示例。因此应该理解的是，可以对示例性的实施例进行许多修改，并且可以设计出其他的布置，只要不偏离所附权利要求所限定的本发明的精神和范围。应该理解的是，可以通过不同于原始权利要求所描述的方式来结合不同的从属权利要求和本文中所述的特征。还可以理解的是，结合单独实施例所描述的特征可以使用在其他所述实施例中。

Claims (4)

1.一种基于扩散忆阻器的随机频率三角波发生器，其特征在于，包括随机延时单元、控制逻辑单元、V-I转换单元、RS触发器、比较器U₁、比较器U₂、恒流源I_a、恒流源I_b、电容Ca、电容C_b、电容C_c、NMOS管M_na、NMOS管M_nb、NMOS管M_ca、NMOS管M_cb、PMOS管M_pa和PMOS管M_pb；其中，恒流源I_a和恒流源I_b输出的电流相同，Ca＝C_b；

随机延时单元采用扩散忆阻器实现，用于对控制逻辑单元输出的脉冲信号V_P0进行处理，获得脉冲信号V_P1，并将脉冲信号V_P1输入至控制逻辑单元；其中，脉冲信号V_P1与脉冲信号V_P0的周期相等，且脉冲信号V_P1与脉冲信号V_P0的上升沿时刻一致，脉冲信号V_P0高电平持续时间t_p为固定值，脉冲信号V_P1的高电平持续时间t_d为随机值，且t_d＜t_p；

扩散忆阻器的随机延时时间等于t_d；

控制逻辑单元还用于接收RS触发器输出端输出的信号Q；还用于生成6路控制信号，分别为控制信号V_pa、控制信号V_na、控制信号V_pb、控制信号V_nb、控制信号V_ca和控制信号V_cb，且该6路控制信号分别发送至PMOS管M_pa、NMOS管M_na、PMOS管M_pb、NMOS管M_nb、NMOS管M_ca和NMOS管M_cb的栅极；

PMOS管M_pa的源极与电源V_DD连接，PMOS管M_pa的漏极与恒流源I_a的正极连接，恒流源I_a的负极与电容C_a的一端、NMOS管M_na的漏极和NMOS管M_ca的漏极同时连接，NMOS管M_na的源极和电容C_a的另一端同时接电源地；

PMOS管M_pb的源极与电源V_DD连接，PMOS管M_pb的漏极与恒流源I_b的正极连接，恒流源I_b的负极与电容C_b的一端、NMOS管M_nb的漏极和NMOS管M_cb的漏极同时连接，NMOS管M_nb的源极与C_b的另一端同时接电源地；

NMOS管M_ca的源极与NMOS管M_cb的源极和V-I转换单元的电压输入端同时连接；

V-I转换单元的电压输入端的节点电压为V_c，V-I转换单元用于将接收的电压转化为电流，V-I转换单元的电流输入输出端与电容C_c的一端、比较器U₁的负输入端和比较器U₂的正输入端同时连接，且连接点的电压信号V_Cap作为三角载波发生器生成的随机频率三角载波信号，且电压信号V_Cap为等幅值的随机频率等腰三角波信号；

电容C_c的另一端接电源地；

V-I转换单元的两个控制信号输入端均与RS触发器的输出端连接；

比较器U₁的正输入端用于接收恒定参考电压V_L，比较器U₁的输出端与RS触发器的复位信号输入端连接；

比较器U₂的负输入端用于接收恒定参考电压V_H，比较器U₂的输出端与RS触发器的置位信号输入端连接；

V_L和V_H分别作为比较器U₁和U₂的比较阈值，且V_H>V_L>0。

2.根据权利要求1所述的一种基于扩散忆阻器的随机频率三角波发生器，其特征在于，控制逻辑单元包括非门Y₁、非门Y₂、非门Y₃、非门Y₄、D触发器、NMOS管M_a、或非门F₁、数据选择器Mux₁至Mux₄和预置数计数器；其中，数据选择器Mux₁至Mux₄均为二选一数据选择器；

非门Y₁的输入端与非门Y₂的输入端和或非门F₁的一个输入端连接后，作为控制逻辑单元接收信号Q的输入端；

非门Y₁的输出端与D触发器的时钟信号输入端连接；D触发器的输入端D与其输出端

连接后，作为控制逻辑单元输出控制信号V_cb的输出端；D触发器的输出端Q作为控制逻辑单元输出控制信号V_ca的输出端；

非门Y₂的输出端与NMOS管M_a的栅极和或非门F₁的另一个输入端同时连接，NMOS管M_a的源极和其漏极接电源地；

或非门F₁的输出端与数据选择器Mux₁的0输入端、数据选择器Mux₂的1输入端和非门Y₃的输入端同时连接，数据选择器Mux₁的1输入端接电源地，数据选择器Mux₁的控制端、数据选择器Mux₂的控制端和D触发器的输出端

同时连接；数据选择器Mux₂的0输入端接电源地；

数据选择器Mux₁的输出端作为控制逻辑单元输出控制信号V_nb的输出端；

数据选择器Mux₂的输出端作为控制逻辑单元输出控制信号V_na的输出端；

非门Y₃的输出端与预置数计数器的复位端连接，预置数计数器的时钟信号输入端用于接收时钟信号Clk，预置数计数器的输出端作为控制逻辑单元输出脉冲信号V_P0的输出端；

非门Y₄的输入端作为控制逻辑单元接收脉冲信号V_P1的输入端；

非门Y₄的输出端与数据选择器Mux₃的0输入端和数据选择器Mux₄的1输入端同时连接，数据选择器Mux₃的1输入端和数据选择器Mux₄的0输入端均连接电源V_DD，数据选择器Mux₃的控制端与数据选择器Mux₄的控制端和D触发器的输出端

同时连接；

数据选择器Mux₃的输出端作为控制逻辑单元输出控制信号V_pb的输出端；

数据选择器Mux₄的输出端作为控制逻辑单元输出控制信号V_pa的输出端。

3.根据权利要求1或2所述的一种基于扩散忆阻器的随机频率三角波发生器，其特征在于，随机延时单元包括电平移位器、扩散忆阻器R_M、电阻R_r、比较器U₃和与门X1；

电平移位器的输入端作为随机延时单元的输入端接收脉冲信号V_P0，且其输入端与与门X1的一个输入端连接；

电平移位器，用于对接收的脉冲信号V_P0的高电平幅值进行降低，并将获得的编程脉冲信号V₁输出至扩散忆阻器R_M的一端，扩散忆阻器R_M的另一端与电阻R_r的一端和比较器U₃的负输入端同时连接；电阻R_r的另一端接电源地；

比较器U₃的正输入端用于接收参考电压V_ref，比较器U₃的输出端与与门X1的另一个输入端连接；

与门X1的输出端作为随机延时单元的输出端输出脉冲信号V_P1。

4.根据权利要求1所述的一种基于扩散忆阻器的随机频率三角波发生器，其特征在于，V-I转换单元包括运算放大器U₀、电阻R₀、NMOS管M_n0至M_n2、NMOS管M_{n1_}、NMOS管M_{n2_}、PMOS管M_P0至M_P2以及PMOS管M_{P0_}至M_{P2_}；

运算放大器U₀的同相输入端作为V-I转换单元的电压输入端，运算放大器U₀的负输入端与NMOS管M_n0的源极和电阻R₀的一端同时连接，电阻R₀的另一端接电源地，运算放大器U₀的正电源输入端连接电源V_DD，运算放大器U₀的负电源输入端接入电源地，运算放大器U₀的输出端与NMOS管M_n0的栅极连接；

PMOS管M_P0至M_P2的源极均与电源V_DD连接；

PMOS管M_P0的栅极接电源地，PMOS管M_P0的漏极与PMOS管M_{P0_}的源极连接，PMOS管M_{P0_}的漏极与PMOS管M_{P0_}的栅极、PMOS管M_{P1_}的栅极和PMOS管M_{P2_}的栅极和NMOS管M_n0的漏极同时连接；

PMOS管M_P1的栅极作为V-I转换单元的一个控制信号输入端；

PMOS管M_P1的漏极与PMOS管M_{P1_}的源极连接，PMOS管M_{P1_}的漏极与NMOS管M_{n1_}的漏极连接后，作为V-I转换单元的电流输入输出端，NMOS管M_{n1_}的源极与NMOS管M_n1的漏极连接，NMOS管M_n1的源极接电源地；

NMOS管M_n1的栅极作为V-I转换单元的另一个控制信号输入端；

PMOS管M_P2的栅极接电源地，PMOS管M_P2的漏极与PMOS管M_{P2_}的源极连接，PMOS管M_{P2_}的漏极与NMOS管M_{n2_}的漏极、NMOS管M_{n1_}的栅极和NMOS管M_{n2_}的栅极同时连接，NMOS管M_{n2_}的源极与NMOS管M_n2的漏极连接，NMOS管M_n2的源极接电源地，NMOS管M_n2的栅极连接电源V_DD。

Images