CN111669154B - 一种用于随机脉宽调制的三角载波发生器 - Google Patents

一种用于随机脉宽调制的三角载波发生器 Download PDF

Info

Publication number
CN111669154B
CN111669154B CN202010491004.XA CN202010491004A CN111669154B CN 111669154 B CN111669154 B CN 111669154B CN 202010491004 A CN202010491004 A CN 202010491004A CN 111669154 B CN111669154 B CN 111669154B
Authority
CN
China
Prior art keywords
gate
random
signal
comparator
input end
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010491004.XA
Other languages
English (en)
Other versions
CN111669154A (zh
Inventor
梁涛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
North University of China
Original Assignee
North University of China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by North University of China filed Critical North University of China
Priority to CN202010491004.XA priority Critical patent/CN111669154B/zh
Publication of CN111669154A publication Critical patent/CN111669154A/zh
Application granted granted Critical
Publication of CN111669154B publication Critical patent/CN111669154B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K4/00—Generating pulses having essentially a finite slope or stepped portions
    • H03K4/06—Generating pulses having essentially a finite slope or stepped portions having triangular shape
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H03K5/04—Shaping pulses by increasing duration; by decreasing duration
    • H03K5/05—Shaping pulses by increasing duration; by decreasing duration by the use of clock signals or other time reference signals
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Pulse Circuits (AREA)

Abstract

一种用于随机脉宽调制的三角载波发生器，属于集成电路技术领域。本发明为解决现有的随机频率三角载波发生器，由于其使用随机数发生器，导致电路复杂和设计难度大的问题。本发明包括控制逻辑单元、随机延时单元、脉冲计数器、N位寄存器、与门Y1、电容C0至电容CN、NMOS管M0至MN、恒流源I1、恒流源I2、比较器U1、比较器U2和RS触发器；利用随机延时单元的随机延时时间作为三角波随机频率的数值来源，省去了复杂的随机数发生器数字电路，降低了电路的规模以及功耗，进一步，通过利用随机延时的计数结果控制恒流充放电电容的大小，再利用比较器U1和比较器U2来限定电压信号VCap的幅值大小，从而获得周期随机变化的等幅三角波。本发明主要应用在随机PWM技术中。

Description

一种用于随机脉宽调制的三角载波发生器
技术领域
本发明属于集成电路技术领域。
背景技术
在开关电源和电机驱动等功率控制与变换类集成电路当中，脉冲宽度调制(PulseWidth Modulation)技术的应用十分关键。常规的PWM控制信号由固定频率的三角载波或者锯齿载波信号与误差信号的比较而生成，然后利用它来控制开关器件在固定周期内的导通时间来实现对负载变化的及时响应。研究表明，常规的PWM技术因其在开关频率及开关频率的整数倍附近存在较大的谐波分量，会给系统带来诸多不利影响，例如引起了极大的电磁噪声干扰，导致电压和电流波形的畸变，甚至导致后级设备的不能正常运行。
对于载波频率必须限制在较低频率的场合，采用随机PWM技术可以较好的解决常规PWM技术带来的电磁干扰等问题。随机PWM技术在保证占空比不变的前提下通过随机的改变载波频率，驱散集中分布在开关频率及其倍频处的谐波频谱的能量，从而使电磁噪声近似成为限带白噪声，以固定开关频率为特征的有色噪声强度被大大削弱。
为达到开关频率随机化的目的，首要的是生成一个频率可随机改变的载波信号，由于三角波相对于锯齿波其控制精度更高且可以实现双边调制的功能，因此随机频率三角载波更加具有研究价值。这种三角载波在每个周期内都要求是等幅等腰三角波，但其周期是随机变化的。目前对于随机频率三角载波发生器的研制绝大多数需要用到随机数发生器，用来提供随机变化的频率数值，这会增加电路的复杂度和设计难度。因此，以上问题亟需解决。
发明内容
本发明目的是为了解决现有的随机频率三角载波发生器，由于其使用随机数发生器，导致电路复杂和设计难度大的问题，提供了一种用于随机脉宽调制的三角载波发生器。
一种用于随机脉宽调制的三角载波发生器，包括控制逻辑单元、随机延时单元、脉冲计数器、N位寄存器、与门Y1、电容C0至电容CN、NMOS管M0至MN、恒流源I1、恒流源I2、比较器U1、比较器U2和RS触发器；
电容C0至电容CN构成电容阵列；
控制逻辑单元用于接收RS触发器输出的信号Q；还用于接收外部时钟信号Clk；还用于接收随机延时单元输出的脉冲信号VP1；还用于生成脉冲信号VP0并发送至随机延时单元；还用于生成时钟信号ClkL并发送至N位寄存器；还用于生成复位信号Rst对脉冲计数器进行复位；
随机延时单元采用扩散忆阻器实现，用于对接收的脉冲信号VP0进行处理，获得脉冲信号VP1，并将脉冲信号VP1同时输入至控制逻辑单元和与门Y1的一个输入端；其中，脉冲信号VP1与脉冲信号VP0的周期相等，且脉冲信号VP1与脉冲信号VP0的上升沿时刻一致，脉冲信号VP0高电平持续时间tp为固定值，脉冲信号VP1的高电平持续时间td为随机值，且td＜tp；
扩散忆阻器的随机延时时间等于td；
与门Y1的另一个输入端用于接收外部时钟信号Clk，与门Y1根据接收的外部时钟信号Clk和脉冲信号VP1进行与操作后，生成时钟信号ClkP并发送至脉冲计数器；
脉冲计数器，用于对时钟信号ClkP中的脉冲个数进行计数，并将计数结果发送至N位寄存器，所述计数结果为N位二进制数，且其由低位至高为分别为d1至dN；
N位寄存器对接收的N位二进制数的计数状态进行锁存，并将N位二进制数的每位二进制数由低位到高位所对应的电平分别发送至NMOS管M1至MN的栅极；
NMOS管M1至MN的源极、电容C0的一端和恒流源I2的负极同时接电源地；
NMOS管M1至MN的漏极分别与电容C1至CN的一端连接，电容C0至电容CN的另一端、NMOS管M0的漏极、恒流源I1的负极、比较器U1的负输入端和比较器U2的正输入端同时连接，并且连接点的电压信号VCap作为三角载波发生器生成的随机频率三角载波信号，且电压信号VCap为等幅值的随机频率等腰三角波信号；恒流源I1的正极与外部电源连接；
NMOS管M0的源极与恒流源I2的正极连接，NMOS管M0的栅极与RS触发器的输出端连接，且RS触发器的输出端输出信号Q；
比较器U1的正输入端用于接收恒定参考电压VL，比较器U1的输出端与RS触发器的复位信号输入端连接；
比较器U2的负输入端用于接收恒定参考电压VH，比较器U2的输出端与RS触发器的置位信号输入端连接；
VL和VH分别作为比较器U1和U2的比较阈值，且VH>VL>0。
优选的是，随机延时单元包括电平移位器、扩散忆阻器RM、电阻Rr、比较器U3和与门Y2；
电平移位器的输入端作为随机延时单元的输入端接收脉冲信号VP0，且电平移位器的输入端与与门Y2的一个输入端连接；
电平移位器，用于对接收的脉冲信号VP0的高电平幅值进行降低，并将获得的编程脉冲信号V1输出至扩散忆阻器RM的一端，扩散忆阻器RM的另一端与电阻Rr的一端和比较器U3的负输入端同时连接；电阻Rr的另一端接电源地；
比较器U3的正输入端用于接收参考电压Vref，比较器U3的输出端与与门Y2的另一个输入端连接；
与门Y2的输出端作为随机延时单元的输出端输出脉冲信号VP1。
优选的是，控制逻辑单元包括或非门F1、与门Y3、与门Y4、同或门、预置数计数器和两个固定延时器，其中，第一个固定延时器的延时时间为τ，第二个固定延时器的延时时间为2τ；
或非门F1的一个输入端作为控制逻辑单元接收脉冲信号VP1的输入端，或非门F1的另一个输入端与两个固定延时器的输入端同时连接，同时，还作为控制逻辑单元接收信号Q的输入端；
或非门F1的输出端与与门Y3的一个输入端和与门Y4的一个输入端同时连接；
第一个固定延时器的输出端与与门Y3的另一个输入端连接，第二个固定延时器的输出端与与门Y4的另一个输入端连接；
与门Y3的输出端与同或门的一个输入端连接，且与门Y3的输出端作为控制逻辑单元输出的时钟信号ClkL的输出端；
与门Y4的输出端与同或门的另一个输入端连接，同或门的输出端与预置数计数器的复位信号输入端连接，同时还作为控制逻辑单元的复位信号Rst的输出端；
预置数计数器的时钟信号输入端作为控制逻辑单元接收外部时钟信号Clk的输入端；
预置数计数器的输出端作为控制逻辑单元输出的脉冲信号VP0的输出端。
优选的是，电容阵列满足如下关系：
Ci＝2i-1C1，i＝1、2、3、4……N，且C0＝2CN；N为整数；
在一个充放电周期中电容阵列的总电容为
Figure BDA0002521076400000041
优选的是，恒流源I1提供的电流为I，恒流源I2提供的电流为2I。
优选的是，等幅值等腰三角波信号的周期为2CT(VH-VL)/I。
本发明带来的有益效果是，本发明利用扩散忆阻器的随机延时时间作为三角波随机频率的数值来源，省去了复杂的随机数发生器数字电路，降低了电路的规模以及功耗，进一步的，通过利用随机延时的计数结果控制恒流充放电电容的大小，再利用比较器U1和比较器U2来限定电压信号VCap的幅值大小，从而获得周期随机变化的等幅三角波。因此，本发明利用扩散忆阻器结合外围电路对生成的随机频率三角载波信号的幅值进行控制，获得等幅值的随机频率等腰三角波信号，电路结构和设计难度均大大降低。
附图说明
图1是本发明所述一种用于随机脉宽调制的三角载波发生器的原理示意图；
图2是三角波生成过程中关键信号的波形示意图；
图3是随机延时单元的内部结构示意图；
图4是控制逻辑单元的内部结构示意图；
图5是随机延时单元中关键信号的波形示意图；
图6是Ag:SiO2扩散忆阻器的结构示意图；
图7是扩散忆阻器随机延时时间的数值分布图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。
参见图1说明本实施方式，本实施方式所述的一种用于随机脉宽调制的三角载波发生器包括控制逻辑单元、随机延时单元、脉冲计数器、N位寄存器、与门Y1、电容C0至电容CN、NMOS管M0至MN、恒流源I1、恒流源I2、比较器U1、比较器U2和RS触发器；
电容C0至电容CN构成电容阵列；
控制逻辑单元用于接收RS触发器输出的信号Q；还用于接收外部时钟信号Clk；还用于接收随机延时单元输出的脉冲信号VP1；还用于生成脉冲信号VP0并发送至随机延时单元；还用于生成时钟信号ClkL并发送至N位寄存器；还用于生成复位信号Rst对脉冲计数器进行复位；
随机延时单元采用扩散忆阻器实现，用于对接收的脉冲信号VP0进行处理，获得脉冲信号VP1，并将脉冲信号VP1同时输入至控制逻辑单元和与门Y1的一个输入端；其中，脉冲信号VP1与脉冲信号VP0的周期相等，且脉冲信号VP1与脉冲信号VP0的上升沿时刻一致，脉冲信号VP0高电平持续时间tp为固定值，脉冲信号VP1的高电平持续时间td为随机值，且td＜tp；
扩散忆阻器的随机延时时间等于td；
与门Y1的另一个输入端用于接收外部时钟信号Clk，与门Y1根据接收的外部时钟信号Clk和脉冲信号VP1进行与操作后，生成时钟信号ClkP并发送至脉冲计数器；
脉冲计数器，用于对时钟信号ClkP中的脉冲个数进行计数，并将计数结果发送至N位寄存器，所述计数结果为N位二进制数，且其由低位至高为分别为d1至dN；
N位寄存器对接收的N位二进制数的计数状态进行锁存，并将N位二进制数的每位二进制数由低位到高位所对应的电平分别发送至NMOS管M1至MN的栅极；
NMOS管M1至MN的源极、电容C0的一端和恒流源I2的负极同时接电源地；
NMOS管M1至MN的漏极分别与电容C1至CN的一端连接，电容C0至电容CN的另一端、NMOS管M0的漏极、恒流源I1的负极、比较器U1的负输入端和比较器U2的正输入端同时连接，并且连接点的电压信号VCap作为三角载波发生器生成的随机频率三角载波信号，且电压信号VCap为等幅值的随机频率等腰三角波信号；恒流源I1的正极与外部电源连接；
NMOS管M0的源极与恒流源I2的正极连接，NMOS管M0的栅极与RS触发器的输出端连接，且RS触发器的输出端输出信号Q；
比较器U1的正输入端用于接收恒定参考电压VL，比较器U1的输出端与RS触发器的复位信号输入端连接；
比较器U2的负输入端用于接收恒定参考电压VH，比较器U2的输出端与RS触发器的置位信号输入端连接；
VL和VH分别作为比较器U1和U2的比较阈值，且VH>VL>0。
本实施方式中，扩散忆阻器有两个特征：1.该器件在一定的电压脉冲作用下由高阻态切换到低阻态，且需要历经一个随机延时时间；2.在去掉电压脉冲后，该器件将由低阻态自行恢复为高阻态，即易失性。
扩散忆阻器非常适合应用在随机脉宽调制技术当中，随机延时的分布范围可以调节到所需的工作频率范围，且在低频范围内分布范围更宽，随机性更好，而随机脉宽调制技术主要应用在低频范围；易失性使得扩散忆阻器不需要擦除电路，降低了电路设计的复杂度；另一方面，扩散忆阻器与CMOS器件集成的难度更低。
本实施方式所述三角载波发生器，能够产生频率随机变化的等幅等腰三角波，其周期是变化的，通过比较器U1和比较器U2来限定电压信号VCap的幅值。
本实施方式所述的三角载波发生器利用扩散忆阻器的随机延时时间作为三角波随机频率的数值来源，省去了复杂的随机数发生器数字电路，降低了电路的规模以及功耗，进一步的，通过利用随机延时的计数结果控制恒流充放电电容的大小，再利用比较器U1和比较器U2来限定电压信号VCap的幅值大小，从而获得周期随机变化的等幅三角波。因此，本发明利用扩散忆阻器结合外围电路对生成的随机频率三角载波信号的幅值进行控制，获得等幅值的随机频率等腰三角波信号，电路结构和设计难度均大大降低。
更进一步的，电容阵列满足如下关系：
Ci＝2i-1C1，i＝1、2、3、4……N，且C0＝2CN；N为整数；
在一个充放电周期中电容阵列的总电容为
Figure BDA0002521076400000061
更进一步的，恒流源I1提供的电流为I，恒流源I2提供的电流为2I。
更进一步的，等幅值等腰三角波信号的周期为2CT(VH-VL)/I。
原理分析：d1～dN为N位寄存器中存储的N位二进制数，d1为最低位，dN为最高位；如果di＝1，表示电容Ci与C0并联，否则，如果di＝0表示电容Ci被断开不参与充放电过程。这样在一个充放电周期中电容阵列的总电容为
Figure BDA0002521076400000062
充电电流由恒流源I1提供，I1总是流过电容阵列；放电电流由恒流源I2提供，I2仅在电容放电时才由M0接入放电回路，由于I1＝I，而I2＝2I，因此，电容阵列的充放电电流是相等的都为I。因为总电容CT比较大，而I比较小，所以在充放电过程中，电容上的电压VCap近似为线性变化。
当充电至VCap大于比较器U2的比较阈值VH时，比较器U2输出高电平使RS触发器置位，Q变为高电平使M0导通，电容阵列开始放电；
当放电至VCap小于比较器U1的比较阈值VL时，比较器U1输出高电平使RS触发器复位，Q变为低电平使M0截止，电容阵列开始充电；如此周而复始。
综上，充电时VCap由VL线性增至VH，放电时再由VH线性降至VL，充放电时间相等，因此，VCap为一个等幅等腰三角波信号，周期为2CT(VH-VL)/I。
d1～dN表示的二进制数值越大，总电容CT越大，周期越长，频率越低；
d1～dN表示二进制数值越小，总电容CT越小，周期越短，频率越高；
d1～dN表示的二进制数值是随机值，那么三角波的频率就是随机的。
图2中给出了三角波生成过程中关键信号的波形，其中，VP1为低电平时，当VCap放电至小于VL，Q由高变低将导致ClkL出现一个高电平窄脉冲，ClkL的上升沿时刻，将脉冲计数器的当前计数值锁存到N位寄存器中；ClkL上的高电平窄脉冲结束后将使Rst出现一个低电平窄脉冲，Rst的低电平令脉冲计数器的状态复位，复位结束后，Rst恢复为高电平，随后控制逻辑单元将输出一个脉冲信号VP0，VP0的高电平持续时间tp是固定的，且等于2C0(VH-VL)/I；
随机延时单元在接收到VP0后输出一个脉冲信号VP1，VP1的上升沿时刻与VP0上升沿时刻同步，但其VP1的高电平持续时间td是随机的，且满足td≤tp。
VP1和高频时钟信号Clk经过与门Y1后得到ClkP，ClkP包含的高频脉冲仅在VP1为高电平时才存在；ClkP中的脉冲个数为
Figure BDA0002521076400000071
该数值由N位脉冲计数器得到，并存储在N位寄存器中。由于td是随机的，ClkP中的脉冲个数也是随机的，d1～dN的数值状态也是随机的，三角波的周期就是随机的。
综上，在当前的三角波生成周期内，复位清零后的脉冲计数器完成对脉冲信号VP1的脉宽进行量化，也即随机时间td的量化，而N位寄存器中存储的二进制数d1～dN用来确定当前三角波的周期，且在此周期内保持不变，d1～dN是对上一个三角波持续期间td的量化；当前三角波结束时刻，控制逻辑通过ClkL将td的量化值送给寄存器存储，这个新的d1～dN用来确定下一个三角波的周期，而脉冲计数器利用Rst清零后又开始新一轮对td的量化。
更进一步的，具体参见图1和图3，随机延时单元包括电平移位器、扩散忆阻器RM、电阻Rr、比较器U3和与门Y2；
电平移位器的输入端作为随机延时单元的输入端接收脉冲信号VP0，且电平移位器的输入端与与门Y2的一个输入端连接；
电平移位器，用于对接收的脉冲信号VP0的高电平幅值进行降低，并将获得的编程脉冲信号V1输出至扩散忆阻器RM的一端，扩散忆阻器RM的另一端与电阻Rr的一端和比较器U3的负输入端同时连接；电阻Rr的另一端接电源地；
比较器U3的正输入端用于接收参考电压Vref，比较器U3的输出端与与门Y2的另一个输入端连接；
与门Y2的输出端作为随机延时单元的输出端输出脉冲信号VP1。
本优选实施方式中，给出了随机延时单元的电路结构，具体参见图3，电路参数的选取可参考如下：脉冲信号VP0的频率为1kHz，脉冲宽度为300μs，经电平移位将高电平幅值降低得到编程脉冲电压V1，V1幅度为0.5V(高电平为0.5V，低电平为0V)，Vref＝0.15V，Rr＝120kΩ，在此条件下得到该电路输出波形示意图如图5所示。
结合图5对随机延时单元的工作原理分析如下，在脉冲V1的高电平作用下，经过一定的时间扩散忆阻器RM由最初的高阻态转变为低阻态，这样V1经过RM和Rr的分压值V2也在某时刻增加至高于比较器U3的参考电压Vref，此刻比较器U3的输出电压V3就由高电平切换为低电平。由于扩散忆阻器RM发生阻变现象的随机性，电压V2增加至高于Vref之前需要经历一定的随机延时时间td，因此，比较器U3的输出电压V3的高电平持续时间为td；VP0和V3经过与运算后的输出VP1，易知其高电平持续时间为td，参见图5。
具体应用时，扩散忆阻器RM可选用Ag:SiO2扩散忆阻器实现，具体参见图6，用Ag:SiO2扩散忆阻器由Pt/Ag/Ag:SiO2/Pt的叠层结构组成，最底部为15nm厚的Pt底部电极，在其上为10nm的Ag:SiO2覆盖层和5nm Ag的金属储层，最顶部为20nm Pt/30nm Au淀积层，30nmAu层用于改善焊盘的电接触特性，5nm Ag储层用于供给足够多的Ag原子。根据Ag:SiO2层中是否存在由Ag纳米颗粒形成的导电通道，忆阻器可以在低阻态和高阻态之间切换，因此Ag:SiO2层可以被称为阻变层。此外该忆阻器的电阻状态是易失的，在一定的电压脉冲作用下，经过随机延时时间之后，该器件由高阻态切换到低阻态，并在去除施加的电压脉冲后自行恢复到高电阻态，这一点与通常的非易失性忆阻器件不同。电阻状态的切换是由于Ag纳米颗粒从Ag储层中分离出来，并在Ag:SiO2层中内形成导电通道，这种Ag纳米颗粒的扩散过程是一个随机过程，因此这种扩散忆阻器的阻态切换具有随机性，可以用随机延时时间td定量的表征这种随机性。
随机延时时间td的分布情况与输入编程脉冲电压即V1的幅度有关，可据此调整td的分布范围，使得td≤tp得到满足。图7中给出了在V1的幅度取不同值的条件下(0.4至0.9V)下测得的td的统计数据分布，可见，编程脉冲电压幅度越高，平均延时时间越短，分布范围越窄。
更进一步的，具体参见图1和图4，控制逻辑单元包括或非门F1、与门Y3、与门Y4、同或门、预置数计数器和两个固定延时器，其中，第一个固定延时器的延时时间为τ，第二个固定延时器的延时时间为2τ；
或非门F1的一个输入端作为控制逻辑单元接收脉冲信号VP1的输入端，或非门F1的另一个输入端与两个固定延时器的输入端同时连接，同时，还作为控制逻辑单元接收信号Q的输入端；
或非门F1的输出端与与门Y3的一个输入端和与门Y4的一个输入端同时连接；
第一个固定延时器的输出端与与门Y3的另一个输入端连接，第二个固定延时器的输出端与与门Y4的另一个输入端连接；
与门Y3的输出端与同或门的一个输入端连接，且与门Y3的输出端作为控制逻辑单元输出的时钟信号ClkL的输出端；
与门Y4的输出端与同或门的另一个输入端连接，同或门的输出端与预置数计数器的复位信号输入端连接，同时还作为控制逻辑单元的复位信号Rst的输出端；
预置数计数器的时钟信号输入端作为控制逻辑单元接收外部时钟信号Clk的输入端；
预置数计数器的输出端作为控制逻辑单元输出的脉冲信号VP0的输出端。
本优选实施方式中，τ远小于tp，且可以保证计数器可靠地复位；控制逻辑单元的输入是Q、VP1、Clk，输出是VP0、Rst和ClkL。控制逻辑单元的功能如图4所示，当VP1为低电平时，输入Q由高变低的同时或非门F1输出由低变高，或非门F1的输出分别输入与门Y3和Y4；Q的下降沿经过延时τ后得到的信号输入与门Y3，则与门Y3输出的ClkL会在Q下降沿结束后出现一段时间为τ的高电平窄脉冲；类似的，与门Y4的输出会在Q下降沿结束后出现一段时间为2τ的高电平窄脉冲；这两个高电平窄脉冲经过同或门后得到输出Rst，则Rst会出现一段时间为τ的低电平窄脉冲，且低电平窄脉冲在ClkL的高电平窄脉冲结束后出现。复位信号Rst用作预置数计数器的复位信号，低电平复位，则Rst的低电平结束时刻，即复位完成时刻，预置数计数器开始对Clk进行计数，并使VP0由低变高，且此时刻滞后Q的下降沿为2τ的时间；当预置数计数器计数到预设的值Dp时，VP0由高变低，则高电平持续时间为tp＝DpT，T为Clk的周期，因此tp是固定的；另一方面tp要等于2C0(VH-VL)/I，因此预设值Dp可设定为2C0(VH-VL)/(TI)。
需要注意的是随机延时单元使得VP1跟随VP0同时由低变高，VP1的上升沿距离Q的下降沿为2τ的时间，因此，ClkL和Rst的窄脉冲持续期间，VP1保持低电平；当VP1变为高电平期间，控制逻辑单元的或非门F1输出始终为低电平，因此与门Y3和Y4的输出始终为低电平，时钟信号ClkL和复位信号Rst的电位保持不变，不会出现窄脉冲；还有一种情况，如图2所示，当Q为低电平时，VP1由高变低，或非门F1输出由低变高，但由于此时两个固定延时器的输出保持为低电平，因此，与门Y3和Y4的输出保持不变为低电平，时钟信号ClkL和复位信号Rst的电位仍然保持不变，不会出现窄脉冲。
总的来说，控制逻辑单元只有在VP1为低电平，且Q出现下降沿时，才会使VP0、Rst和ClkL的状态发生变化，从而开启一个新的工作周期。VP0的上升沿使随机延时单元开始工作，-ClkL的高电平窄脉冲使得寄存器获得上一个工作周期计数器的计数结果d1～dN，并将这个随机二进制数值送给电容阵列，Rst的低电平窄脉冲使得计数器开始对当前工作周期内VP1的随机高电平延时td进行量化。
虽然在本文中参照了特定的实施方式来描述本发明，但是应该理解的是，这些实施例仅仅是本发明的原理和应用的示例。因此应该理解的是，可以对示例性的实施例进行许多修改，并且可以设计出其他的布置，只要不偏离所附权利要求所限定的本发明的精神和范围。应该理解的是，可以通过不同于原始权利要求所描述的方式来结合不同的从属权利要求和本文中所述的特征。还可以理解的是，结合单独实施例所描述的特征可以使用在其他所述实施例中。

Claims (6)

1.一种用于随机脉宽调制的三角载波发生器，其特征在于，包括控制逻辑单元、随机延时单元、脉冲计数器、N位寄存器、与门Y1、电容C0至电容CN、NMOS管M0至MN、恒流源I1、恒流源I2、比较器U1、比较器U2和RS触发器；
电容C0至电容CN构成电容阵列；
控制逻辑单元用于接收RS触发器输出的信号Q；还用于接收外部时钟信号Clk；还用于接收随机延时单元输出的脉冲信号VP1；还用于生成脉冲信号VP0并发送至随机延时单元；还用于生成时钟信号ClkL并发送至N位寄存器；还用于生成复位信号Rst对脉冲计数器进行复位；
随机延时单元采用扩散忆阻器实现，用于对接收的脉冲信号VP0进行处理，获得脉冲信号VP1，并将脉冲信号VP1同时输入至控制逻辑单元和与门Y1的一个输入端；其中，脉冲信号VP1与脉冲信号VP0的周期相等，且脉冲信号VP1与脉冲信号VP0的上升沿时刻一致，脉冲信号VP0高电平持续时间tp为固定值，脉冲信号VP1的高电平持续时间td为随机值，且td＜tp；
扩散忆阻器的随机延时时间等于td；
与门Y1的另一个输入端用于接收外部时钟信号Clk，与门Y1根据接收的外部时钟信号Clk和脉冲信号VP1进行与操作后，生成时钟信号ClkP并发送至脉冲计数器；
脉冲计数器，用于对时钟信号ClkP中的脉冲个数进行计数，并将计数结果发送至N位寄存器，所述计数结果为N位二进制数，且其由低位至高为分别为d1至dN；
N位寄存器对接收的N位二进制数的计数状态进行锁存，并将N位二进制数的每位二进制数由低位到高位所对应的电平分别发送至NMOS管M1至MN的栅极；
NMOS管M1至MN的源极、电容C0的一端和恒流源I2的负极同时接电源地；
NMOS管M1至MN的漏极分别与电容C1至CN的一端连接，电容C0至电容CN的另一端、NMOS管M0的漏极、恒流源I1的负极、比较器U1的负输入端和比较器U2的正输入端同时连接，并且连接点的电压信号VCap作为三角载波发生器生成的随机频率三角载波信号，且电压信号VCap为等幅值的随机频率等腰三角波信号；恒流源I1的正极与外部电源连接；
NMOS管M0的源极与恒流源I2的正极连接，NMOS管M0的栅极与RS触发器的输出端连接，且RS触发器的输出端输出信号Q；
比较器U1的正输入端用于接收恒定参考电压VL，比较器U1的输出端与RS触发器的复位信号输入端连接；
比较器U2的负输入端用于接收恒定参考电压VH，比较器U2的输出端与RS触发器的置位信号输入端连接；
VL和VH分别作为比较器U1和U2的比较阈值，且VH>VL>0。
2.根据权利要求1所述的一种用于随机脉宽调制的三角载波发生器，其特征在于，随机延时单元包括电平移位器、扩散忆阻器RM、电阻Rr、比较器U3和与门Y2；
电平移位器的输入端作为随机延时单元的输入端接收脉冲信号VP0，且电平移位器的输入端与与门Y2的一个输入端连接；
电平移位器，用于对接收的脉冲信号VP0的高电平幅值进行降低，并将获得的编程脉冲信号V1输出至扩散忆阻器RM的一端，扩散忆阻器RM的另一端与电阻Rr的一端和比较器U3的负输入端同时连接；电阻Rr的另一端接电源地；
比较器U3的正输入端用于接收参考电压Vref，比较器U3的输出端与与门Y2的另一个输入端连接；
与门Y2的输出端作为随机延时单元的输出端输出脉冲信号VP1。
3.根据权利要求1或2所述的一种用于随机脉宽调制的三角载波发生器，其特征在于，控制逻辑单元包括或非门F1、与门Y3、与门Y4、同或门、预置数计数器和两个固定延时器，其中，第一个固定延时器的延时时间为τ，第二个固定延时器的延时时间为2τ；
或非门F1的一个输入端作为控制逻辑单元接收脉冲信号VP1的输入端，或非门F1的另一个输入端与两个固定延时器的输入端同时连接，同时，还作为控制逻辑单元接收信号Q的输入端；
或非门F1的输出端与与门Y3的一个输入端和与门Y4的一个输入端同时连接；
第一个固定延时器的输出端与与门Y3的另一个输入端连接，第二个固定延时器的输出端与与门Y4的另一个输入端连接；
与门Y3的输出端与同或门的一个输入端连接，且与门Y3的输出端作为控制逻辑单元输出的时钟信号ClkL的输出端；
与门Y4的输出端与同或门的另一个输入端连接，同或门的输出端与预置数计数器的复位信号输入端连接，同时还作为控制逻辑单元的复位信号Rst的输出端；
预置数计数器的时钟信号输入端作为控制逻辑单元接收外部时钟信号Clk的输入端；
预置数计数器的输出端作为控制逻辑单元输出的脉冲信号VP0的输出端。
4.根据权利要求1所述的一种用于随机脉宽调制的三角载波发生器，其特征在于，电容阵列满足如下关系：
Ci＝2i-1C1，i＝1、2、3、4……N，且C0＝2CN；N为整数；
在一个充放电周期中电容阵列的总电容为
Figure FDA0002521076390000031
5.根据权利要求4所述的一种用于随机脉宽调制的三角载波发生器，其特征在于，恒流源I1提供的电流为I，恒流源I2提供的电流为2I。
6.根据权利要求5所述的一种用于随机脉宽调制的三角载波发生器，其特征在于，等幅值等腰三角波信号的周期为2CT(VH-VL)/I。
CN202010491004.XA 2020-06-02 2020-06-02 一种用于随机脉宽调制的三角载波发生器 Active CN111669154B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010491004.XA CN111669154B (zh) 2020-06-02 2020-06-02 一种用于随机脉宽调制的三角载波发生器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010491004.XA CN111669154B (zh) 2020-06-02 2020-06-02 一种用于随机脉宽调制的三角载波发生器

Publications (2)

Publication Number Publication Date
CN111669154A CN111669154A (zh) 2020-09-15
CN111669154B true CN111669154B (zh) 2023-03-10

Family

ID=72383689

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010491004.XA Active CN111669154B (zh) 2020-06-02 2020-06-02 一种用于随机脉宽调制的三角载波发生器

Country Status (1)

Country Link
CN (1) CN111669154B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116707495B (zh) * 2023-07-12 2024-03-26 湖南师范大学 一种基于忆阻器的频率和幅值可调三角波发生电路

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5436583A (en) * 1993-05-25 1995-07-25 Rohm Co., Ltd. Timing signal generating circuit
JP2008148204A (ja) * 2006-12-13 2008-06-26 Fuji Electric Device Technology Co Ltd パルス幅変調回路
CN102394592A (zh) * 2011-10-18 2012-03-28 北京理工大学 一种基于Backlash算子的自适应滤波器
CN106911323A (zh) * 2015-12-23 2017-06-30 联芯科技有限公司 三角波发生器以及三角波生成系统
US9805773B1 (en) * 2016-05-23 2017-10-31 Intel Corporation Dual-range clock duty cycle corrector
CN110413020A (zh) * 2018-04-27 2019-11-05 湖南工业大学 随机延时开通的周期过零触发控制器及其加热装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5436583A (en) * 1993-05-25 1995-07-25 Rohm Co., Ltd. Timing signal generating circuit
JP2008148204A (ja) * 2006-12-13 2008-06-26 Fuji Electric Device Technology Co Ltd パルス幅変調回路
CN102394592A (zh) * 2011-10-18 2012-03-28 北京理工大学 一种基于Backlash算子的自适应滤波器
CN106911323A (zh) * 2015-12-23 2017-06-30 联芯科技有限公司 三角波发生器以及三角波生成系统
US9805773B1 (en) * 2016-05-23 2017-10-31 Intel Corporation Dual-range clock duty cycle corrector
CN110413020A (zh) * 2018-04-27 2019-11-05 湖南工业大学 随机延时开通的周期过零触发控制器及其加热装置

Also Published As

Publication number Publication date
CN111669154A (zh) 2020-09-15

Similar Documents

Publication Publication Date Title
CN111600583B (zh) 基于扩散忆阻器和电流传输器的随机频率三角波发生器
CN111641405B (zh) 一种基于扩散忆阻器的随机频率三角波发生器
Zanotti et al. Smart logic-in-memory architecture for low-power non-von neumann computing
US9479190B2 (en) Successive approximation register-based analog-to-digital converter with increased time frame for digital-to-analog capacitor settling
WO2021109834A1 (zh) 随机数的生成方法及随机数生成器
CN111669154B (zh) 一种用于随机脉宽调制的三角载波发生器
CN1725380A (zh) 片内ee－prom编程波形发生
CN103178814B (zh) 一种函数信号发生装置及方法
CN104901652A (zh) 可精确控制占空比的振荡器电路
CN112801284A (zh) 利用p-n-p-n二极管的无电源的神经元电路
Zheng et al. Reducing forming voltage by applying bipolar incremental step pulse programming in a 1T1R structure resistance random access memory
Sahay et al. OxRAM RNG circuits exploiting multiple undesirable nanoscale phenomena
TW200306078A (en) Analog-to-digital conversion
CN110545095A (zh) 快速掉电信号检测电路及检测电源电压抖动的上电复位装置
CN102931993B (zh) 模数转换装置及模数转换方法
TW200908001A (en) Digital filters for semiconductor devices
TW200952338A (en) Frequency jitter generation circuit
CN102810974B (zh) 检测脉冲发生器、控制芯片以及开关电源
CN108123687A (zh) 带扩频功能的振荡器电路
US7394729B2 (en) Time constant based fixed parameter assignment
TW201043974A (en) Current measurement circuit and measuring method thereof
CN1431664A (zh) 半导体存储装置
JPH06216776A (ja) パルス幅変調装置
TWI727450B (zh) 電源供應電路以及運作方法
CN116418202A (zh) 开关电容变换器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant