KR100929313B1 - 반도체 메모리 장치 - Google Patents

반도체 메모리 장치 Download PDF

Info

Publication number
KR100929313B1
KR100929313B1 KR1020070141514A KR20070141514A KR100929313B1 KR 100929313 B1 KR100929313 B1 KR 100929313B1 KR 1020070141514 A KR1020070141514 A KR 1020070141514A KR 20070141514 A KR20070141514 A KR 20070141514A KR 100929313 B1 KR100929313 B1 KR 100929313B1
Authority
KR
South Korea
Prior art keywords
nonvolatile
volatile
write
data
control signal
Prior art date
Application number
KR1020070141514A
Other languages
English (en)
Other versions
KR20090073541A (ko
Inventor
강희복
홍석경
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070141514A priority Critical patent/KR100929313B1/ko
Publication of KR20090073541A publication Critical patent/KR20090073541A/ko
Application granted granted Critical
Publication of KR100929313B1 publication Critical patent/KR100929313B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods

Abstract

본 발명은 반도체 메모리 장치에 관한 것으로서, 메모리 장치의 영역을 비휘발성 영역과 휘발성 영역으로 구분하여 비휘발성 동작 특성과 휘발성 동작 특성을 모두 구현할 수 있도록 하는 기술을 개시한다. 이러한 본 발명은 비휘발성 데이터를 저장하는 비휘발성 메모리 영역과, 휘발성 데이터를 저장하는 휘발성 메모리 영역과, 입력 어드레스가 비휘발성 데이터 어드레스일 경우 비휘발성 메모리 영역의 액세스 동작을 수행하기 위한 비휘발성 제어신호를 출력하는 비휘발성 데이터 리드/라이트 제어수단과, 입력 어드레스가 휘발성 데이터 어드레스일 경우 휘발성 메모리 영역의 액세스 동작 및 리프레쉬 동작을 수행하기 위한 휘발성 제어신호를 출력하는 휘발성 데이터 리드/라이트 제어수단과, 비휘발성 제어신호 및 휘발성 제어신호 중 하나를 선택하기 위한 선택 수단, 및 선택 수단의 출력에 따라 리드/라이트 동작 또는 리프레쉬 동작을 수행하는 리드/라이트 구동부를 포함한다.

Description

반도체 메모리 장치{Semiconductor memory device}
본 발명은 반도체 메모리 장치에 관한 것으로서, 하나의 칩 내에 비휘발성 메모리 영역과 휘발성 메모리 영역을 모두 포함하여 동작 특성을 향상시킬 수 있도록 하는 기술이다.
일반적으로 마그네틱 메모리(Magnetic memory) 및 위상 변화 메모리(Phase Change Memory : PCM) 등의 비휘발성 메모리는 휘발성 램(RAM;Random Access Memory) 정도의 데이터 처리 속도를 갖고, 전원의 오프시에도 데이터가 보존되는 특성을 갖는다.
도 1a 및 도 1b는 종래의 상 변화 저항(PCR : Phase Change Resistor) 소자(4)를 설명하기 위한 도면이다.
상 변화 저항 소자(4)는 탑(Top)전극(1)과 버텀(Bottom)전극(3) 사이에 위상 변화층(PCM; Phase Change Material;2)을 삽입하여 전압과 전류를 인가하면, 위상 변화층(2)에 고온이 유기되어 저항의 변화에 따른 전기 전도 상태가 변하게 된다.
여기서, 위상 변화층(2)의 재료로는 AglnSbTe가 주로 사용된다. 그리고, 위상 변화층(2)은 칼코겐(chalcogen) 원소 (S, Se, Te)를 주성분으로 하는 화합 물(chalcogenide)을 이용하는데, 구체적으로 Ge-Sb-Te로 이루어진 게르마늄 안티몬 텔루르 합금물질(Ge2Sb2Te5)을 이용한다.
도 2a 및 도 2b는 종래의 상 변화 저항 소자의 원리를 설명하기 위한 도면이다.
도 2a에서와 같이 상 변화 저항 소자(4)에 임계값 이하의 저전류가 흐르면 위상 변화층(2)이 결정화가 되기에 적당한 온도가 된다. 이에 따라, 위상 변화층(2)이 결정 상태(Crystalline phase)가 되어 저저항 상태의 물질이 된다.
반면에, 도 2b에서와 같이 상 변화 저항 소자(4)에 임계값 이상의 고전류가 흐르면 위상 변화층(2)이 녹는 점(Melting Point) 이상의 온도가 된다. 이에 따라, 위상 변화층(2)이 비결정 상태(Amorphous phase)가 되어 고저항 상태의 물질이 된다.
이와 같이 상 변화 저항 소자(4)는 두 저항의 상태에 대응하는 데이터를 불휘발성으로 저장할 수 있게 된다. 즉, 상 변화 저항 소자(4)가 저저항 상태일 경우를 데이터 "1"이라 하고, 고저항 상태일 경우를 데이터 "0"이라 하면 두 데이터의 로직 상태를 저장할 수 있다.
도 3은 종래의 상 변화 저항 셀의 라이트 동작을 설명하기 위한 도면이다.
상 변화 저항 소자(4)의 탑 전극(1)과 버텀 전극(3) 사이에 일정 시간 동안 전류를 흘리게 되면 고 열이 발생하게 된다. 이에 따라, 탑 전극(1)과 버텀 전극(3)에 가해 준 온도 상태에 의해 위상 변화층(2)의 상태가 결정상과 비결정상으로 변하게 된다.
이때, 일정 시간 동안 저 전류를 흘리게 되면 저온 가열 상태에 의해 결정상이 형성되어 저 저항 소자인 상 변화 저항 소자(4)가 세트(SET) 상태가 된다. 반대로, 일정 시간 동안 고 전류를 흘리게 되면 고온 가열 상태에 의해 비결정상이 형성되어 고 저항 소자인 상 변화 저항 소자(4)가 리셋(RESET) 상태가 된다. 따라서, 이 두 개의 상(Phase) 차이가 전기적인 저항 변화로 표현되어 나타나게 된다.
이에 따라, 라이트 동작 모드시 세트(Set) 상태를 라이트 하기 위해 상 변화 저항 소자(4)에 낮은 전압을 긴 시간 동안 인가하게 된다. 반면에, 라이트 동작 모드시 리셋(Reset) 상태를 라이트 하기 위해 상 변화 저항 소자(4)에 높은 전압을 짧은 시간 동안 인가하게 된다.
하지만, 상술된 상 변화 메모리 장치를 포함하는 반도체 메모리 장치는 비휘발성 메모리 소자에 포함된다. 이러한 반도체 메모리 장치를 비휘발성 메모리로만 동작시키게 될 경우 메모리의 수명(Endurance)이 줄어들게 된다.
반면에, 휘발성 메모리 장치의 경우에는 데이터 유지 시간(Data Retention Time)이 짧기 때문에 리프레쉬 동작을 계속해서 수행해야만 한다. 뿐만 아니라, 휘발성 메모리 장치는 전원의 오프시 코드 데이터(Code Data)를 비휘발성으로 저장할 수 없다.
본 발명은 다음과 같은 목적을 갖는다.
첫째, 하나의 칩 내에 비휘발성 메모리 영역과 휘발성 메모리 영역을 모두 포함하여 동작 특성을 향상시킬 수 있도록 하는데 그 목적이 있다.
둘째, 하나의 칩 내에 비휘발성 메모리 영역과 휘발성 메모리 영역을 모두 포함하여 데이터 유지 특성을 향상시키고 메모리 장치의 수명을 향상시킬 수 있도록 하는데 그 목적이 있다.
셋째, 하나의 칩 내에 비휘발성 메모리 영역과 휘발성 메모리 영역을 모두 포함하여 전원의 오프시에도 코드 데이터(Code Data)와 워킹 데이터(Working Data)를 보존할 수 있도록 하는데 그 목적이 있다.
상기한 목적을 달성하기 위한 본 발명의 반도체 메모리 장치는, 비휘발성 데이터를 저장하는 비휘발성 데이터 영역; 휘발성 데이터를 저장하는 휘발성 데이터 영역; 입력 어드레스가 비휘발성 데이터 어드레스일 경우 비휘발성 메모리 영역의 액세스 동작을 수행하기 위한 비휘발성 제어신호를 출력하는 비휘발성 데이터 리드/라이트 제어수단; 입력 어드레스가 휘발성 데이터 어드레스일 경우 휘발성 데이터 영역의 액세스 동작 및 리프레쉬 동작을 수행하기 위한 휘발성 제어신호를 출력하는 휘발성 데이터 리드/라이트 제어수단; 비휘발성 제어신호 및 휘발성 제어신호 중 하나를 선택하기 위한 선택 수단; 및 선택 수단의 출력에 따라 비휘발성 제어신호의 활성화시 비휘발성 데이터 영역의 리드/라이트 동작을 수행하고, 상기 휘발성 제어신호의 활성화시 휘발성 데이터 영역의 리드/라이트 동작 및 리프레쉬 동작을 수행하는 리드/라이트 구동부를 포함하는 것을 특징으로 한다.
삭제
본 발명은 다음과 같은 효과를 갖는다.
첫째, 하나의 칩 내에 비휘발성 메모리 영역과 휘발성 메모리 영역을 모두 포함하여 동작 특성을 향상시킬 수 있도록 한다.
둘째, 하나의 칩 내에 비휘발성 메모리 영역과 휘발성 메모리 영역을 모두 포함하여 데이터 유지 특성을 향상시키고 메모리 장치의 수명을 향상시킬 수 있도록 한다.
셋째, 하나의 칩 내에 비휘발성 메모리 영역과 휘발성 메모리 영역을 모두 포함하여 전원의 오프시에도 코드 데이터(Code Data)와 워킹 데이터(Working Data)를 보존할 수 있도록 하는 효과를 제공한다.
아울러 본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대해 상세히 설명하고자 한다.
도 4는 본 발명에 따른 반도체 메모리 장치의 리드/라이트 제어 방법을 설명하기 위한 플로우 챠트이다.
본 발명의 메모리 영역은 크게 2 영역으로 나뉜다.
제 1영역은 비휘발성 메모리 영역으로써 비휘발성 데이터를 저장하는 메모리 영역이다. 제 1영역의 메모리 셀 동작은 비휘발성 특성을 얻기 위해 안정적으로 셀 데이터가 저장될 수 있는 메모리 셀 동작 조건을 적용하게 된다.
제 2영역은 휘발성 메모리 영역으로써 휘발성 데이터를 저장하는 메모리 영역이다. 제 2영역의 메모리 셀 동작은 휘발성 특성을 얻기 위해 라이트 동작 속도를 빠르게 제어한다. 하지만, 휘발성 메모리 영역은 셀에 라이트 되는 데이터의 양이 적음으로 데이터 유지(Retention) 특성에 대해서는 신뢰성이 떨어지게 된다. 이에 따라, 휘발성 메모리 영역은 주기적으로 리프레쉬 동작을 수행하게 된다.
먼저, 비휘발성 메모리 장치에 리드/라이트 명령이 인가될 경우(단계 S1) 액세스 되는 메모리 셀의 어드레스를 분석하게 된다. 즉, 메모리 셀의 어드레스를 분석하여 비휘발성 메모리(Nonvolatile Memory)의 어드레스 액세스 영역에 해당하는지 여부를 판단하게 된다.(단계 S2)
만약, 메모리 셀의 어드레스 분석 결과 비휘발성 메모리의 어드레스 영역에 해당하는 메모리 셀을 액세스하게 될 경우 비휘발성 메모리로 리드/라이트 동작을 제어하게 된다.(단계 S3) 반면에, 휘발성 메모리의 어드레스 영역에 해당하는 메모리 셀을 액세스하게 될 경우 휘발성 메모리로 리드/라이트 동작을 제어하게 된다.(단계 S4)
도 5는 본 발명에 따른 반도체 메모리 장치의 메모리 영역을 설명하기 위한 도면이다.
본 발명은 칩의 메모리 영역이 데이터를 비휘발성으로 저장하는 비휘발성 데이터 영역과, 리프레쉬 동작이 필요한 휘발성 데이터 영역으로 구분된다. 예를 들어, 입력 어드레스가 0~N 에 해당할 경우 비휘발성 데이터 영역으로 구분하고, 입력 어드레스가 N+1~M에 해당할 경우 휘발성 데이터 영역으로 구분하게 된다.
여기서, 비휘발성 데이터 영역에 해당하는 메모리 셀 들은 10년 이상의 데이터 유지 특성을 갖도록 한다. 그리고, 휘발성 데이터 영역에 해당하는 메모리 셀 들은 ~ 시간의 데이터 유지 특성을 가지게 되며, 리프레쉬 사이클 동안 주기적으로 데이터를 복구하는 리프레쉬 동작을 수행하게 된다.
비휘발성 데이터 영역에 해당하는 메모리 셀과 휘발성 데이터 영역에 해당하는 메모리 셀은 각각 동일한 셀 소자 및 셀의 형성 공정을 갖게 된다. 하지만, 리드/라이트 동작을 제어하기 위한 주변 회로는 비휘발성 데이터 영역과 휘발성 데이터 영역에서 각각 서로 다르게 조정된다.
도 6은 본 발명에 따른 반도체 메모리 장치의 구성도이다.
본 발명은 어드레스 버퍼(10)와, 비휘발성 데이터 리드/라이트 제어부(100)와, 휘발성 데이터 리드/라이트 제어부(200)와, 선택부(300)와, 선택 제어부(350) 및 리드/라이트 구동부(400)를 포함한다.
어드레스 버퍼(10)는 입력 어드레스 ADD를 버퍼링하여 비휘발성 데이터 영역에 해당하는 어드레스와, 휘발성 데이터 영역에 해당하는 어드레스를 출력한다.
이에 따라, 어드레스 버퍼(10)는 입력 어드레스 ADD가 비휘발성 데이터 영역에 해당할 경우 비휘발성 데이터 어드레스 NDADD를 활성화시켜 출력한다. 반면에, 어드레스 버퍼(10)는 입력 어드레스 ADD가 휘발성 데이터 영역에 해당할 경우 휘발성 데이터 어드레스 VDADD를 활성화시켜 출력한다.
비휘발성 데이터 리드/라이트 제어부(100)는 비휘발성 데이터 어드레스 NDADD가 활성화되어 입력될 경우 메모리 칩을 비휘발성 메모리 액세스 영역으로 동작시키기 위한 비휘발성 제어신호 Non_con를 활성화시켜 출력한다.
반면에, 휘발성 데이터 리드/라이트 제어부(200)는 휘발성 데이터 어드레스 VDADD가 활성화되어 입력될 경우 메모리 칩을 휘발성 메모리 액세스 영역으로 동작시키기 위한 휘발성 제어신호 V_con를 활성화시켜 출력한다.
선택 제어부(350)는 입력 어드레스 ADD를 판단하여 비휘발성 메모리(Nonvolatile Memory)의 어드레스 액세스 영역에 해당하는지 여부를 판단하게 된다.
만약, 비휘발성 메모리의 어드레스 액세스 영역에 해당할 경우 선택 제어부(350)는 선택신호 SEL_EN를 하이 레벨로 출력하게 된다. 선택부(300)는 선택신호 SEL_EN가 하이 레벨로 입력될 경우 비휘발성 데이터 리드/라이트 제어부(100)의 출력인 비휘발성 제어신호 Non_con를 선택하여 출력하게 된다.
반면에, 휘발성 메모리의 어드레스 액세스 영역에 해당할 경우 선택 제어부(350)는 선택신호 SEL_EN를 로우 레벨로 출력하게 된다. 선택부(300)는 선택신호 SEL_EN가 로우 레벨로 입력될 경우 휘발성 데이터 리드/라이트 제어부(200)의 출력인 휘발성 제어신호 V_con를 선택하여 출력하게 된다.
여기서, 선택부(300)는 선택 제어신호 SEL_EN에 따라 비휘발성 제어신호 Non_con 및 휘발성 제어신호 V_con 중 하나를 선택하는 멀티플렉서를 포함하는 것이 바람직하다. 하지만, 본 발명은 이에 한정되는 것이 아니라, 선택부(350)의 구성은 입력 어드레스 ADD를 디코딩하여 비휘발성 제어신호 Non_con 또는 휘발성 제어신호 V_con를 선택하는 디코딩 수단으로 구성될 수도 있다.
리드/라이트 구동부(400)는 선택부(300)의 출력이 비휘발성 메모리의 리드/라이트 신호인지 휘발성 메모리의 리드/라이트 신호인지의 여부에 따라 메모리 셀의 리드/라이트 동작을 제어하도록 한다. 따라서, 입력되는 입력 어드레스 ADD에 의해 비휘발성 데이터 리드/라이트 제어부(100)와 휘발성 데이터 리드/라이트 제어부(200)가 선택적으로 동작하여 별도의 동작 특성을 갖는 리드/라이트 제어신호를 발생하게 된다.
즉, 리드/라이트 구동부(400)는 메모리 셀로부터 인가된 센싱 전압을 센싱 및 증폭하여 입/출력 데이터 버스에 출력하고, 메모리 셀에 라이트 하고자 하는 데이터에 대응하는 구동전압을 생성하여 메모리 셀에 공급한다.
도 7은 본 발명에 따른 반도체 메모리 장치의 라이트 동작을 설명하기 위한 도면이다. 여기서, 비휘발성 메모리 동작에 해당하는 라이트 전압을 "NVM"라 정의 하고, 휘발성 메모리 동작에 해당하는 라이트 전압을 "VM"라 정의한다.
그리고, 도 7에서는 본 발명의 반도체 메모리 장치가 상 변화 메모리 장치(PRAM)로 이루어진 경우를 그 실시예로 설명하고자 한다. 하지만, 본 발명은 이에 한정되는 것이 아니며 본 발명의 반도체 메모리 장치는 비휘발성 특성을 갖는 강유전체 메모리 장치(FeRAM) 또는 자기저항 메모리 장치(MRAM)로 이루어질 수도 있다.
상 변화 저항 소자의 탑 전극과 버텀 전극 사이에 일정 시간 동안 전류를 흘리게 되면 고 열이 발생하게 된다. 이에 따라, 탑 전극과 버텀 전극에 가해 준 온도 상태에 의해 상 변화층의 상태가 결정상과 비결정상으로 변하게 된다.
이때, 일정 시간 동안 저 전류를 흘리게 되면 저온 가열 상태에 의해 결정상이 형성되어 저 저항 소자인 상 변화 저항 소자가 세트(SET) 상태가 된다. 반대로, 일정 시간 동안 고 전류를 흘리게 되면 고온 가열 상태에 의해 비결정상이 형성되어 고 저항 소자인 상 변화 저항 소자가 리셋(RESET) 상태가 된다. 따라서, 이 두 개의 상(Phase) 차이가 전기적인 저항 변화로 표현되어 나타나게 된다.
이에 따라, 라이트 동작 모드시 세트(Set) 상태를 라이트 하기 위해 상 변화 저항 소자에 낮은 전압을 긴 시간 동안 인가하게 된다. 반면에, 라이트 동작 모드시 리셋(Reset) 상태를 라이트 하기 위해 상 변화 저항 소자에 높은 전압을 짧은 시간 동안 인가하게 된다.
즉, 리드/라이트 구동부(400)에 비휘발성 제어신호 Non_con가 활성화되어 입력될 경우 리드/라이트 구동부(400)는 라이트 전압을 Reset_NVM, Set_NVM 레벨로 제어하게 된다.
이때, 본 발명의 상 변화 메모리 장치가 비휘발성 메모리 장치로 동작하게 될 경우 휘발성 메모리 장치로 동작하는 경우보다 Reset_NVM, Set_NVM와 같이 라이트 전압을 높게 인가하고 라이트 시간을 길게 제어하게 된다.
반면에, 리드/라이트 구동부(400)에 휘발성 제어신호 V_con가 활성화되어 입력될 경우 리드/라이트 구동부(400)는 라이트 전압을 Reset_VM, Set_VM 레벨로 제어하게 된다.
이때, 본 발명의 상 변화 메모리 장치가 휘발성 메모리 장치로 동작하게 될 경우 별도의 리프레쉬 동작이 필요하게 된다. 이에 따라, 휘발성 메모리로 동작하게 될 경우 비휘발성 메모리 장치로 동작하는 경우보다 Reset_VM, Set_VM와 같이 라이트 전압을 낮게 인가하고 라이트 시간을 짧게 제어하게 된다.
도 8은 본 발명에 따른 반도체 메모리 장치의 내구성(Endurance)에 관한 특성을 설명하기 위한 도면이다.
본 발명의 상 변화 메모리 장치가 비휘발성 메모리 장치로 동작하게 될 경우 높은 리셋 전압 Reset_NVM과 낮은 세트 전압 Set_NVM에 의해 리드/라이트 동작이 이루어진다.
이와 같이 상 변화 메모리 장치가 비휘발성 메모리 장치로 동작하게 될 경우 라이트 전압의 동작 범위가 크고 라이트 시간이 길어지게 된다. 이러한 경우 셀에 전압 레벨이 높은 라이트 전압이 긴 시간 동안 인가되어 셀의 저항이 커짐으로써 수명이 짧아지는 것을 알 수 있다.
반면에, 본 발명의 상 변화 메모리 장치가 휘발성 메모리 장치로 동작하게 될 경우 낮은 리셋 전압 Reset_VM과 낮은 세트 전압 Set_VM에 의해 리드/라이트 동작이 이루어진다.
이와 같이, 상 변화 메모리 장치가 휘발성 메모리 장치로 동작하게 될 경우 라이트 전압의 동작 범위가 작고 라이트 시간이 짧아지게 된다. 이러한 경우 셀에 전압 레벨이 낮은 라이트 전압이 짧은 시간 동안 인가되어 동작 속도가 빨라지고 수명이 길어지는 것을 알 수 있다.
도 9는 본 발명에 따른 반도체 메모리 장치의 데이터 유지(Data Retention) 특성을 설명하기 위한 도면이다.
본 발명의 상 변화 메모리 장치가 비휘발성 메모리 장치로 동작하게 될 경우 리셋 전압 Reset_NVM과 세트 전압 Set_NVM이 동작 범위가 크고 라이트 시간이 길어지게 된다. 이에 따라, 데이터 유지 특성이 향상되어 10년 이상 데이터를 비휘발성으로 유지할 수 있도록 한다.
반면에, 본 발명의 상 변화 메모리 장치가 휘발성 메모리 장치로 동작하게 될 경우 리셋 전압 Reset_VM과 세트 전압 Set_NVM의 전압 레벨이 낮고 라이트 시간이 짧아지게 된다. 이러한 경우 데이터 유지 특성이 저하되어 리프레쉬 동작을 자주 수행해야 한다.
반도체 메모리 장치가 비휘발성 메모리 장치일 경우 휘발성 메모리 장치에 비해 수명이 짧은 단점이 있다. 반면에, 반도체 메모리 장치가 휘발성 메모리 장치일 경우 코드 데이터를 비휘발성으로 저장할 수 없게 되는 문제점이 있다.
이에 따라, 본 발명은 상술된 2가지의 단점을 모두 보완하기 위해 비휘발성 메모리 영역과 휘발성 메모리 영역을 모두 포함하고 각각의 메모리 동작 특성에 맞게 서로 다른 리드/라이트 동작을 수행하도록 한다.
즉, 메모리 셀 영역을 비휘발성 데이터 영역과 휘발성 데이터 영역으로 구분하고, 비휘발성 영역의 메모리 셀을 동작시키기 위한 어드레스가 입력되면 비휘발성 동작 모드로 인식하여 리드/라이트 제어 신호를 생성하고, 휘발성 영역의 메모리 셀을 동작시키기 위한 어드레스가 입력되면 휘발성 동작 모드로 인식하여 그에 상응하는 리드/라이트 제어신호를 생성하게 된다.
이러한 본 발명은 하나의 칩 내에서 비휘발성 메모리 영역과 휘발성 메모리 영역을 모두 구비함으로써 코드(Code) 데이터와 워킹(Working) 데이터를 모두 지원함과 동시에 각각의 동작 특성을 만족할 수 있도록 한다.
도 1a 및 도 1b는 종래의 상 변화 저항 소자를 설명하기 위한 도면.
도 2a 및 도 2b는 종래의 상 변화 저항 소자의 원리를 설명하기 위한 도면.
도 3은 종래의 상 변화 저항 셀의 라이트 동작을 설명하기 위한 도면.
도 4는 본 발명에 따른 반도체 메모리 장치의 리드/라이트 제어 방법을 설명하기 위한 플로우 챠트.
도 5는 본 발명에 따른 반도체 메모리 장치의 메모리 영역을 설명하기 위한 도면.
도 6은 본 발명에 따른 반도체 메모리 장치의 구성도.
도 7은 본 발명에 따른 반도체 메모리 장치의 라이트 동작을 설명하기 위한 도면.
도 8은 본 발명에 따른 반도체 메모리 장치의 내구성을 설명하기 위한 도면.
도 9는 본 발명에 따른 반도체 메모리 장치의 데이터 유지 특성을 설명하기 위한 도면.

Claims (12)

  1. 비휘발성 데이터를 저장하는 비휘발성 데이터 영역과, 휘발성 데이터를 저장하는 휘발성 데이터 영역을 포함하여 입력 어드레스에 의해 구분되는 메모리 영역;
    상기 입력 어드레스가 비휘발성 데이터 어드레스일 경우 상기 비휘발성 데이터 영역의 액세스 동작을 수행하기 위한 비휘발성 제어신호를 출력하는 비휘발성 데이터 리드/라이트 제어수단;
    상기 입력 어드레스가 휘발성 데이터 어드레스일 경우 상기 휘발성 데이터 영역의 액세스 동작 및 리프레쉬 동작을 수행하기 위한 휘발성 제어신호를 출력하는 휘발성 데이터 리드/라이트 제어수단;
    상기 비휘발성 제어신호 및 상기 휘발성 제어신호 중 하나를 선택하기 위한 선택 수단; 및
    상기 선택 수단의 출력에 따라 상기 비휘발성 제어신호의 활성화시 상기 비휘발성 데이터 영역의 리드/라이트 동작을 수행하고, 상기 휘발성 제어신호의 활성화시 상기 휘발성 데이터 영역의 리드/라이트 동작 및 상기 리프레쉬 동작을 수행하는 리드/라이트 구동부를 포함하는 것을 특징으로 하는 반도체 메모리 장치.
  2. 제 1항에 있어서, 상기 입력 어드레스를 버퍼링하여 상기 비휘발성 데이터 어드레스 및 상기 휘발성 데이터 어드레스를 출력하는 반도체 메모리 장치.
  3. 제 1항에 있어서, 상기 비휘발성 데이터 영역과 상기 휘발성 데이터 영역은 상 변화 메모리를 포함하는 것을 특징으로 하는 반도체 메모리 장치.
  4. 제 3항에 있어서, 상기 비휘발성 제어신호가 활성화될 경우 상기 리드/라이트 구동부는 상기 비휘발성 데이터 영역에 제 1라이트 전압을 제 1시간 동안 공급하고, 상기 휘발성 제어신호가 활성화될 경우 상기 리드/라이트 구동부는 상기 휘발성 데이터 영역에 상기 제 1라이트 전압보다 낮은 제 2라이트 전압을 상기 제 1시간 보다 짧은 제 2시간 동안 공급하는 것을 특징으로 하는 반도체 메모리 장치.
  5. 제 1항에 있어서, 상기 비휘발성 데이터 영역과 상기 휘발성 데이터 영역은 강유전체 메모리를 포함하는 것을 특징으로 하는 반도체 메모리 장치.
  6. 제 1항에 있어서, 상기 비휘발성 데이터 영역과 상기 휘발성 데이터 영역은 자기 저항 메모리를 포함하는 것을 특징으로 하는 반도체 메모리 장치.
  7. 제 1항에 있어서, 상기 선택수단은
    상기 입력 어드레스를 판단하여 선택신호를 출력하는 선택 제어부; 및
    상기 선택신호에 따라 상기 비휘발성 제어신호 및 상기 휘발성 제어신호 중 하나를 선택하는 선택부를 포함하는 것을 특징으로 하는 반도체 메모리 장치.
  8. 제 7항에 있어서, 상기 선택부는 멀티플렉서를 포함하는 것을 특징으로 하는 반도체 메모리 장치.
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
KR1020070141514A 2007-12-31 2007-12-31 반도체 메모리 장치 KR100929313B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070141514A KR100929313B1 (ko) 2007-12-31 2007-12-31 반도체 메모리 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070141514A KR100929313B1 (ko) 2007-12-31 2007-12-31 반도체 메모리 장치

Publications (2)

Publication Number Publication Date
KR20090073541A KR20090073541A (ko) 2009-07-03
KR100929313B1 true KR100929313B1 (ko) 2009-11-27

Family

ID=41330681

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070141514A KR100929313B1 (ko) 2007-12-31 2007-12-31 반도체 메모리 장치

Country Status (1)

Country Link
KR (1) KR100929313B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040078688A (ko) * 2002-02-08 2004-09-10 소니 가부시끼 가이샤 복합 기억 회로 및 같은 복합 기억 회로를 가지는 반도체장치
KR20050022274A (ko) * 2003-08-27 2005-03-07 가부시끼가이샤 르네사스 테크놀로지 반도체 집적회로
KR20050078206A (ko) * 2004-01-30 2005-08-04 삼성전자주식회사 불휘발성 메모리와 호스트간에 버퍼링 동작을 수행하는멀티 포트 휘발성 메모리 장치, 이를 이용한 멀티-칩패키지 반도체 장치 및 이를 이용한 데이터 처리장치
KR20070042501A (ko) * 2006-11-10 2007-04-23 스펜션 엘엘씨 불휘발성 반도체 기억장치용 섹터 보호 회로, 섹터 보호방법 및 불휘발성 반도체 기억장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040078688A (ko) * 2002-02-08 2004-09-10 소니 가부시끼 가이샤 복합 기억 회로 및 같은 복합 기억 회로를 가지는 반도체장치
KR20050022274A (ko) * 2003-08-27 2005-03-07 가부시끼가이샤 르네사스 테크놀로지 반도체 집적회로
KR20050078206A (ko) * 2004-01-30 2005-08-04 삼성전자주식회사 불휘발성 메모리와 호스트간에 버퍼링 동작을 수행하는멀티 포트 휘발성 메모리 장치, 이를 이용한 멀티-칩패키지 반도체 장치 및 이를 이용한 데이터 처리장치
KR20070042501A (ko) * 2006-11-10 2007-04-23 스펜션 엘엘씨 불휘발성 반도체 기억장치용 섹터 보호 회로, 섹터 보호방법 및 불휘발성 반도체 기억장치

Also Published As

Publication number Publication date
KR20090073541A (ko) 2009-07-03

Similar Documents

Publication Publication Date Title
US7426134B2 (en) Sense circuit for resistive memory
TWI459388B (zh) 具有後程式化操作電阻飄移飽和之多重層級單元相位改變記憶體裝置，使用此類裝置之記憶體系統及讀取記憶體裝置之方法
US7646632B2 (en) Integrated circuit for setting a memory cell based on a reset current distribution
US7679980B2 (en) Resistive memory including selective refresh operation
US11948631B2 (en) Memory device and operating method thereof
KR101435128B1 (ko) 저항체를 이용한 비휘발성 메모리 장치
US8000132B2 (en) Method for efficiently driving a phase change memory device
US8050083B2 (en) Phase change memory device and write method thereof
JP2006127583A (ja) 不揮発性半導体記憶装置及び相変化メモリ
JP2009020998A (ja) 読み出しエラーを減らすことができるマルチレベル相変化メモリ装置及びその読み出し方法
JP2008276928A (ja) プリ読み出し動作抵抗移動回復を有するマルチプルレベルセル相変化メモリ装置、そのメモリ装置を搭載したメモリシステム、そのメモリ装置を読み出す方法
KR100887069B1 (ko) 상 변화 메모리 장치
KR101201858B1 (ko) 반도체 메모리 장치
US10580488B2 (en) Memory device for generating a compensation current based on a difference between a first read voltage and a second read voltage and a method of operating the same
US8385109B2 (en) Nonvolatile memory device and method for controlling the same
JP2008071480A (ja) 分流されたメモリセルを有する抵抗メモリ
US8861286B2 (en) Verification read data output circuit of a semiconductor device and method for operating the same
KR100929313B1 (ko) 반도체 메모리 장치
KR20090016206A (ko) 저항체를 이용한 비휘발성 메모리 장치 및 그 구동 방법
CN109754835B (zh) 存储装置
KR20090016189A (ko) 상 변화 메모리 장치
KR101037487B1 (ko) 반도체 메모리 장치
CN112447205A (zh) 半导体存储装置
KR100905166B1 (ko) 상 변화 메모리 장치
KR102407455B1 (ko) 메모리 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee