KR20070042501A - 불휘발성 반도체 기억장치용 섹터 보호 회로, 섹터 보호방법 및 불휘발성 반도체 기억장치 - Google Patents

불휘발성 반도체 기억장치용 섹터 보호 회로, 섹터 보호방법 및 불휘발성 반도체 기억장치 Download PDF

Info

Publication number
KR20070042501A
KR20070042501A KR1020067023673A KR20067023673A KR20070042501A KR 20070042501 A KR20070042501 A KR 20070042501A KR 1020067023673 A KR1020067023673 A KR 1020067023673A KR 20067023673 A KR20067023673 A KR 20067023673A KR 20070042501 A KR20070042501 A KR 20070042501A
Authority
KR
South Korea
Prior art keywords
sector
circuit
storage unit
data
command
Prior art date
Application number
KR1020067023673A
Other languages
English (en)
Inventor
가즈히데 구로사키
Original Assignee
스펜션 엘엘씨
스펜션 저팬 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스펜션 엘엘씨, 스펜션 저팬 리미티드 filed Critical 스펜션 엘엘씨
Priority to KR1020067023673A priority Critical patent/KR20070042501A/ko
Publication of KR20070042501A publication Critical patent/KR20070042501A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/22—Safety or protection circuits preventing unauthorised or accidental access to memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/24—Memory cell safety or protection circuits, e.g. arrangements for preventing inadvertent reading or writing; Status cells; Test cells

Abstract

본 발명의 섹터 보호 회로는 섹터마다 또는 섹터 그룹마다 섹터의 보호 상태의 유무를 의미하는 데이터를 저장하는 불휘발성 저장부와, 섹터마다 또는 섹터 그룹마다 섹터의 보호 상태의 유무를 의미하는 데이터를 저장하는 휘발성 저장부를 가진다. 통상은 상기 불휘발성 저장부와 상기 휘발성 저장부의 적어도 한쪽에 섹터 또는 섹터 그룹의 보호를 나타내는 데이터가 저장되어 있는 경우에는 당해 섹터 또는 섹터 그룹을 보호한다. 이 상태에 있어서, 소정의 커맨드를 받으면, 상기 휘발성 저장부의 데이터만을 유효로 한다.

Description

불휘발성 반도체 기억장치용 섹터 보호 회로, 섹터 보호 방법 및 불휘발성 반도체 기억장치{SECTOR PROTECTION CIRCUIT AND SECTOR PROTECTION METHOD FOR NON-VOLATILE SEMICONDUCTOR STORAGE DEVICE, AND NON-VOLATILE SEMICONDUCTOR STORAGE DEVICE}
본 발명은 섹터에 저장된 데이터를 보호하기 위한 섹터 보호 회로 및 섹터 보호 기능을 가지는 불휘발성 반도체 기억장치에 관한 것이다.
플래쉬 메모리는 데이터의 리라이트(rewrite)가 가능한 RAM(Random access Memory)의 장점과 전원을 끈 후에도 데이터를 보관 유지 가능한 ROM(Read 0nly Memory)의 장점을 겸비하는 불휘발성의 반도체 기억장치이다. 플래쉬 메모리의 기억 영역은 섹터라고 불리는 단위의 집합으로서 구성되고, 데이터의 소거는 칩 일괄 또는 섹터 단위로 실행된다. 일반적인 플래쉬 메모리에는 저장된 부트 프로그램 등의 중요한 프로그램이 오동작 버그(bug) 등에 의하여 리라이트되지 않도록 설정하기 위한 보호 기능이 구비된다. 예를 들면, 부트 블록형 플래쉬 메모리에서는 부트 블록이라고 불리는 블록을 구비함으로써 하드웨어적인 쓰기/소거를 금지하는 것이 가능하다.
이러한 보호 기능을 가지는 플래쉬 메모리로서 메모리 영역을 몇 개의 섹터 (또는 블록)로 분할하여, 각각의 섹터에 대하여 개별적으로 보호하거나 보호해제하거나 하는 것이 가능한 섹터 보호 기능을 가지는 플래쉬 메모리가 알려져 있고, 그 섹터 보호 기능은 불휘발성 셀인 PPB(Persistent Protection Bit)와 휘발성 셀인 DPB(Dynamic Protection Bit)라고 하는 2개의 비트를 이용하여 실현되고 있다. 이러한 PPB 및 DPB는 각 섹터마다 대응하여 구비되어 있고, 대응하는 섹터에의 하드웨어적인 쓰기/소거를 개별적으로 금지하는 것이 가능하다.
[발명의 개시]
이 중 휘발성 셀인 DPB에의 섹터 보호 커맨드의 리라이트(쓰기/소거)는 개개의 DPB로의 개별 커맨드 입력에 의하여 용이하게 실행할 수 있다.
한편, 불휘발성 셀인 PPB의 섹터 보호 커맨드의 리라이트에 있어서는 비교적 번잡한 프로세스가 요구된다. 구체적으로는, PPB에의 기록(섹터 보호)은 각각의 PPB에 대한 커맨드 입력(또는 특정의 입력 핀으로부터의 고전압 인가)에 의하여 비교적 용이하게 실행 가능하지만, 소거(섹터 보호해제)는 복수의 PPB의 일괄 소거에 따를 필요가 있다. 더구나, 이 소거 동작은 PPB의 과소거를 피하기 위하여, 미리 모든 PPB에 기록을 한 후에 실행할 필요가 있다.
더구나, 상술한 섹터 보호 기능은 PPB 또는 DPB의 적어도 한쪽이 보호 상태가 되어 있으면 섹터에 저장되어 있는 데이터의 리라이트가 보호되도록 설계되어 있기 때문에, 일단 PPB에 의한 섹터 보호를 실시하면, 그 후에 섹터 내의 데이터를 리라이트하기 위하여는 PPB를 일괄 소거할 필요가 있다. 더구나, 특정 핀에 고전압을 인가하여 일시적으로 섹터 보호를 해제하는 방법도 있지만, 고전압 인가를 전제 로 하기 때문에, 온 보드 상태에서 실행하는 것은 실용상 곤란하다.
본 발명은 이러한 문제를 감안하여 이루어진 것으로서, 그 목적은 PPB에의 소거 동작을 실행하지 않고, 섹터의 리라이트를 가능하게 하는 불휘발성 반도체 기억장치용 섹터 보호 회로 및 그것을 구비한 불휘발성 반도체 기억장치를 제공하는 것이다.
본 발명은 섹터마다 또는 섹터 그룹마다 보호 상태의 유무를 의미하는 데이터를 저장하는 불휘발성 저장부와, 섹터마다 또는 섹터 그룹마다 보호 상태의 유무를 의미하는 데이터를 저장하는 휘발성 저장부와, 상기 불휘발성 저장부와 상기 휘발성 저장부의 적어도 한쪽에 섹터 또는 섹터 그룹의 보호를 나타내는 데이터가 저장되어 있는 경우에는 당해 섹터 또는 섹터 그룹을 보호하는 상태에 있어서, 제1 커맨드를 받으면 상기 휘발성 저장부의 데이터만을 유효로 하는 회로를 가지는 섹터 보호 회로이다.
상기 회로는 상기 불휘발성 저장부의 데이터와, 상기 휘발성 저장부의 데이터와, 상기 제1 커맨드에 따른 신호를 논리 연산하는 회로를 포함하는 구성으로 할 수 있다.
또한, 상기 회로는 상기 제1 커맨드를 받으면, 상기 불휘발성 저장부의 데이터의 출력을 블록하는 회로를 포함하는 구성으로 할 수 있다.
또한, 상기 회로는 상기 불휘발성 저장부의 데이터의 리라이트를 금지하는 신호가 세트되어 있을 때에는 상기 제1 커맨드를 무효로 하는 구성으로 할 수 있다.
또한, 상기 회로는 상기 불휘발성 저장부의 데이터의 리라이트를 금지하는 제2 커맨드를 받으면, 상기 제1 커맨드를 무효로 하는 구성으로 할 수 있다.
또한, 상기 회로는 상기 불휘발성 저장부의 데이터와, 상기 휘발성 저장부의 데이터와, 상기 제1 커맨드에 따른 신호와, 상기 불휘발성 저장부의 데이터의 리라이트를 금지하는 제2 커맨드에 따른 신호를 논리 연산하는 회로를 포함하는 구성으로 할 수 있다.
상기 불휘발성 저장부의 데이터는, 예를 들면 일괄 소거되는 구성이다.
본 발명은, 또한 섹터마다 또는 섹터 그룹마다 보호 상태의 유무를 의미하는 데이터를 저장하는 불휘발성 저장부와, 섹터마다 또는 섹터 그룹마다 보호 상태의 유무를 의미하는 데이터를 저장하는 휘발성 저장부와, 제1 커맨드를 받으면, 상기 불휘발성 저장부의 데이터 출력을 무효화하는 동시에, 상기 휘발성 저장부의 데이터 출력을 유효화하는 회로를 가지는 섹터 보호 회로이다. 상기 회로는 제2 커맨드를 받으면 상기 제1 커맨드를 무효화하는 구성으로 할 수 있다. 또한, 상기 제2 커맨드는 상기 불휘발성 저장부의 데이터의 리라이트를 금지하는 커맨드인 구성으로 할 수 있다.
본 발명은 또한, 상기 섹터 보호 회로를 구비하고 있는 반도체 장치를 포함한다.
또한, 본 발명은 소정의 커맨드의 입력이 없는 상태에 있어서, 섹터마다 또는 섹터그룹마다 보호 상태의 유무를 의미하는 데이터를 저장하는 불휘발성 저장부와, 섹터마다 또는 섹터 또는 섹터 그룹마다의 보호 상태의 유무를 의미하는 데이 터를 저장하는 휘발성 저장부와의 적어도 한쪽에 섹터 또는 섹터 그룹의 보호를 나타내는 데이터가 저장되어 있는 경우에는 당해 섹터 또는 섹터 그룹을 보호하는 단계와과, 상기 소정의 커맨드를 받으면 상기 휘발성 저장부의 데이터만을 유효로 하는 단계를 가지는 섹터 보호 방법이다.
이 방법에 있어서, 상기 불휘발성 저장부의 데이터의 리라이트를 금지하는 제2 커맨드를 받으면, 상기 제1 커맨드를 무효로 하는 단계를 가지는 구성으로 할 수 있다.
본 발명에 의하여, 섹터의 리라이트를 실행하는 데 있어서 섹터 보호 회로를 구성하는 PPB(불휘발성 저장부)에의 소거 동작이 불필요하게 되고, 커맨드 입력에 의한 용이한 섹터 리라이트가 실행가능하게 된다.
도 1은 본 발명의 불휘발성 반도체 기억장치가 구비하는 섹터 보호 회로의 회로도이다.
도 2는 본 발명의 섹터 보호 회로하에서, 리라이트하고자 하는 섹터에 대응하는 PPB 셀에 섹터 보호 정보가 저장되어 있는 경우에, 당해 섹터의 리라이트 동작을 설명하기 위한 흐름도이다.
도 3은 본 발명의 섹터 보호 회로가 구비된 불휘발성 반도체 기억장치의 블록도이다.
도 4는 본 발명의 DPB 회로를 구성하는 개개의 DPB 내의 회로도이다.
도 5는 본 발명의 PPB 회로를 구성하는 개개의 PPB 내의 회로도이다.
도 6은 본 발명의 섹터 보호 회로의 동작을 설명하기 위한 타이밍 차트이다.
[발명을 실시하기 위한 최적 실시예]
아래에 도면을 참조하여, 본 발명을 실시하기 위한 최적 실시예에 대하여 설명한다. 또한, 본 발명의 섹터 보호 회로는 사실상 불휘발성 메모리를 구비한 임의의 타입의 반도체 장치에 적용하는 것이 가능하지만, 이하의 설명에 있어서는, 반도체 장치는 플래쉬 메모리 장치인 경우를 예를 들어 설명한다.
도 1은 본 발명의 불휘발성 반도체 기억장치가 구비하는 섹터 보호 회로의 개념적인 회로도이다. 이 회로에 의한 섹터 보호는, 예를 들면, 섹터마다 불휘발성 셀에 저장되는 PPB와 휘발성 셀에 저장되는 DPB의 2개의 비트에 의하여 실현된다. 또한, 복수의 섹터(예를 들면, 4개의 섹터)로 이루어지는 섹터 그룹마다 각각 1개의 PPB 및 DPB를 구비하여 보호를 실현하여도 좋고, 섹터 그룹마다 구비된 1의 PPB와 섹터마다 구비된 1의 DPB와에 의하여 보호를 실현하도록 하여도 좋다.
휘발성 저장부를 구성하는 DPB 회로(11)와 불휘발성 저장부를 구성하는 PPB회로(12)는 각각, 각 섹터에 대응하는 PPB 셀(PPB1 내지 PPBn) 및 DPB 셀(DPB1 내지 DPBn)을 구비하고 있다. 이러한 PPB 셀 및 DPB 셀은 행(row) 및 열(column)의 형태로 배열시키는 것이 가능하다. 도 1에 나타낸 예에 의하면, DPB 회로(11) 및 PPB 회로(12)가 열을 형성하고, 각각의 회로 내의 셀이 행을 형성하고 있다.
그리고, DPB 회로(11) 및 PPB 회로(12)로부터의 출력(DPBOUT 및 PPBOUT)은 각각 그 게이트 단자가 접지되어 소스 단자에 전원 전압 Vcc가 인가된다. p-MOS 트랜지스터(17, 18)의 드레인 단자에 입력된다. 또한, 후술하는 신호 처리를 거쳐, 대응하는 섹터에의 하드웨어적인 리라이트/소거를 개별적으로 금지 가능하다고 하여 섹터 보호를 실시한다. 또한, DPB 회로(11) 및 PPB 회로(12)에 구비된 개개의 DPB 및 PPB의 선택은 본 섹터 보호 회로에 접속되는 후술하는 디코더(미도시)로부터의 출력에 대응하여 실행된다.
선택된 섹터가 보호 상태에 있는 경우에는, 당해 섹터에 대응하여 구비된 DPB 셀은 로(low) 레벨 신호를 출력하고, PPB 셀은 하이(high) 레벨 신호를 출력한다. 이와 반대로, 선택된 섹터가 보호해제 상태에 있는 경우에는, 당해 섹터에 대응하여 구비된 DPB 셀은 하이 레벨 신호를 출력하고, PPB 셀은 로 레벨 신호를 출력한다.
DPB 회로(11)로부터의 출력 신호 DPBOUT는 인버터(19)를 통한 신호 DPBOUTB로서 NOR 게이트(16)의 한쪽의 접속 단자로 출력된다. 또한, PPB 회로(12)로부터의 출력 신호 PPBOUT는 NOR 게이트(16)의 한쪽의 입력 단자에 접속된 AND 게이트(15)의 한쪽의 입력 단자에 출력된다.
본 발명의 섹터 보호 회로는 PPB 셀에 의한 섹터 보호 정보의 전달을 무효(disable)로 하는 PPBDIS 신호가 입력 가능한 것으로 되어 있다. 이 PPBDIS 신호는 커맨드 입력(제1 커맨드)에 대응하여 커맨드 레지스터(미도시)로부터 입력된다. PPBDIS 신호가 하이 레벨일 때에는 PPB 셀에 의한 섹터 보호 정보의 전달이 무효로 되고, 로 레벨 때에는 그 섹터 프로젝트 정보는 유효하게 전달된다.
이 PPBDIS 신호에 추가하여 PPB 로크 회로(미도시)로부터 출력되는 PPBLOCK 신호도 입력 가능한 것으로 되어 있다. PPB 로크 회로에는 레지스터가 구비되어 있 고, 커맨드 입력(제2 커맨드)에 따라서 그 레지스터의 내용이 설정된다. 그 레지스터의 내용을 나타내는 것이 PPBLOCK 신호이다. PPBLOCK 신호는 PPB 셀의 리라이트를 가능 또는 금지로 하는 신호이다. 이 신호가 하이 레벨로 되어 있을 경우에는, PPB 셀의 리라이트가 금지되도록, PPBDIS 신호의 「PPB 셀에 의한 섹터 보호 정보의 전달을 무효로 하는 기능」을 무효로 하여 PPB 셀에 의한 섹터 보호 정보의 전달을 유효로 한다. 따라서, PPBDIS 신호의 여부에 관계없이, PPB 셀에 의하여 보호 상태로 되어 있는 섹터는 그 보호 레벨을 높게 유지할 수 있다. 반대로, PPBLOCK 신호가 로 레벨로 되어 있는 경우에는 PPBDIS 신호의 「PPB 셀에 의한 섹터 보호 정보의 전달을 무효로 하는 기능」을 유효로 한다.
PPBLOCK 신호는 NOT 게이트(13)에 입력되고, 이 NOT 게이트(13)로부터는 PPBLOCK 신호가 로 레벨(PPB 셀의 리라이트를 가능하게 하는 신호)일 때에는 하이 레벨의 신호가 출력되고, 하이 레벨(PPB 셀의 리라이트를 금지하는 신호)일 때에는 로 레벨의 신호가 출력된다.
이러한 NOT 게이트(13)로부터의 출력은 NAND 게이트(14)의 한쪽 단자에 입력되고, 이 NAND 게이트(14)의 다른 한쪽 단자에는 상술한 PPBDIS 신호가 입력된다.
NAND 게이트(14) 내부에서는 PPBDIS 신호와 PPBLOCK 신호에 기초한 논리 연산이 실행되고, 이러한 신호가 양쪽 모두 하이 레벨에 있을 때는 로 레벨의 신호가 출력되고, 적어도 한쪽이 로 레벨에 있을 때는 하이 레벨의 신호가 출력된다. 즉, PPBDIS 신호가 「PPB 셀에 의한 섹터 보호 정보의 전달을 무효로 하는 상태」에 있고, 또한 PPBLOCK 신호도 PPB 셀의 리라이트를 가능하게 하는 상태에 있는 경우에 만 로 레벨의 신호가 출력되고, 그 이외의 경우에는 하이 레벨의 신호가 출력된다.
NAND 게이트(14)로부터의 출력은 AND 게이트(15)의 한쪽 단자에 입력되고, AND 게이트(15)의 다른 한쪽 단자에 입력되는 PPB 회로(12)로부터의 신호 PPBOUT와의 사이에서 논리 연산이 실행된다. 그리고, 이 AND 게이트(15)로부터 NAND 게이트(14)로부터의 출력 신호와 PPB 회로(12)로부터의 신호 PPBOUT가 양쪽 모두 하이 레벨에 있는 경우에만 하이 레벨 신호가 출력된다. 즉, PPBDIS 신호와 PPBLOCK 신호의 적어도 한쪽이 각각 「PPB 셀에 의한 섹터 보호 정보의 전달을 유효로 하는 상태」이거나, 「PPB 셀의 리라이트를 금지하고 있는 상태」에 있는 경우(NAND 게이트(14)의 출력이 하이레벨)이고, 또한 선택된 섹터가 당해 섹터에 대응하여 구비된 PPB 셀에 의하여 보호 상태에 있는 경우에만 하이 레벨의 신호가 출력된다.
AND 게이트(15)로부터의 출력은 NOR 게이트(16)의 한쪽 단자에 입력되고, DPB 회로(11)로부터의 신호 DPBOUTB와의 사이에서 논리 연산이 실행된다. 또한, 이 NOR 게이트(16)에서는 AND 게이트(15)로부터의 출력 신호와 DPB 회로(11)로부터의 신호 DPBOUTB가 양쪽 모두 로 레벨에 있는 경우에만 하이 레벨 신호가 출력된다. 즉, PPBOUT 신호와 NAND 게이트(14)의 출력 신호의 적어도 한쪽이 각각 선택된 섹터가 대응하여 구비된 PPB 셀에 의하여 보호 상태에 없는지, PPB 셀의 리라이트를 가능하게 한 상태인 것과 동시에 PPB 셀에 의한 섹터 보호 정보의 전달을 무효로 하는 상태인 경우로서(AND 게이트(15)의 출력이 로 레벨), 또한 선택된 섹터가 대응하여 구비된 DPB 셀에 의하여 보호 상태에 없는 경우에만, 하이 레벨의 신호가 출력된다.
이렇게 하여 본 발명의 섹터 보호 회로로부터 섹터 보호를 위한 신호 SPB가 섹터 상태를 제어하는 회로(상태 제어 회로: 미도시)로 출력된다.
이러한 DPB를 구비하는 DPB 회로(11)에 의하면, 선택된 섹터가 보호 상태에 있을 때에는 DPBOUT가 로 레벨이 되고, SPB도 로 레벨이 된다. 이것에 의하여, 당해 섹터가 보호 상태에 있다는 정보가 상태 제어 회로에 전달되어 그 섹터에의 쓰기/소거를 금지한다.
또한, 상술한 PPB를 구비하는 PPB 회로(12)에 의하면, 선택된 섹터가 보호 상태일 때에는 PPBOUT가 하이 레벨이 되어 섹터 보호의 정보를 출력하고자 하지만, 도 1에 나타낸 회로에는 PPBDIS 및 PPBLOCK의 논리 회로인 NAND 게이트(14)가 부가되어 있기 때문에, 커맨드 입력에 대응한 신호인 PPBDIS (즉, PPB 셀에 의한 섹터 보호 정보의 전달을 유효로 하거나 무효로 하거나 하는 신호)가 하이레벨일 때는 PPB 회로(12)로부터의 섹터 보호의 정보가 전달되지 않게 된다. 이것에 의하여, 휘발성 셀인 DPB 셀 내에 저장되어 있는 섹터 보호 정보만이 선택적으로 유효한 것으로 된다.
다만, PPB 로크 회로 내의 레지스터에 PPB의 리라이트를 금지하는 정보가 설정되어 있을 경우에는, PPBLOCK가 하이 레벨이 되어 PPBDIS 신호(즉, PPB 셀에 의한 섹터 보호 정보의 전달을 무효로 하는 신호)가 무효로 되고, PPB 셀의 섹터 보호 정보가 유효하게 전달된다.
도 2는 본 발명의 섹터 보호 회로하에서, 리라이트하고자 하는 섹터에 대응하는 PPB셀에 섹터 보호 정보가 저장되어 있는 경우에, 당해 섹터의 리라이트 동작 을 설명하기 위한 흐름도이다.
우선, PPB 섹터 내에 저장되어 있는 섹터 보호 정보의 전달을 무효로 하는 커맨드를 발행한다(단계 S101). 이것에 의하여, 커맨드 레지스터는 하이 레벨의 PPBDIS 신호를 출력한다(단계 S102).
이 때, DPB 셀에 의하여, 당해 섹터에 대하여 보호 정보가 저장되어 있는 경우에는(단계 S103 : YES), 새로운 커맨드를 발행(단계 S104)하여, 그 DPB 셀의 보호 정보를 해제(UNLOCK)한다(단계 S105). 한편, 당해 섹터에 대하여 보호 정보가 저장되어 있지 않은 경우에는(단계 S103 : NO), 후술하는 단계 S106로 이동한다.
다음으로, 당해 섹터에 대하여, 프로그램 또는 소거를 실행하는 리라이트 커맨드를 발행한다(단계 S106). 이 때, PPB 셀의 리라이트가 금지되어 있지 않은 상태일 때(단계 S107 : PPBLOCK = L)에는 당해 섹터에 대하여 리라이트가 실행된다(단계 S108). 한편, PPB 셀의 리라이트가 금지되어 있는 상태일 때(단계 S107 : PPBLOCK = H)에는 당해 섹터에 대하여 리라이트는 실행되지 않고, 리라이트로부터 보호된다(단계 S109).
또한, 다른 플로우로서 DPB 셀의 보호 정보를 해제(UNLOCK)한 후에, PPB 섹터 내에 저장되어 있는 섹터 보호 정보의 전달을 무효로 하는 커맨드를 발행하여도 좋다.
이와 같이, 사용자는 PPB 셀에 보호 정보가 설정되어 있어도, 용이하게 섹터의 리라이트를 실행할 수 있다.
도 3은 상기 섹터 보호 회로가 구비된 본 발명의 불휘발성 반도체 기억장치 의 블럭도이다. 이 도에 있어서, /WE는 쓰기 제어를 위한 라이트 인에이블(write enable) 신호, /BYTE는 바이트(byte) 신호, /CE는 액세스하고자 하는 칩을 선택하는 칩 인에이블(chip enable) 신호, 그리고 /OE는 선택된 칩으로부터의 출력을 제어하는 아웃풋 인에이블(output enable) 신호이다. /WE, /BYTE, 및 /CE는 커맨드 레지스터 (202)를 구비하고 있는 상태 제어 회로(201)에 입력되고, /CE 및 /OE는 칩 선택 동작 및 당해 칩으로부터의 출력 제어 조작을 제어하는 논리 회로(208)에 입력된다.
상태 제어 회로(201) 및 커맨드 레지스터(202)에는 외부로부터 공급되는 제어 신호인 /WE, /BYTE 및 /CE, 어드레스 버스로부터의 어드레스 신호와, 데이터 버스로부터의 데이터 신호가 공급되고, 내부 회로에 대하여 읽어내기 동작, 프로그램 동작, 소거 동작 및 섹터 보호 동작을 제어한다.
또한, 상태 제어 회로(201)는 쓰기/소거를 실행하기 위한 프로그램/소거 전압을 제어하는 고전압 발생 회로(205)에 신호 출력하고, 어드레스 래치(209)에 의하여 제어되는 Y 디코더(210) 및 X 디코더(211)을 구동시킨다. 또한, 타이머(206)와의 사이에 신호를 교환하여 제어 시간의 컨트롤을 실시한다.
이 불휘발성 반도체 기억장치에는 복수의 셀이 배열된 셀 매트릭스(213)가 구비되어 있다. 이 셀 매트릭스(213)는 개개의 섹터를 구성하는 셀을 행렬 형태로 배열시켜 구성하는 것이 가능하다.
이 셀 매트릭스(213)의 행 디코더인 X 디코더(211)는 외부적으로 발생된 어드레스 또는 그 일부를 받고, 또한 섹터 내의 메모리 셀로 이루어지는 1개의 행을 선택하거나 활성화시키거나 한다.
이 X 디코더(211)는 어드레스 버스를 통하여 어드레스를 받고, 이 어드레스에 대응하는 단일의 행선(row line)을 선택하고, 그 행 내의 각 메모리 셀을 활성화시키기 위한 소정의 전압 레벨로 하거나, 또는 그 외의 행선으로부터 전압 공급되는 메모리 셀의 불활성화를 위하여 다른 전압 레벨로 하거나 한다.
Y 게이트(212)는 Y 디코더(210)로부터의 신호에 응답하여, 어드레스 버스로부터 받은 어드레스에 대응하는 열선을 선택한다.
본 장치는 감지 증폭기 및 비교기(214)를 가지고 있고, 어드레스된 메모리 셀 내에 저장되어 있는 데이터에 대응하는 열선 상의 전압 레벨을 검지하고, 소정의 기준 전압과 비교하여 그 결과를 출력한다.
또한, 본 장치는 데이터 입력/출력용의 I/O 버퍼(215)를 구비하고 있고, 이 I/0 버퍼(215)는 감지 증폭기(214)에 접속되어 있다. 또한, I/0 버퍼(215)는 어드레스된 메모리 셀과 도시하지 않는 I/O 데이터 핀을 결합한다.
본 발명의 섹터 보호 회로(203)는 어드레스 버스 라인에 접속된 디코더(204)로부터의 신호 WSZH(h) 및 WSZV(v)에 응답하여 상술한 DPB 회로(11) 내 및 PPB 회로(12) 내에 구비된 DPB 셀 및 PPB 셀을 선택한다. 이 회로에 의한 섹터 보호는, 예를 들면 섹터마다 불휘발성 셀에 저장되는 PPB와 휘발성 셀에 저장되는 DPB의 2개의 비트에 의하여 실현된다. 또한, 복수의 섹터(예를 들면, 4개의 섹터)로 이루어지는 섹터 그룹마다 각각 1개의 PPB 및 DPB를 구비하여 보호를 실현하여도 좋고, 섹터 그룹마다 구비된 1개의 PPB와 섹터마다 설치된 1개의 DPB에 의하여 보호를 실 현하도록 하여도 좋다.
이 섹터 보호 회로(203)에는 커맨드 입력에 기초하여, 커맨드 레지스터 (202)를 구비한 상태 제어 회로(201)로부터, DPB 셀을 세트하는 LOCK/UNLOCK 신호, 커맨드 레지스터(202)로부터 출력되는 PPBDIS 신호, 및 쓰기 제어 신호 WEXBB가 입력된다. 섹터 보호 회로(203)는 이들 신호를 처리하고, 그 결과를 SPB 신호로서 상태 제어 회로(201)에 출력한다. 또한, 레지스터(216)를 구비한 PPB 로크 회로(207)는 미리 레지스터 내에 저장된 정보를 섹터 보호 회로(203)에 출력한다.
본 발명의 불휘발성 반도체 기억장치는 섹터 보호 회로(203) 내에 구비된 DPB 회로에 의하여, 커맨드 선택된 섹터가 보호 상태에 있을 때에는 DPBOUT가 로 레벨이 되고, SPB도 로 레벨로 됨으로써, 당해 섹터가 보호 상태에 있다는 정보가 상태 제어 회로에 전달되어 그 섹터에의 쓰기/소거가 금지된다.
또한, 섹터 보호 회로(203) 내에 구비한 PPB 회로에 의하여, 커맨드 선택된 섹터가 보호 상태일 때는 PPBOUT가 하이 레벨이 되어 섹터 보호의 정보를 출력하고자 하지만, PPBDIS 및 PPBLOCK의 논리 회로인 NAND 게이트가 부가되어 있기 때문에, 커맨드 입력에 대응한 신호인 PPBDIS가 하이 레벨일 때에는 PPB 회로로부터의 섹터 보호의 정보가 전달되지 않는다. 다만, PPB 로크 회로(207) 내의 레지스터(216)에, PPB의 리라이트를 금지하는 정보가 구비되어 있는 경우에는, PPBLOCK이 하이 레벨이 되어 PPBDIS의 기능을 무효로 한다.
도 4는 DPB 회로를 구성하는 개개의 DPB 셀 내의 회로도의 예이다. DPB 선택 신호인 디코더로부터의 출력(WSZH(h), WSZV(v))은 NAND 게이트(31)에 입력되고, WSZH(h) 및 WSZV(v)의 양쪽 모두가 하이 레벨에 있을 때만 로 레벨의 신호를 출력한다. 이 NAND 게이트(31)로부터의 출력은 NOT 게이트(32)에 입력되고, NOT 게이트(32)로부터는 입력 신호가 로 레벨 때에는 하이 레벨의 신호, 입력 신호가 하이 레벨 때에는 로 레벨의 신호가 출력되고, M0S 트랜지스터(36) 및 MOS 트랜지스터(309) 게이트 단자에 입력된다.
DPB 세트 회로(33)는 커맨드 입력에 기초하여, 상태 제어 회로로부터 입력된 LOCK 신호 및 UNLOCK 신호에 따라 DPB를 세트(쓰기)하기 위한 것이다. 이 DPB 세트 회로(33)는 2개의 MOS 트랜지스터(34a, 34b)와 2개의 인버터(35a, 35b)로 구성된 플립플롭 회로로 하고, LOCK 신호는 MOS 트랜지스터(34a)의 게이트 단자에 입력되고, UNLOCK 신호는 MOS 트랜지스터(34b)의 게이트 단자에 입력된다. 한편, DPB의 리세트는 상태 제어 회로로부터의 리세트 신호 RESET가 MOS 트랜지스터(38)에 입력됨으로써 실행된다.
DPB 세트 회로(33)로부터는 2개의 MOS 트랜지스터(34a, 34b)의 ON/OFF의 이행에 대응한 펄스 신호가 출력되고, MOS 트랜지스터(39)와 접속된 MOS 트랜지스터(40)의 게이트 단자 및 리셋트 신호 RESET가 입력되는 MOS 트랜지스터(38)의 드레인 단자에 입력된다. 또한, DPB에의 쓰기는 상태 제어 회로로부터의 쓰기 신호 WEXBB가 MOS 트랜지스터(37)의 게이트 단자에 입력됨으로써 실행된다.
DPB 셀에 의한 보호/보호해제는 커맨드 발행에 의하여 실행된다. 커맨드 발행 후에 /WE 핀을 로 레벨로 하면 WEXBB가 하이 레벨이 되고, 그 기간에 WSZH (h) 및 WSZV(v)로 선택되는 섹터에 대하여 LOCK/UNLOCK 상태에 따른 기록이 실행된다.
도 5는 PPB 회로를 구성하는 개개의 PPB 셀 내의 회로도의 예이다. PPB 선택 신호인 디코더로부터의 출력(WSZH(h) 및 WSZV(v))은 NAND 게이트(41)에 입력되고, WSZH(h) 및 WSZV(v)의 양쪽 모두가 하이 레벨에 있을 때에만 로 레벨의 신호를 출력한다. 이 NAND 게이트(41)로부터의 출력은 NOT 게이트(42)에 입력되고, NOT 게이트(42)로부터는 입력 신호가 로 레벨일 때에는 하이 레벨의 신호가 출력되고, 입력 신호가 하이 레벨 때에는 로 레벨의 신호가 출력되어, M0S 트랜지스터(43) 및 M0S 트랜지스터(48)의 게이트 단자에 입력된다.
PPB 셀에의 쓰기는 외부로부터 입력되는 프로그램 커맨드에 따라, 단자 VPROG에 고전압을 인가하고, 신호의 PBPROG에 의하여, WSZH(h) 및 WSZV(v)로 선택되는 셀에 대하여 쓰기/읽기용의 게이트 단자 WRG에 고전압을 인가함으로써 1 셀마다 실행된다. 또한, PPB 셀의 소거는 게이트 단자 WRG에 네거티브 고전압, 소거용 외부 입력 단자 PPBE RSH에 포지티브 고전압을 인가하여 실행한다.
이 때, 쓰기/읽기용의 게이트 단자 WRG는, MOS 트랜지스터(49) 및 M0S 트랜지스터(50)에 접속되어 있다. 트랜지스터(49 및 50)는 각각 코어 셀과 마찬가지로 전하 축적층을 가지고, 전하 축적층과 단자 WRG에 접속되는 제어 게이트를 공유하고, 드레인 단자는 독립적으로 구비되어 있다. 트랜지스터(49)는 프로그램용으로 사용되고, 트랜지스터(50)는 리드용으로 사용된다. 또한, 프로그램용의 단자 VPROG는 2개의 P채널 MOS 트랜지스터(45, 46)의 각각의 소스 단자에 접속되어 있다. 이 때, P 채널 MOS 트랜지스터(45)의 드레인 단자는 P 채널 MOS 트랜지스터(46)의 게이트 단자와 접속되고, P 채널 MOS 트랜지스터(46)의 드레인 단자는 MOS 트랜지스 터(49)의 드레인 단자에 접속된다. 또한, 신호 PPBPROG에 대응하는 전압은 MOS 트랜지스터(43)와 직렬 접속된 MOS 트랜지스터(44)의 게이트에 인가되고, 그 출력은 상기 P 채널 MOS 트랜지스터(46)의 게이트에 입력된다. 또한, PPBERSH 노드는 모든 PPB 셀에서 공통으로 되어 있고, 일괄 소거가 이루어진다.
도 6은 본 발명의 섹터 보호 회로의 동작을 설명하기 위한 타이밍 차트(10)이다. 이미 설명한 바와 같이, 선택된 섹터가 보호 상태에 있는 경우에는 당해 섹터에 대응하여 구비된 DPB 셀은 로 레벨 신호를 출력하고, PPB 셀은 하이 레벨 신호를 출력한다.
이와 반대로, 선택된 섹터가 보호해제 상태에 있는 경우에는, 당해 섹터에 대응하여 구비된 DPB 셀은 하이 레벨 신호를 출력하고, PPB 셀은 로 레벨 신호를 출력한다. 여기에 나타낸 타이밍 차트에서는 DPBOUTB가 로 레벨, PPBOUT가 하이 레벨에 있기 때문에, 선택된 섹터는 보호 상태에 있다.
또한, PPBDIS 신호가 하이 레벨일 때에는 PPB 셀에 의한 섹터 보호 정보의 전달이 무효로 되고, 로 레벨일 때에는 그 섹터 보호 정보는 유효하게 전달된다.
이들 타이밍 차트에 나타내는 바와 같이, PPBDIS 신호의 레벨은 쓰기 제어 신호/WE에 동기하여, PPB 셀에 의한 섹터 보호 정보를 유효하게 전달시키는 상태로부터 무효로 하는 상태로 변화한다.
이 때, PPBLOCK 신호가 로 레벨에 있으면(도 6A), PPBDIS 신호의 「PPB 셀에 의한 섹터 보호 정보의 전달을 무효로 하는 기능」이 유효로 되는 결과, 하이레벨의 SPB 신호가 출력된다.
이와 반대로, PPBLOCK 신호가 하이 레벨에 있으면(도 6B), PPBDIS 신호의 「PPB 셀에 의한 섹터 보호 정보의 전달을 무효로 하는 기능」이 무효로 되는 결과, 로 레벨의 SPB 신호가 출력된다.
즉, PPBLOCK 신호가 로 레벨인 경우(도 6A)에는 섹터 보호 신호인 SPB 신호는 하이 레벨로 되고 PPBLOCK 신호가 하이 레벨인 경우(도 6B)에는 SPB 신호는 로 레벨이 유지된다.
표 1은 지금까지 설명한 본 발명의 섹터 보호 회로가 실행하는 섹터 보호를 실행하는 셀의 내용을 정리한 것이다. 또한, 「0」은 섹터 보호해제 상태, 「1」은 섹터 보호 상태를 의미한다.
(표 1)
CASE DPB PPB 섹터 보호 상태 PPB LOCK BIT 세트 PPB 무효 상태하에서의 섹터 보호 비트
1 0 0 없음 없음 --
2 1 0 있음 없음 DPB
3 0 1 있음 없음 --
4 1 1 있음 없음 DPB
5 0 0 없음 있음 --
6 1 0 있음 있음 DPB
7 0 1 있음 있음 PPB
8 1 1 있음 있음 DPB&PPB
이상 설명한 바와 같이, 본 발명에 있어서는 섹터 보호 기능을 가지는 불휘발성 반도체 기억장치에 있어서, 각 섹터에 대응한 불휘발성 셀인 PPB와 휘발성 셀인 DPB의 적어도 한쪽이 쓰기 상태에 있는 경우에, 「DPB의 데이터만을 유효로 하는 커맨드」를 구비한 것에 의하여, PPB에 대한 소거 동작을 실행하지 않고, 섹터 의 리라이트를 가능하게 하였다.
또한, PPB에의 리라이트를 금지하는 비트인 PBLOCK 비트가 세트되어 있는 경우에는, 상기의 「DPB의 데이터만을 유효로 하는 커맨드」를 무효로 하도록 하였다.
본 발명에 의하여, PPB에의 소거 동작을 실행하지 않고, 섹터의 리라이트를 가능으로 하는 불휘발성 반도체 기억장치를 제공하는 것이 가능해진다. 본 발명은 플래쉬 메모리와 같은 정보의 기억을 주된 기능으로 하는 불휘발성 반도체 기억장치 뿐만 아니라, 불휘발성 반도체 메모리를 일부로서 구비하는 시스템 LSI와 같은 반도체 장치를 포함하는 것이다.

Claims (13)

  1. 섹터마다 또는 섹터 그룹마다의 보호 상태의 유무를 의미하는 데이터를 저장하는 불휘발성 저장부와,
    섹터마다 또는 섹터 그룹마다의 보호 상태의 유무를 의미하는 데이터를 저장하는 휘발성 저장부와,
    상기 불휘발성 저장부와 상기 휘발성 저장부의 적어도 한쪽에 섹터 또는 섹터 그룹의 보호를 나타내는 데이터가 저장되어 있는 경우에는 당해 섹터 또는 섹터 그룹을 보호하는 상태에 있어서, 제1 커맨드를 받으면 상기 휘발성 저장부의 데이터만을 유효로 하는 회로를 구비하는 섹터 보호 회로.
  2. 제1항에 있어서, 상기 회로는 상기 불휘발성 저장부의 데이터와, 상기 휘발성 저장부의 데이터와, 상기 제1 커맨드에 따른 신호를 논리 연산하는 회로를 포함하는 섹터 보호 회로.
  3. 제1항에 있어서, 상기 회로는 상기 제1 커맨드를 받으면, 상기 불휘발성 저장부의 데이터의 출력을 블록하는 회로를 포함하는 섹터 보호 회로.
  4. 제1항 내지 제3항 중 어느 하나의 항에 있어서, 상기 회로는 상기 불휘발성 저장부의 데이터의 리라이트를 금지하는 신호가 세트되어 있을 때에는, 상기 제1 커맨드를 무효로 하는 섹터 보호 회로.
  5. 제1항 내지 제4항 중 어느 하나의 항에 있어서, 상기 회로는 상기 불휘발성 저장부의 데이터의 리라이트를 금지하는 제2 커맨드를 받으면, 상기 제1 커맨드를 무효로 하는 섹터 보호 회로.
  6. 제1항에 있어서, 상기 회로는 상기 불휘발성 저장부의 데이터와, 상기 휘발성 저장부의 데이터와, 상기 제1 커맨드에 따른 신호와, 상기 불휘발성 저장부의 데이터의 리라이트를 금지하는 제2 커맨드에 따른 신호를 논리 연산하는 회로를 포함하는 섹터 보호 회로.
  7. 제1항 내지 제6항 중 어느 하나의 항에 있어서, 상기 불휘발성 저장부의 데이터는 일괄 소거되는 섹터 보호 회로.
  8. 섹터마다 또는 섹터 그룹마다의 보호 상태의 유무를 의미하는 데이터를 저장하는 불휘발성 저장부와,
    섹터마다 또는 섹터 그룹마다의 보호 상태의 유무를 의미하는 데이터를 저장하는 휘발성 저장부와,
    제1 커맨드를 받으면, 상기 불휘발성 저장부의 데이터 출력을 무효화하는 동시에, 상기 휘발성 저장부의 데이터 출력을 유효화하는 회로를 가지는 섹터 보호 회로.
  9. 제8항에 있어서, 상기 회로는 제2 커맨드를 받으면 상기 제1 커맨드를 무효화하는 섹터 보호 회로.
  10. 제9항에 있어서, 상기 제2 커맨드는 상기 불휘발성 저장부의 데이터의 리라이트를 금지하는 커맨드인 섹터 보호 회로.
  11. 복수의 불휘발성 메모리 셀로 이루어지는 섹터를 복수 개 가지는 메모리 어레이와, 상기 복수의 섹터를 기록 및 소거 동작으로부터 보호하는 섹터 보호 회로를 구비하고, 상기 섹터 보호 회로는 제1항 내지 제10항 중 어느 하나의 항에 기재된 섹터 보호 회로를 구비하고 있는 반도체 장치.
  12. 소정의 커맨드의 입력이 없는 상태에 있어서, 섹터마다 또는 섹터 그룹마다의 보호 상태의 유무를 의미하는 데이터를 저장하는 불휘발성 저장부와, 섹터마다 또는 섹터 그룹마다의 보호 상태의 유무를 의미하는 데이터를 저장하는 휘발성 저장부의 적어도 한쪽에 섹터 또는 섹터 그룹의 보호를 나타내는 데이터가 저장되어 있는 경우에는 당해 섹터 또는 섹터 그룹을 보호하는 단계와,
    상기 소정의 커맨드를 받으면 상기 휘발성 저장부의 데이터만을 유효로 하는 단계를 구비하는 섹터 보호 방법.
  13. 제12항에 있어서, 상기 불휘발성 저장부의 데이터의 리라이트를 금지하는 커맨드를 받으면, 상기 소정의 커맨드를 무효로 하는 단계를 가지는 섹터 보호 방법.
KR1020067023673A 2006-11-10 2004-04-13 불휘발성 반도체 기억장치용 섹터 보호 회로, 섹터 보호방법 및 불휘발성 반도체 기억장치 KR20070042501A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020067023673A KR20070042501A (ko) 2006-11-10 2004-04-13 불휘발성 반도체 기억장치용 섹터 보호 회로, 섹터 보호방법 및 불휘발성 반도체 기억장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020067023673A KR20070042501A (ko) 2006-11-10 2004-04-13 불휘발성 반도체 기억장치용 섹터 보호 회로, 섹터 보호방법 및 불휘발성 반도체 기억장치

Publications (1)

Publication Number Publication Date
KR20070042501A true KR20070042501A (ko) 2007-04-23

Family

ID=38177324

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020067023673A KR20070042501A (ko) 2006-11-10 2004-04-13 불휘발성 반도체 기억장치용 섹터 보호 회로, 섹터 보호방법 및 불휘발성 반도체 기억장치

Country Status (1)

Country Link
KR (1) KR20070042501A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100929313B1 (ko) * 2007-12-31 2009-11-27 주식회사 하이닉스반도체 반도체 메모리 장치
KR20180070862A (ko) * 2016-12-19 2018-06-27 엘에스엠트론 주식회사 전압 센싱기능을 갖는 울트라 커패시터 모듈

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100929313B1 (ko) * 2007-12-31 2009-11-27 주식회사 하이닉스반도체 반도체 메모리 장치
KR20180070862A (ko) * 2016-12-19 2018-06-27 엘에스엠트론 주식회사 전압 센싱기능을 갖는 울트라 커패시터 모듈

Similar Documents

Publication Publication Date Title
US5197034A (en) Floating gate non-volatile memory with deep power down and write lock-out
JP5311784B2 (ja) 半導体装置
EP1143455B1 (en) Nonvolatile semiconductor memory device
US5673222A (en) Nonvolatile semiconductor memory device
EP0283238B1 (en) Non-volatile memory
US5513136A (en) Nonvolatile memory with blocks and circuitry for selectively protecting the blocks for memory operations
US6108236A (en) Smart card comprising integrated circuitry including EPROM and error check and correction system
US6073243A (en) Block locking and passcode scheme for flash memory
US6307783B1 (en) Descending staircase read technique for a multilevel cell NAND flash memory device
US5954818A (en) Method of programming, erasing, and reading block lock-bits and a master lock-bit in a flash memory device
US20060101301A1 (en) Non-volatile memory device
US5506806A (en) Memory protection circuit for EPROM
US6400624B1 (en) Configure registers and loads to tailor a multi-level cell flash design
USRE42551E1 (en) Block locking apparatus for flash memory
US9978455B2 (en) Semiconductor device
US7565477B2 (en) Semiconductor device and method of controlling the same
US20050237800A1 (en) Sector protection circuit for non-volatile semiconductor memory, sector protection method and non-volatile semiconductor memory
EP0632464B1 (en) Method of measuring the current of microcontroller memory cells and relative system
JP2842442B2 (ja) マイクロコンピュータ、不揮発性半導体記憶装置、ならびにその書込みおよび消去方法
JPWO2006046281A1 (ja) 不揮発性記憶装置の情報設定方法、および不揮発性記憶装置
KR20070042501A (ko) 불휘발성 반도체 기억장치용 섹터 보호 회로, 섹터 보호방법 및 불휘발성 반도체 기억장치
EP0326053A2 (en) Programmable memory data protection scheme
JPWO2005109445A1 (ja) 半導体装置および半導体装置の制御方法
KR100903697B1 (ko) 비휘발성 기억장치
JPH11250672A (ja) 不揮発性半導体記憶装置

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination