CN112309465A - 相变随机存取记忆体单元操作方法 - Google Patents

相变随机存取记忆体单元操作方法 Download PDF

Info

Publication number
CN112309465A
CN112309465A CN202010734298.4A CN202010734298A CN112309465A CN 112309465 A CN112309465 A CN 112309465A CN 202010734298 A CN202010734298 A CN 202010734298A CN 112309465 A CN112309465 A CN 112309465A
Authority
CN
China
Prior art keywords
phase change
change material
memory cell
random access
access memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010734298.4A
Other languages
English (en)
Inventor
吴昭谊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN112309465A publication Critical patent/CN112309465A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5678—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using amorphous/crystalline phase transition storage elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/008—Write by generating heat in the surroundings of the memory material, e.g. thermowrite
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0092—Write characterized by the shape, e.g. form, length, amplitude of the write pulse
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8413—Electrodes adapted for resistive heating

Landscapes

  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)

Abstract

在一些实施例中，本揭示案是关于相变记忆体单元的操作方法，此方法包括将第一数据状态及第二数据状态写入相变记忆体单元。为了写入第一数据状态，相变材料被加热到相变材料的熔点，随后在第一预定时间段内冷却到低于相变材料熔点的环境温度，从而固化相变材料以对应于第一数据状态。为了写入第二数据状态，将相变材料加热到其熔点，随后在第二预定冷却时间段内冷却到环境温度，从而固化相变材料以对应于第二数据状态。第二预定冷却时间段不同于第一预定时间段。

Description

相变随机存取记忆体单元操作方法
技术领域
本揭露是关于一种相变随机存取记忆体单元的操作方法。
背景技术
众多现代电子元件包含用以储存数据的电子记忆体。电子记忆体可为挥发性记忆体或非挥发性记忆体。挥发性记忆体在通电时储存数据，而非挥发性记忆体在断电时能够储存数据。相变随机存取记忆体(Phase-change random-access memory,PCRAM)元件是一种非挥发性记忆体，与其他常用的非挥发性记忆体相比，相变随机存取记忆体元件提供更快的速度及更低的功耗，同时保持较低的制造成本，因此是下一代非挥发性电子记忆体的得力候选。
发明内容
为了解决上述问题，本揭露提供一种相变记忆体单元的操作方法，包含下列步骤。通过将相变记忆体单元的相变材料加热到相变材料的熔点，从而液化相变材料，随后在一第一预定冷却时间段内将相变材料冷却到低于相变材料的熔点的一环境温度，从而固化相变材料以对应于一第一数据状态，由此将第一数据状态写入相变记忆体单元。通过将相变记忆体单元的相变材料加热到相变材料的熔点，从而液化相变材料，随后在一第二预定冷却时间段内将相变材料冷却到环境温度，从而固化相变材料以对应于一第二数据状态，由此将第二数据状态写入相变记忆体单元，第二预定冷却时间段不同于第一预定冷却时间段。
附图说明
为使本揭露的上述和其他目的、特征、优点与实施例能更明显易懂，所附附图的说明如下：
图1为根据本揭露一些实施例所绘示的耦合至控制器电路的相变随机存取记忆体(phase change random access memory,PCRAM)单元的一些实施例的横截面视图；
图2A为根据本揭露一些实施例所绘示的硬重设操作和设定操作的信号幅度相对于时间以及在逐渐冷却步骤期间具有恒定的递减速率的逐渐重设操作的时序示意图；
图2B为根据本揭露一些实施例所绘示的温度相对于时间的时序示意图；
图3为根据本揭露一些实施例所绘示的包含用以对相变随机存取记忆体阵列上的相变随机存取记忆体单元执行设定及逐渐重设操作的列及行电路系统的相变随机存取记忆体阵列的示意图；
图4为根据本揭露一些实施例所绘示的包括耦合至晶体管的相变随机存取记忆体单元的集成晶片的横截面视图；
图5A为根据本揭露一些实施例所绘示的硬重设操作和设定操作的信号幅度相对于时间以及在逐渐冷却步骤期间具有阶梯形波形的逐渐重设操作的时序示意图；
图5B为根据本揭露一些实施例所绘示的对应于图5A中温度相对于时间的时序示意图；
图6A和图6B为根据本揭露一些实施例所绘示的在逐渐重设操作中加长逐渐冷却步骤的第二时间段时电阻相对于信号幅度的效应曲线图；
图7为根据本揭露一些实施例所绘示的通过使用逐渐重设操作及硬重设操作的组合将中间电阻状态写入相变随机存取记忆体单元的信号幅度相对于时间的时序图；
图8为根据本揭露一些实施例所绘示的相变随机存取记忆体单元执行逐渐重设操作的方法的一些实施例的流程图。
根据惯常的作业方式，图中各种特征与元件并未依比例绘制，其绘制方式是为了以最佳的方式呈现与本案相关的具体特征与元件。此外，在不同附图间，以相同或相似的元件符号来指称相似的元件/部件。
【符号说明】
100:横截面视图
102:相变随机存取记忆体单元
104:底部电极
106:相变材料层
108:封盖层
110:顶部电极
112:控制器电路
m1:第一速率
m2:第二速率
m3:第三速率
m4:第四速率
m5:第五速率
m6:第六速率
p1:第一时间段
p2:第二时间段
p3:第三时间段
p4:第四时间段
p5:第五时间段
p6:第六时间段
p7:第七时间段
p8:第八时间段
p9:第九时间段
p10:第十时间段
p11:第十一时间段
t1:第一时间
t2:第二时间
t3:第三时间
t4:第四时间
t5:第五时间
t6:第六时间
d1:第一差值
d2:第二差值
d3:第三差值
200A:波形
200B:曲线
202:第二幅度
204:第四幅度
206:第三幅度
208:第一幅度
210:硬重设操作
212:熔化脉冲
214:硬重设冷却步骤
216:设定操作
218:加热脉冲
220:设定冷却步骤
222:第一逐渐重设操作
226:第一逐渐冷却步骤
228:第二逐渐重设操作
232:第二逐渐冷却步骤
234:读取操作
236:第二温度
237:第三温度
238:玻璃转变温度
240:第四温度
242:熔点
244:第一温度
300:示意图
302:晶体管
304:行解码器
306:列选择器
308:读/写驱动器
310:I/O缓冲器
312:控制器
314:列抑制器
316:脉冲计数器
SL:源极线
BL:位元线
WL:文字线
400:横截面视图
404:基板
406:源极
408:漏极
410:栅极介电层
412:栅电极
414:互连通孔
416:互连线
500A:时序图
500B:对应温度曲线
502:骤冷增量
520:设定阶梯状冷却步骤
526:第一阶梯状冷却步骤
532:第二阶梯状冷却步骤
600A:时序图
600B:曲线图
602:第一数据线
604:第二数据线
606:第三数据线
608:第四数据线
610:第五数据线
700:时序图
701:硬及逐渐重设操作
704:逐渐冷却步骤
706:硬冷却步骤
710:第五幅度
800:方法
802:操作
804:操作
804a:操作
804b:操作
806:操作
具体实施方式
以下揭示案提供众多不同实施例或实例以用于实施本案提供标的的不同特征。下文描述部件及配置的特定实例以简化本揭示案。当然，此些仅是实例，并非意欲限制。例如，下文描述中第一特征于第二特征上方或之上的形成可包括第一特征与第二特征直接接触而形成的实施例，及亦可包括第一特征与第二特征之间可能形成额外特征，以使得第一特征与第二特征不可直接接触的实施例。此外，本揭示案可在各种实例中重复元件符号及/或字母。此重复是以简单与明晰为目的，且其自身不规定本文论述的各种实施例及/或配置之间的关系。
此外，本案可能使用诸如“在...之下”、“在...下方”、“下部”、“在...之上”、“上部”等等空间相对术语以便于描述，以描述一个元件或特征与另一(或更多个)元件或特征的关系，如附图中所示。除附图中绘示的定向之外，空间相对术语意欲包括元件在使用或操作中的不同定向。设备可能以其他方式定向(旋转90度或其他定向)，且可由此同样理解本案所使用的空间相对描述词。
相变随机存取记忆体(Phase change random access memory,PCRAM)元件一般包括布置在耦合至控制电路系统的顶部与底部电极之间的相变材料(phase changematerial,PCM)层。相变随机存取记忆体元件用以基于电阻状态之间的可逆切换过程来操作。通过改变相变材料层的相位来实现可逆切换，相变材料层包括可基于例如通过焦耳加热的温度变化序列在非结晶性与结晶性之间改变相位的结构。焦耳加热包括电流流经导电材料时产生的热。当电流流经易受焦耳加热影响的底部电极时，相变材料层的温度升高。当相变材料层例如由于例如加热及冷却序列而从结晶性变为非结晶性时，相变材料层的电阻分别从低变高，此等加热及冷却序列受来自控制电路系统的施加电压偏压的控制。
电阻状态之间可逆切换过程包括设定操作及重设操作，此等操作利用不同的加热及冷却技术。设定及重设操作将数据写入相变随机存取记忆体单元。重设操作将第一幅度的信号(例如，电流或电压)施加至相变随机存取记忆体单元，以将相变材料层加热到高于其熔点的第一温度，随后减小此信号以将相变材料层快速冷却(例如，骤冷)到第二温度。在重设操作之后，相变材料层具有对应于高电阻状态的非结晶性结构。设定操作将第三幅度的信号(例如，电流或电压)施加至相变随机存取记忆体单元，以将相变材料层加热到处于其玻璃转变温度与其熔点之间的第三温度，随后相对于重设操作中的快速冷却(例如，骤冷)，缓慢降低信号以缓慢冷却相变材料层。在设定操作之后，相变材料层具有对应于低电阻状态的结晶性结构。具有第一(例如，高)电阻状态的相变随机存取记忆体单元对应于第一数据值(例如，逻辑“0”)，并且具有第二(例如，低)电阻状态的相变随机存取记忆体单元对应于第二数据值(例如，逻辑“1”)。当将读取信号(例如，电流或电压)施加至相变随机存取记忆体单元以执行读取操作时，侦测到读取电阻，指示对应于第二数据值的低电阻状态(例如，逻辑“1”)或对应于第一数据值的高电阻状态(例如，逻辑“0”)。然而，通过使用上述设定及重设操作，仅可将第一数据值及第二数据值写入相变随机存取记忆体单元及从相变随机存取记忆体单元读取。
本揭示案的各种实施例提供了一种执行逐渐重设操作的方法，以实现对相变随机存取记忆体单元的模拟程序化，从而提高相变随机存取记忆体元件的记忆体储存能力。逐渐重设操作的第一步将第一幅度的信号施加至相变随机存取记忆体单元，以将相变材料层加热到高于其熔点的第一温度。在第一时间段内以第一幅度施加信号，使得相变材料层熔化。逐渐重设操作的第二步是将信号从第一幅度逐渐减小到第二幅度，以冷却相变材料层。信号的逐渐减小是在大于前述快速冷却(例如骤冷)但小于前述慢速冷却的第二时间段内进行的。通过执行逐渐重设操作，可小心地控制相变随机存取记忆体单元的电阻状态，以储存多于第一数据值(例如，逻辑“0”)及第二数据值(例如，逻辑“1”)。逐渐重设操作可将例如对应于第一数据值(例如，逻辑“00”)的高电阻状态、对应于第二数据值(例如，逻辑“11”)的低电阻状态及对应于一或更多个额外数据值的一或更多个中间电阻状态(例如，对应于逻辑“01”的第一中间电阻状态及对应于逻辑“10”的第二中间电阻状态)写入相变随机存取记忆体单元。中间电阻状态可对应于具有例如部分非结晶性及部分结晶性结构的相变材料层。电阻状态的变化越平缓，就越容易控制相变材料层的结构，因此，在读取操作期间，就越容易区分电阻状态并决定储存在相变随机存取记忆体单元中的数据值。因此，可调整逐渐重设操作，以在不显著改变重设操作程序化及不改变相变随机存取记忆体单元的制造结构的情况下，可靠地在相变随机存取记忆体单元上读取及写入数据值。
图1为根据本揭露一些实施例所绘示的耦合至控制器电路的相变随机存取记忆体(phase change random access memory,PCRAM)单元的一些实施例的横截面视图100。
横截面视图100包括相变随机存取记忆体单元102，此单元包括设置在底部电极104上的相变材料层106。在一些实施例中，相变随机存取记忆体单元102包括设置在相变材料层106上的顶部电极110。在一些实施例中，封盖层108直接设置在相变材料层106上并与之接触。在一些实施例中，相变材料层106包括硫属材料，此硫属材料是包括第六族元素及第四族及/或第五族元素组合元素的合金。因此，在一些实施例中，相变材料层106可包括例如Ge2Sb2Te5(GST)、ScSbTe、GeTe、InSb、Sb2Te3、Sb70Te30、GaSb、InSbTe、GaSeTe、SnSbTe4、InSbGe、AgInSbTe、Te81Ge15Sb2S2、GeSbTe、SnSbTe、GeSbSe、GeSbTe等。
在一些实施例中，控制器电路112耦合至相变随机存取记忆体单元102的底部电极104及顶部电极110。控制器电路112用以在整个相变随机存取记忆体单元102上施加各种信号(例如，电流或电压)，以通过在相变材料层106中诱导不同程度的结晶度来改变相变材料层106的电阻状态。相变材料层106的结晶度可量化为结晶度百分比。在一些实施例中，可通过将完全非结晶性及完全结晶性时材料的已知密度与材料的量测密度进行比较来计算材料的结晶度百分比。在一些实施例中，材料的结晶度百分比可通过X射线衍射或差示扫描量热法来测量。在一些实施例中，若材料具有40％结晶度百分比，则应当理解，材料体积的40％具有结晶性结构，而材料体积的60％具有非结晶性结构。
因此，在一些实施例中，控制器电路112用以将各种波形施加至相变随机存取记忆体单元102，以在相变随机存取记忆体单元102的相变材料层106中储存多个位元。此等波形可改变相变材料层106中的结晶度，从而可控制相变材料层106在高电阻状态、低电阻状态与至少一个中间电阻状态之间的电阻变化；且亦可读取储存在相变材料层106中的当前电阻状态，以决定相变随机存取记忆体单元102中具有何种数据状态。在一些实施例中，控制器电路112用以向相变随机存取记忆体单元102提供电流，而在其他实施例中，控制器电路112用以在整个相变随机存取记忆体单元102上施加电压偏压。
图2A示出了用于硬重设操作、设定操作、逐渐重设操作及读取操作的示例波形200A；且图2B示出了相变随机存取记忆体单元中相变材料层的对应温度曲线200B。
为了将第一数据值(例如，逻辑“00”)写入图1中的相变随机存取记忆体单元102，图2A中的硬重设操作210可包括熔化脉冲212及硬重设冷却步骤214。在硬重设操作210的熔化脉冲212期间，图1中的控制器电路112施加具有第一幅度208的信号(例如，电流或电压)以加热图1中的相变材料层106以达到高于其熔点242的第一温度244，以在第一时间段p1期间熔化或液化相变材料层。例如，在一些实施例中，信号可为施加的电流，并且第一幅度208可大于512微安培。在其他实施例中，信号可为例如施加的电压，且第一幅度208可在约1.3伏特与约1.5伏特之间的范围内。随后，在硬重设冷却步骤214期间，信号在第二时间段p2期间被减小到第二幅度202，以将相变材料层快速冷却(例如骤冷)到第二温度236，从而固化相变材料层。在一些实施例中，第二温度236等于环境温度(例如，室温)。在一些实施例中，第二幅度202可等于零，使得在第一时间t1之后，不再施加信号。在其他实施例中，第二幅度202可大于零。在一些实施例中，第二时间段p2小于5纳秒(nanosecond,ns)。在又一些实施例中，第二时间段p2小于2纳秒。在一些实施例中，第二时间段p2是预定的。因此，在一些实施例中，第二时间段p2小于第一时间段p1。通过骤冷相变材料层，相变材料层冷却以建立非结晶性结构，使得在硬重设操作210之后，相变材料层冷却为固体，且具有大部分(例如，大于50％)非结晶性结构，此结构具有第一结晶度，此第一结晶度对应于第一时间t1的高电阻状态。因此，在一些实施例中，在第一时间t1，相变材料层在第一电阻范围内具有高电阻，指示第一数据值。在一些实施例中，在硬重设操作210之后，相变材料层是100％非结晶性及0％结晶性的。在其他实施例中，在第一时间t1，相变材料层可具有第一结晶度，此结晶度处于约0.09％结晶性与约0.1％结晶性之间的第一结晶度范围。在其他此种实施例中，在第一时间t1，相变材料层可具有约1兆欧姆的电阻。
为了将第二数据值(例如，逻辑“11”)写入图1中的相变随机存取记忆体单元102，设定操作216可包括加热脉冲218及设定冷却步骤220。在设定操作216的加热脉冲218期间，图1中的控制器电路112施加具有第三幅度206的信号(例如，电流或电压)，以将图1中的相变材料层106加热到第四温度240，在一些实施例中，第四温度240在其玻璃转变温度238与其熔点242之间。在其他实施例中，第三幅度206可将相变材料层加热到高于熔点242的温度。在一些实施例中，加热脉冲218在等于第一时间段p1的第三时间段p3上执行。在其他实施例中，第三时间段p3可大于第一时间段p1。在设定冷却步骤220期间，相对于硬重设冷却步骤214(例如骤冷)，在第四时间段p4内，信号被缓慢减小以将相变材料层缓慢冷却到环境温度(例如室温)。通过缓慢冷却相变材料层，相变材料层可有时间结晶，使得在设定操作216之后，相变材料层具有大部分结晶性结构(例如，大于50％)，此结晶性结构具有第二结晶度，此第二结晶度对应于第二时间t2的低电阻状态。因此，在一些实施例中，在第二时间t2，相变材料层在第二电阻范围内具有低电阻，指示第二数据值。第二电阻范围不与第一电阻范围重叠。第二结晶度大于第一结晶度。例如，在一些实施例中，相变材料层在第二时间t2的第二结晶度可在约80％结晶度与约100％结晶度之间的第二结晶度范围内。第二结晶度范围不与第一结晶度范围重叠。在其他实施例中，相变材料层在第二时间t2的第二结晶度可大于90％结晶度。在其他此种实施例中，在第二时间t2，相变材料层可具有约10千欧姆的电阻。
在一些实施例中，对应于第一中间电阻状态的第三数据值(例如，逻辑“01”)可通过第一逐渐重设操作222被写入相变随机存取记忆体单元。第一逐渐重设操作222可包括熔化脉冲212及第一逐渐重设冷却步骤226。第一逐渐重设操作222的熔化脉冲212可与硬重设操作210的熔化脉冲212相同，其中控制器电路(如图1中的控制器电路112)施加具有第一幅度208的信号(例如，电流或电压)，以在第五时间段p5期间将图1中的相变材料层106加热到高于其熔点242的第一温度244，从而熔化或液化图1中的相变材料层106。在一些实施例中，第五时间段p5等于第一时间段p1。在第一逐渐重设冷却步骤226期间，信号从第一幅度208减小到第二幅度202，以在第六时间段p6期间将相变材料层冷却到环境温度(例如室温)，从而固化相变材料层。在一些实施例中，第六时间段p6可大于5纳秒。第六时间段p6可大于第二时间段p2但小于第四时间段p4，以诱发大于第一结晶度但小于第二结晶度的第三结晶度。因此，在第三时间t3，相变材料层可具有对应于第一中间电阻状态的部分非晶及部分结晶性的结构，此中间电阻状态具有相变随机存取记忆体单元的低电阻状态与高电阻状态之间的电阻。在一些实施例中，在第三时间t3，相变材料层具有在第一中间电阻范围内的第一中间电阻状态，此第一中间电阻范围不与第二电阻范围的任一第一电阻范围重叠。因此，在一些实施例中，在第三时间t3，相变材料层可具有大于1％的结晶度百分比。例如，在一些实施例中，在第三时间t3，相变材料层可具有在约10％结晶度与约50％结晶度之间的第三结晶度范围内的一结晶度百分比。在其他实施例中，在第三时间t3，相变材料层可具有在约20％与约40％之间的第三结晶度范围内的结晶度百分比。在又一些实施例中，相变材料层在第三时间t3可具有在约9％结晶度与约10％结晶度之间的第三结晶度范围内的结晶度百分比，此百分比可对应于例如具有约100千欧姆电阻的相变材料层。然而，第三结晶度范围不与第一结晶度范围或第二结晶度范围重叠。
在一些实施例中，对应于第二中间电阻状态的第四数据值(例如，逻辑「10」)可通过第二逐渐重设操作228被写入相变随机存取记忆体单元。第二逐渐重设操作228可包括熔化脉冲212及第二逐渐重设冷却步骤232。第二逐渐重设操作228的熔化脉冲212可发生在第七时间段p7内，且可与硬重设操作210的熔化脉冲212相同。因此，在一些实施例中，第七时间段p7可等于第一时间段p1。在第二逐渐重设冷却步骤232期间，信号从第一幅度208减小到第二幅度202，以在第八时间段p8期间将图1中的相变材料层106冷却到环境温度(例如室温)，从而固化相变材料层。第八时间段p8可大于第二时间段p2，大于第六时间段p6，但小于第四时间段p4，以诱发大于第一结晶度、大于第三结晶度但小于第二结晶度的第四结晶度。因此，在第四时间t4，相变材料层可具有部分非晶及部分结晶性的结构，此结构对应于介于相变随机存取记忆体单元的低中间电阻状态与第一中间电阻状态之间的第二中间电阻状态。在一些实施例中，在第四时间t4，相变材料层具有在第二中间电阻范围内的第二中间电阻，指示第四数据值。第四电阻范围不与第一电阻范围、第二电阻范围或第一中间电阻范围重叠。因此，在一些实施例中，在第四时间t4，相变材料层可具有大于1％的结晶度百分比。例如，在一些实施例中，在第四时间t4，相变材料层可具有在约40％与约80％之间的第四结晶度范围内的结晶度百分比。在其他实施例中，例如，在第四时间t4，相变材料层可具有在约50％与约70％之间的第四结晶度范围内的结晶度百分比。在又一些实施例中，相变材料层在第四时间t4可具有在约18％结晶度与约20％结晶度之间的第四结晶度范围内的结晶度百分比，此百分比可对应于例如具有约50千欧姆电阻的相变材料层。然而，第四结晶度范围不与第一结晶度范围、第二结晶度范围或第三结晶度范围重叠。
在逐渐重设操作(例如：第一逐渐重设操作222和第二逐渐重设操作228)的一些实施例中，逐渐重设冷却步骤(例如：第一逐渐重设冷却步骤226和第二逐渐重设冷却步骤232)的时间段可小于熔化脉冲212的时间段。例如，在第一逐渐重设操作222的一些实施例中，第六时间段p6可小于第五时间段p5。在此种实施例中，第五时间段p5可在约10纳秒与约10微秒之间的范围内，而第六时间段p6可在约5纳秒与约300纳秒之间的范围内。在逐渐重设操作(例如：第一逐渐重设操作222和第二逐渐重设操作228)的其他实施例中，逐渐重设冷却步骤(例如：第一逐渐重设冷却步骤226和第二逐渐重设冷却步骤232)的时间段可大于熔化脉冲212的时间段。例如，在第二逐渐重设操作228的一些实施例中，第八时间段p8可大于第七时间段p7。在此种实施例中，第七时间段p7可在约10纳秒与约15纳秒之间的范围内，而第八时间段p8可在约15纳秒与约300纳秒之间的范围内。
在一些实施例中，读取操作234包括通过将第四幅度204的信号施加至低于相变材料层的玻璃转变温度238的第三温度237来读取相变随机存取记忆体单元的电阻状态，使得在读取操作234期间相变材料层的结构及电阻状态不会改变。因此，图1中的控制器电路112可将第四幅度204的信号施加至图1中的相变随机存取记忆体单元102，且通过决定第四幅度204上的相变随机存取记忆体单元的电阻状态来读取储存在图1中的相变材料层106上的数据状态。
应理解，在一些实施例中，通过调整逐渐重设操作(例如：第一逐渐重设操作222和第二逐渐重设操作228)的逐渐冷却步骤(例如：第一逐渐冷却步骤226和第二逐渐冷却步骤232)的时间段(例如：第六时间段p6和第八时间段p8)，可将大约四个数据值写入相变随机存取记忆体单元，以实现模拟程序化。在一些实施例中，为了通过使用逐渐重设操作来增大相变材料层中的电阻状态，可通过减少逐渐冷却步骤的时间段来降低结晶度。为了通过使用逐渐重设操作来降低相变材料层中的电阻状态，可通过增加逐渐冷却步骤的时间段来增大结晶度。因此，尽管亦可调整各种波形的幅度，但是冷却步骤(例如：硬重设冷却步骤214、设定冷却步骤220、第一逐渐冷却步骤226及第二逐渐冷却步骤232)的时间段的差异对应于相变随机存取记忆体单元的结晶度的差异，且因此导致不同的电阻及不同的储存数据状态。此外，应当理解，硬重设操作210、设定操作216、第一逐渐重设操作222、第二逐渐重设操作228及读取操作234可以任何顺序或任何次数发生，此取决于要写入相变随机存取记忆体单元或从相变随机存取记忆体单元读取何种数据状态。然而，通过调整逐渐重设操作(例如：第一逐渐重设操作222和第二逐渐重设操作228)的逐渐冷却步骤(例如：第一逐渐冷却步骤226和第二逐渐冷却步骤232)的时间段(例如：第六时间段p6和第八时间段p8)，可控制相变材料层的结晶度，以准确且精确地将期望的数据状态写入相变随机存取记忆体单元。
在一些实施例中，信号降低相对于时间的速率可为信号幅度相对于时间的恒定线性减少。在一些实施例中，信号降低相对于时间的速率可能影响相变材料层中的结晶度，并因此影响相变随机存取记忆体单元中的电阻状态。例如，在一些实施例中，硬重设操作210的第一速率m1大于设定操作216的第二速率m2、第一逐渐重设操作222的第三速率m3及第二逐渐重设操作228的第四速率m4。在一些实施例中，与重设操作(例如：硬重设操作210、第一逐渐重设操作222和第二逐渐重设操作228)相比，第二速率m2是信号降低相对于时间的最慢速率。降低信号降低相对于时间的速率可增大相变材料层中的结晶度，从而降低相变随机存取记忆体单元的电阻状态。此外，在一些实施例中，因为如图2A所示，信号降低相对于时间的速率是恒定及线性的，因此如图2B所示，温度降低相对于时间的速率亦可为恒定及线性的。
图3为根据本揭露一些实施例所绘示的相变随机存取记忆体阵列的示意图300。
示意图300包括耦合至晶体管302的图1的多行及多列相变随机存取记忆体单元102。每个晶体管302具有控制晶体管302的功率状态(例如，开/关)的栅极，其中栅极由耦合至行解码器304的文字线WL控制。每个相变随机存取记忆体单元102及对应的晶体管302通过源极线SL及位元线BL耦合至列选择器306。控制器312耦合至行解码器304及列选择器306。在一些实施例中，控制器312向行解码器304及列选择器306发送地址及命令(例如，读或写)。若命令指示写入，则控制器312亦可发送要写入相变随机存取记忆体单元102的数据。此地址允许行解码器304及列选择器306选择特定的文字线WL、源极线SL及位元线BL，从而选择性地存取特定的相变随机存取记忆体单元102。
在一些实施例中，列选择器306可耦合至读/写驱动器308及/或输入/输出(input/output,I/O)缓冲器310。读/写驱动器308可从控制器312接收指示读或写的命令，随后读/写驱动器308可对由列选择器306及行解码器304存取的特定相变随机存取记忆体单元102执行读或写操作。因此，读/写驱动器308可向特定文字线WL及特定位元线BL施加不同幅度的信号，以执行图2A的读或写操作。I/O缓冲器310可耦合至控制器312，以短暂地保存数据用于处理。例如，在一些实施例中，在写入操作中，当列选择器306及行解码器304正在处理地址时，I/O缓冲器310可短暂地保存要写入的数据。
在一些实施例中，示意图300可进一步包括耦合至读/写驱动器308及列选择器306的脉冲计数器316及列抑制器314。脉冲计数器316可计数或跟踪在特定的相变随机存取记忆体单元102上已经进行了多少读取及写入操作。在一些实施例中，列抑制器314可例如在从脉冲计数器316达到某一数量后禁止列选择。在一些实施例中，晶体管302、行解码器304、列选择器306、读/写驱动器308、I/O缓冲器310、控制器312、列抑制器314及脉冲计数器316都是构成图1的控制器电路112的可能部件。
在一些实施例中，为了对相变随机存取记忆体单元102执行重设操作(例如：图2A的硬重设操作210、第一逐渐重设操作222和第二逐渐重设操作228)或设定操作(例如：图2A的设定操作216)，读/写驱动器308用以在特定位元线BL及特定源极线SL上的不同时间段内以不同幅度施加信号(例如，电流或电压)，以存取特定相变随机存取记忆体单元102，从而将数据值写入特定相变随机存取记忆体单元。
图4为根据本揭露一些实施例所绘示的包括耦合至晶体管的相变随机存取记忆体单元的集成晶片的横截面视图400。
横截面视图400中的集成晶片包括晶体管302。晶体管302包括设置在基板404内的源极406及漏极408。栅电极412位于基板404上方，且在源极406与漏极408之间。栅极介电层410可将栅电极412与基板404分开。在一些实施例中，源极406通过互连通孔414耦合至源极线SL。在一些实施例中，源极线SL可为互连线416。在一些实施例中，栅电极412耦合至文字线WL，且漏极408可耦合至相变随机存取记忆体单元102。相变随机存取记忆体单元102可耦合至位元线BL。在一些实施例中，位元线BL直接耦合至相变随机存取记忆体单元102的顶部电极110。在其他实施例中，互连通孔414及互连线416可将相变随机存取记忆体单元102的顶部电极110耦合至位元线BL。
在一些实施例中，相变随机存取记忆体单元102的底部电极104可包括能够焦耳加热的导电材料。底部电极104可包括例如铜、氮化钛、氮化钽等。在一些实施例中，顶部电极110可包括导电材料，例如铜、铝、氮化钛、氮化钽等。因此，在一些实施例中，顶部电极110及底部电极104可包括不同的材料，而在其他实施例中，顶部电极110及底部电极104可包括相同的材料。在一些实施例中，相变随机存取记忆体单元102的封盖层108可包括例如硅、氧化物、氮化硅、氮氧化硅、碳化硅等。
图5A为根据本揭露一些替代性实施例所绘示的硬重设操作、设定操作、具有阶梯状冷却步骤的逐渐重设操作及读取操作的一些替代实施例的时序图500A。图5B为根据本揭露一些实施例所绘示的相变随机存取记忆体单元中相变材料层的对应温度曲线500B。
图5A的时序图500A及图5B的对应温度曲线500B包括硬重设操作210及读取操作234，此等操作可包括与图2A及图2B的硬重设操作210及读取操作234相同的特征。在一些实施例中，设定操作216包括加热脉冲218及设定阶梯状冷却步骤520。图5A的加热脉冲218可包括与图2A的加热脉冲218相同的特性。设定阶梯状冷却步骤520在第四时间段p4内将信号(例如，电流或电压)从第三幅度206减小到第二幅度202，使得在第二时间t2，图1中的相变材料层106可具有实质上的结晶性结构。然而，在一些实施例中，设定阶梯状冷却步骤520包括多个骤冷增量502，而非如图2A中的设定冷却步骤220一般随着时间流逝而具有恒定且线性的信号降低。在图5A中，设定阶梯状冷却步骤520包括七个骤冷增量502。在其他实施例中，设定阶梯状冷却步骤520可包括小于或大于七个骤冷增量502。设定阶梯状冷却步骤520的每个骤冷增量502包括信号幅度降低达第一差值d1，随后保持信号达第九时间段p9。在一些实施例中，设定阶梯状冷却步骤520的每个骤冷增量502之间的第一差值d1基本相同，且设定阶梯状冷却步骤520的每个骤冷增量502的第九时间段p9实质上相同。在一些实施例中，尽管设定阶梯状冷却步骤520的波形呈现阶梯形形状，但是由于散热效应，图5B中设定操作216的温度降低相对于时间可为恒定及线性的。在其他实施例中，设定操作216的温度降低相对于时间亦可呈现阶梯形或锯齿状(未示出)。然而，在第二时间t2，相变材料层可具有对应于相变随机存取记忆体单元的低电阻状态的第二结晶度。
在一些实施例中，第一逐渐重设操作222包括熔化脉冲212及第一阶梯状冷却步骤526。熔化脉冲212可包括与图2A的熔化脉冲212相同的特征。第一阶梯状冷却步骤526可在第六时间段p6内将信号从第一幅度208减小到第二幅度202，以将第一中间电阻状态写入相变随机存取记忆体单元。然而，在一些实施例中，第一阶梯状冷却步骤526可包括多个骤冷增量502，而非随着时间的推移具有恒定且线性的信号降低。第一阶梯状冷却步骤526的每个骤冷增量502包括信号幅度减小达第二差值d2，随后信号保持达第十时间段p10。每个骤冷增量502增大了相变材料层中的结晶度百分比，因此与每个先前的骤冷增量502相比，降低了相变材料层的电阻。在一些实施例中，第一阶梯状冷却步骤526的骤冷增量502的总数可小于或等于七，且可调整第十时间段p10及/或第二差值d2。然而，在第三时间t3，相变材料层可具有对应于相变随机存取记忆体单元的第一中间电阻状态的第三结晶度。
在一些实施例中，第二逐渐重设操作228包括熔化脉冲212及第二阶梯状冷却步骤532。熔化脉冲212可包括与图2A的熔化脉冲212相同的特征。第二阶梯状冷却步骤532可在第八时间段p8内将信号从第一幅度208减小到第二幅度202，以将第二中间电阻状态写入相变随机存取记忆体单元。然而，在一些实施例中，第二阶梯状冷却步骤532可包括多个骤冷增量502，而非随着时间的推移具有恒定且线性的信号减少。第二阶梯状冷却步骤532的每个骤冷增量502包括信号幅度降低达第三差值d3，随后信号保持达第十一时间段p11。在一些实施例中，第二阶梯状冷却步骤532的骤冷增量502的总数可小于或等于七，并且可调整第十一时间段p11及/或第三差值d3。然而，在第四时间t4，相变材料层可具有对应于相变随机存取记忆体单元的第二中间电阻状态的第四结晶度。
在一些实施例中，第一结晶度、第二结晶度、第三结晶度及第四结晶度可彼此大致等距相隔。例如，在一些实施例中，高电阻状态可对应于第一结晶度，其可在约0％结晶度与10％结晶度之间的范围内；第一中间电阻状态可对应于第三结晶度，其可在约23％结晶度与约43％结晶度之间的范围内；第二中间电阻状态可对应于第四结晶度，其可在约56％结晶度与约76％结晶度之间的范围内；且低电阻状态可对应于第二结晶度，其可在约90％结晶度与约100％结晶度之间的范围内。在其他实施例中，第一结晶度、第二结晶度、第三结晶度及第四结晶度可彼此不均匀间隔。在一些实施例中，两个电阻状态之间的第一电阻比率可对应于对应于此两个电阻状态的结晶度百分比的第二比率。例如，若高电阻状态对应于1兆欧姆，而低电阻状态对应于10千欧姆，则高电阻状态电阻与低电阻状态电阻之间的第一比率可为100。高电阻状态可对应于例如90％至100％结晶度百分比的第一结晶度，而低电阻状态可对应于例如0.09％至0.1％结晶度百分比的第二结晶度。因此，对应于高电阻状态的低结晶度百分比与对应于低电阻状态的高结晶度百分比之间的第二比率可等于1/100，此对应于第一比率的反转。此外，在此种实施例中，第一中间电阻状态可对应于第三结晶度，其可在约9％结晶度百分比与10％结晶度百分比之间的范围内，例如对应于约100千欧姆的电阻。在此种实施例中，第二中间电阻状态可对应于第四结晶度，其可在约18％结晶度百分比与28％结晶度百分比之间的范围内，例如对应于约50千欧姆的电阻。
在一些实施例中，第一阶梯状冷却步骤526的第十时间段p10及第二阶梯状冷却步骤532的第十一时间段p11可各自在约1纳秒与约40纳秒之间的范围内。因此，在一些实施例中，第十时间段p10及第十一时间段p11可分别小于第五时间段p5及第七时间段p7。第一阶梯状冷却步骤526及第二阶梯状冷却步骤532可被分类为慢骤冷，因为第六时间段p6及第八时间段p8各自可大于5纳秒。随着受骤冷增量502的数量、每个骤冷增量502的时间段(例如：第十时间段p10和第十一时间段p11)及每个骤冷增量502的幅度差(例如：第二差值d2和第三差值d3)影响的第六时间段p6及/或第八时间段p8的增加，图1中的相变材料层106的结构中的结晶度可增大，从而允许中间电阻状态被写入相变随机存取记忆体单元，以便实现模拟程序化。
图6A为根据本揭露一些实施例所绘示的通过使用阶梯形冷却来执行逐渐重设操作方法的时序图600A。时序图600A表示由图1中的控制器电路112随时间推移而施加至图1中的相变随机存取记忆体单元102的信号。
例如，将第二逐渐重设操作228的五种不同变化绘制在时序图600A上。每个第二逐渐重设操作228具有在第七时间段p7维持在第一幅度208的相同的熔化脉冲212。此外，每个第二阶梯状冷却步骤532利用七个骤冷增量502，但是具有不同的第十一时间段(图5A的第十一时间段p11)。例如，第一数据线602具有相对等于“x”的第十一时间段p11。第二数据线604具有相对等于“2x”的第十一时间段p11。换言之，第二数据线604的每个骤冷增量502被保持时间是第一数据线602的每个骤冷增量502保持时间的两倍。第三数据线606具有相对等于“3x”的第十一时间段p11。第四数据线608具有相对等于“4x”的第十一时间段p11。第五数据线610具有相对等于“5x”的第十一时间段p11。因此，第一数据线602具有最快的图5A中的第二阶梯状冷却步骤532，而第五数据线610具有最慢的图5A中的第二阶梯状冷却步骤532。
图6B示出了曲线图600B，其示出了在图6A的每个逐渐重设操作期间，在图1中的相变随机存取记忆体单元102的一些实施例中，骤冷增量的第十一时间段如何影响电阻与电流的关系。
当信号减小时，图1中的相变随机存取记忆体单元102冷却，并且图1中的相变随机存取记忆体单元102的电阻减小。图6B中的第一数据线602、第二数据线604、第三数据线606、第四数据线608及第五数据线610分别对应于图6A中的第一数据线602、第二数据线604、第三数据线606、第四数据线608及第五数据线610的条件。第一数据线602具有最快的单位电流电阻变化率，而第五数据线610具有最慢的单位电流电阻变化率。换言之，随着图5A中每个骤冷增量502的第十一时间段p11增加(此增加了第二阶梯状冷却步骤532的第八时间段p8)，单位电流的电阻变化率下降。在一些实施例中，单位电流的电阻的低变化率允许更容易地调节图5A中的第二阶梯状冷却步骤532，以将某一电阻状态储存到图1中的相变随机存取记忆体单元102上。因此，在一些实施例中，与第一数据线602相比，第五数据线610可能更适合于在图1中的相变随机存取记忆体单元102上读取多个数据状态，及将此等数据状态写入图1中的相变随机存取记忆体单元102，以实现模拟程序化。
图7为根据本揭露一些替代性实施例所绘示的执行组合的硬及逐渐重设操作以将期望的中间电阻状态写入图1中的相变随机存取记忆体单元102的方法的时序图700。时序图700表示由图1中的控制器电路112随时间推移而施加至图1中的相变随机存取记忆体单元102的信号。
为了将中间数据值写入与期望的中间电阻状态相关联的图1中的相变随机存取记忆体单元102，可执行组合的硬及逐渐重设操作701。时序图700中组合的硬及逐渐重设操作701包括熔化脉冲212，随后是逐渐冷却步骤704及硬冷却步骤706。熔化脉冲212可发生在第十二时间段p12，且包括与图2A中的熔化脉冲212相同的步骤及特征。在熔化脉冲212结束时，图1中的相变材料层106完全熔化。随后，在逐渐冷却步骤704期间，信号在第十三时间段p13内从第一幅度208减小到第五幅度710。在一些实施例中，第五幅度710对应于期望的中间电阻状态，且大于零。在一些实施例中，在逐渐冷却步骤704期间，信号以恒定的第五速率m5(例如，每次幅度)减小，使得逐渐冷却步骤704呈现实质上呈负斜率的线性波形。在其他实施例中，逐渐冷却步骤704可包括使用图5A中多个骤冷增量502减小的信号，使得逐渐冷却步骤704呈现例如如图5A所示的阶梯形冷却的波形。
在一些实施例中，在第五幅度710处，图1中的相变材料层106具有大部分(例如，大于50％)为非晶且结晶度小的结构，因为在第二个第十三周期p13期间，图1中的相变材料层106的一小部分结构可能有时间结晶。因此，在一些实施例中，增加第十三时间段p13可增加图1中的相变材料层106中的结晶性百分比，从而降低图1中的相变材料层106的电阻。此外，在一些实施例中，增加第五幅度710可增加图1中的相变材料层106的电阻。
在第五时间t5，可通过将信号从第五幅度710减小到第二幅度202直至第六时间t6来进行硬冷却步骤706。硬冷却步骤706发生在第十四时间段p14。在一些实施例中，第十四时间段p14小于5纳秒。在又一些实施例中，第十四时间段p14小于2纳秒。然而，硬冷却步骤706骤冷图1中的相变材料层106，使得期望的中间电阻状态实质上维持并储存在图1中的相变随机存取记忆体单元102上。在一些实施例中，第三幅度202等于零，使得在第六时间t6，不再施加信号。在一些实施例中，在组合的硬及逐渐重设操作701期间，图1中的相变材料层106的电阻可在约9千欧姆与约1兆欧姆之间的范围内为可调谐。
在一些实施例中，第十四时间段p14小于第十二个第一时间段p12，且亦小于第十三时间段p13。逐渐冷却步骤704具有由第十三时间段p13内的第一幅度208与第五幅度710的差值定义的第五速率m5，且硬冷却步骤706具有由第十四时间段p14内的第五幅度710与第二幅度202的差值定义的第六速率m6。在许多实施例中，第六速率m6大于第五速率m5。因此，可通过使用硬冷却步骤706来达到图1中的相变随机存取记忆体单元102的期望的中间电阻状态，随后可通过使用硬冷却步骤706来维持期望的中间电阻状态且将其储存在图1中的相变随机存取记忆体单元102中，以实现模拟程序化。
应当理解，图7中的组合硬及逐渐重设操作701、图5A中具有第一阶梯状冷却步骤526或第二阶梯状冷却步骤532的第一逐渐重设操作222或第二逐渐重设操作228，及/或具有恒定的线性第一逐渐冷却步骤226或第二逐渐冷却步骤232的第一逐渐重设操作222或第二逐渐重设操作228，可彼此组合使用，以将各种数据值写入相变随机存取记忆体单元。例如，在一些实施例中，为了将低电阻状态写入相变随机存取记忆体单元，可使用具有图5A的设定阶梯状冷却步骤520的设定操作216；而为了将第一中间电阻状态写入相变随机存取记忆体单元，可使用具有图2A的第一逐渐冷却步骤226的第一逐渐重设操作222；且为了将第二中间电阻状态写入相变随机存取记忆体单元，可使用图7的组合硬及逐渐重设操作701。在其他实施例中，各种写入操作的每个冷却步骤可为相同的。例如，在其他此种实施例中，各种写入操作的每个冷却步骤可通过使用信号随时间推移的恒定线性减少来发生。
图8示出了执行逐渐重设操作的方法800的一些实施例的流程图。
尽管下文中将方法800图示及描述为一系列操作或事件，但应理解，此等操作或事件的图示次序不应从限制意义理解。例如，一些操作可以不同次序发生，及/或与除了本案图示及/或描述者之外的其他操作或事件同时发生。此外，实施本案描述的一或更多个态样或实施例并非必需所有图示操作。此外，绘示的操作中一或更多者可在一或更多个单独操作及/或阶段中执行。
在操作802中，以读取幅度向相变随机存取记忆体单元施加信号，以读取相变材料层的第一电阻状态。图5A示出了对应于操作802的一些实施例的时序图500A。
在操作804中，可通过操作804a及操作804b在相变随机存取记忆体单元上执行逐渐重设操作。
在操作804a中，信号在第一时间段内以第一幅度施加至相变随机存取记忆体单元，以熔化相变随机存取记忆体单元的相变材料层。
在操作804b中，信号在第二时间段内从第一幅度减小到第二幅度，以冷却相变材料层。图5A示出了对应于操作804、操作804a及操作804b的一些实施例的时序图500A。
在操作806中，将读取幅度的信号再次施加至相变随机存取记忆体单元，以读取相变材料层的第二电阻状态，其中第二电阻状态大于第一电阻状态。图5A示出了对应于操作806的一些实施例的时序图500A。
因此，本揭示案是关于调整重设操作的冷却步骤的时间段，以便增加可精确写入相变随机存取记忆体单元的电阻状态的数量。
因此，在一些实施例中，本揭示案是关于一种操作相变记忆体单元的方法，包括：通过将相变记忆体单元的相变材料加热到相变材料的熔点，从而液化相变材料，随后在第一预定冷却时间段内将相变材料冷却到低于相变材料熔点的环境温度，从而固化相变材料以对应于第一数据状态，从而将第一数据状态写入相变记忆体单元；及通过将相变记忆体单元的相变材料加热到相变材料的熔点，从而液化相变材料，随后在第二预定冷却时间段内将相变材料冷却到环境温度，从而固化相变材料以对应于第二数据状态，从而将第二数据状态写入相变记忆体单元，第二预定冷却时间段不同于第一预定冷却时间段。
在一些实施例中，第一预定冷却时间段诱使相变材料具有落入第一数据状态的一第一电阻范围内的一第一电阻，且其中第二预定冷却时间段诱使相变材料具有落入第二数据状态的一第二电阻范围内的一第二电阻，第二电阻范围与第一电阻范围不重叠。
在一些实施例中，第一预定冷却时间段诱使相变材料具有落入第一数据状态的一第一结晶度百分比范围内的一第一结晶度百分比，且其中第二预定冷却时间段诱使相变材料具有落入第二数据状态的一第二结晶度百分比范围内的一第二结晶度百分比，第二结晶度百分比范围与第一结晶度百分比范围不重叠。
在一些实施例中，第一预定冷却时间段小于该第二预定冷却时间段，且其中该第一结晶度百分比范围具有小于该第二结晶度百分比范围的一最小结晶度百分比的一最大结晶度百分比。
在一些实施例中，操作相变随机存取记忆体单元的方法包含通过将该相变记忆体单元的该相变材料加热到该相变材料的该熔点，从而液化该相变材料，随后在一第三预定冷却时间段内将该相变材料冷却到该环境温度，以固化该相变材料以对应于该第三数据状态，由此将该第三数据状态写入该相变记忆体单元，该第三预定冷却时间段不同于该第一预定冷却时间段及该第二预定冷却时间段中的每一者。
在一些实施例中，第三预定冷却时间段大于第一预定冷却时间段且小于第二预定冷却时间段，且第三数据状态对应于具有的一第三电阻的相变材料，第三电阻大于相变材料在第一数据状态下的一第一电阻且小于相变材料在第二数据状态下的一第二电阻。
在一些实施例中，操作相变随机存取记忆体单元的方法包含通过将相变记忆体单元的相变材料加热到相变材料的一玻璃转变温度，同时保持在相变材料的熔点以下，随后将相变材料冷却到环境温度，由此对相变记忆体单元执行一第四写入操作，其中第四写入操作将一第四数据状态写入相变记忆体单元，第四数据状态不同于第一数据状态及第二数据状态中的每一者。
在一些实施例中，写入第一数据状态时将相变材料加热到熔点的操作包括在一第一时间段内以一第一幅度向该相变记忆体单元施加一信号。在第一预定冷却时间段内将该相变材料冷却到环境温度包括在一第二时间段内将施加至相变记忆体单元的信号从第一幅度降低到一第二幅度，以固化相变材料。在写入第二数据状态的同时将相变材料加热到熔点包括在第一时间段将第一幅度的信号施加至相变记忆体单元。在第二预定冷却时间段内将相变材料冷却到环境温度包括在一第三时间段内将施加至相变记忆体单元的信号从第一幅度减小到第二幅度，以固化相变材料，第三时间段大于第二时间段。
在其他实施例中，本揭示案是关于一种操作相变随机存取记忆体单元的方法，包括通过以下步骤对相变随机存取记忆体单元执行重设操作：以第一幅度向相变随机存取记忆体单元施加信号；在第一时间段内将信号保持在第一幅度以熔化相变随机存取记忆体单元的相变材料层；将信号从第一幅度减小到第二幅度；将信号保持在第二幅度达第二时间段；将信号从第二幅度减小到第三幅度；将信号保持在第三幅度达第三时间段；及将信号从第三幅度减小到第四幅度。
在一些实施例中，相变材料层在第一时间段具有一第一结晶度百分比，其中PCM相变材料层在第三时间段具有一第二结晶度百分比，且其中第二结晶度百分比大于该第一结晶度百分比。
在一些实施例中，第二时间段小于第一时间段，且其中第三时间段小于第一时间段。在一些实施例中，第一幅度对应于相变材料层的一第一温度，第一温度高于相变材料层的一熔点，且其中第二幅度对应于相变材料层的一第二温度，第二温度低于相变材料层的熔点。
在一些实施例中，第二幅度与第一幅度之间的一第一差值等于第二幅度与第三幅度之间的一第二差值。
在一些实施例中，在重设操作之后，相变材料层具有介于9％与20％之间的一结晶度百分比。
在又一些其他实施例中，本揭示案是关于相变随机存取记忆体元件，包括：相变材料层，其设置在底部电极上，并用以在温度变化时在结晶性及非晶之间改变结构；耦合至相变材料层的位元线；控制器电路，耦合至所述位元线，且用以通过以下方式执行重设操作：将第一幅度的信号施加至此位元线达第一时间段以熔化所述相变材料层，且在第二时间段内将此信号从第一幅度减小至第二幅度来冷却相变材料层，其中在第二时间段之后，相变材料层具有结晶度百分比大于百分之一的结构。
在一些实施例中，降低该信号以多个骤冷增量进行。骤冷增量中的一第一骤冷增量包括将信号从第一幅度降低到一第一中间幅度，且在一第三时间段内将信号保持在该第一中间幅度。中骤冷增量的一最终骤冷增量包括将该号从一最终中间幅度减小到该二幅度。最终中间幅度小于第一中间幅度。
在一些实施例中，相变随机存取记忆体元件进一步包括：布置在一半导体基板上的一栅电极、半导体基板内的一源极区、耦合至源极区的一源极线以及半导体基板内的一漏极区。其中底部电极耦合至漏极区。
在一些实施例中，相变随机存取记忆体元件进一步包括：设置在相变材料层上的一封盖层；以及设置在封盖层上的一顶部电极，其中位元线设置在顶部电极上。
在一些实施例中，控制器电路进一步用以通过以下方式来执行一设定操作：在一第三时间段内施加一第三幅度的信号以将相变材料层加热至一温度，此温度介于相变材料层的一玻璃转变温度与一熔化温度之间。在一第四时间段内将信号从第三幅度降低到一第四幅度，其中第四时间段大于第二时间段，且第三幅度大于一第一幅度。
在一些实施例中，结晶度百分比介于百分之九和百分之二十之间。
前述内容介绍数个实施例的特征，以使得熟悉此技术者可理解本揭示案的态样。彼等熟悉此技术者应理解，其可将本揭示案用作设计或修改其他制程与结构的基础，以实现与本案介绍的实施例相同的目的及/或获得相同的优势。彼等熟悉此技术者亦应认识到，此种同等构成不脱离本揭示案的精神与范畴，且此等构成可在本案中进行各种变更、替换，及改动，而不脱离本揭示案的精神及范畴。

Claims (1)

1.一种相变记忆体单元的操作方法，其特征在于，包含：
通过将一相变记忆体单元的一相变材料加热到该相变材料的一熔点，从而液化该相变材料，随后在一第一预定冷却时间段内将该相变材料冷却到低于该相变材料的该熔点的一环境温度，从而固化该相变材料以对应于一第一数据状态，由此将该第一数据状态写入该相变记忆体单元；以及
通过将该相变记忆体单元的该相变材料加热到该相变材料的该熔点，从而液化该相变材料，随后在一第二预定冷却时间段内将该相变材料冷却到该环境温度，从而固化该相变材料以对应于一第二数据状态，由此将该第二数据状态写入该相变记忆体单元，该第二预定冷却时间段不同于该第一预定冷却时间段。
CN202010734298.4A 2019-08-01 2020-07-27 相变随机存取记忆体单元操作方法 Pending CN112309465A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/528,879 US10872664B1 (en) 2019-08-01 2019-08-01 PCRAM analog programming by a gradual reset cooling step
US16/528,879 2019-08-01

Publications (1)

Publication Number Publication Date
CN112309465A true CN112309465A (zh) 2021-02-02

Family

ID=73823557

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010734298.4A Pending CN112309465A (zh) 2019-08-01 2020-07-27 相变随机存取记忆体单元操作方法

Country Status (3)

Country Link
US (3) US10872664B1 (zh)
CN (1) CN112309465A (zh)
TW (1) TW202107466A (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT201900021606A1 (it) * 2019-11-19 2021-05-19 St Microelectronics Srl Dispositivo di memoria a cambiamento di fase e metodo di programmazione di un dispositivo di memoria a cambiamento di fase
US20210288250A1 (en) * 2020-03-13 2021-09-16 International Business Machines Corporation Phase Change Memory Having Gradual Reset
CN114093909A (zh) * 2021-10-22 2022-02-25 长江先进存储产业创新中心有限责任公司 存储器系统及其制作方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100699837B1 (ko) * 2005-04-04 2007-03-27 삼성전자주식회사 반도체 메모리 장치 및 반도체 메모리 장치의 프로그래밍방법
KR100794654B1 (ko) * 2005-07-06 2008-01-14 삼성전자주식회사 상 변화 메모리 장치 및 그것의 프로그램 방법
US7564710B2 (en) * 2007-04-30 2009-07-21 Qimonda North America Corp. Circuit for programming a memory element
US20090046499A1 (en) * 2008-02-05 2009-02-19 Qimonda Ag Integrated circuit including memory having limited read
US8289762B2 (en) * 2009-10-30 2012-10-16 Intel Corporation Double-pulse write for phase change memory
US8634235B2 (en) * 2010-06-25 2014-01-21 Macronix International Co., Ltd. Phase change memory coding
KR20130125613A (ko) * 2012-05-09 2013-11-19 삼성전자주식회사 주파수 가변 장치와 그 동작방법 및 주파수 가변 장치를 포함하는 ｒｆ 회로
US9564214B2 (en) * 2015-03-13 2017-02-07 Kabushiki Kaisha Toshiba Memory device
KR102462921B1 (ko) * 2016-03-14 2022-11-07 에스케이하이닉스 주식회사 가변 저항 소자를 포함하는 전자 장치 및 그 동작 방법
KR102483922B1 (ko) * 2018-08-07 2023-01-02 삼성전자 주식회사 저항성 메모리 장치의 열화 감지 방법 및 시스템
FR3089037B1 (fr) * 2018-11-27 2022-05-27 Commissariat Energie Atomique Circuit neuronal apte à mettre en œuvre un apprentissage synaptique

Also Published As

Publication number Publication date
US11289161B2 (en) 2022-03-29
US20210118503A1 (en) 2021-04-22
US11823741B2 (en) 2023-11-21
TW202107466A (zh) 2021-02-16
US20220199159A1 (en) 2022-06-23
US10872664B1 (en) 2020-12-22

Similar Documents

Publication Publication Date Title
US7593255B2 (en) Integrated circuit for programming a memory element
US7646632B2 (en) Integrated circuit for setting a memory cell based on a reset current distribution
US7626858B2 (en) Integrated circuit having a precharging circuit
US7539050B2 (en) Resistive memory including refresh operation
US7292466B2 (en) Integrated circuit having a resistive memory
US7719886B2 (en) Multi-level resistive memory cell using different crystallization speeds
US7457146B2 (en) Memory cell programmed using a temperature controlled set pulse
US8374019B2 (en) Phase change memory with fast write characteristics
US7571901B2 (en) Circuit for programming a memory element
US7372725B2 (en) Integrated circuit having resistive memory
US8611135B2 (en) Method for programming a resistive memory cell, a method and a memory apparatus for programming one or more resistive memory cells in a memory array
US7679980B2 (en) Resistive memory including selective refresh operation
US7577023B2 (en) Memory including write circuit for providing multiple reset pulses
US11289161B2 (en) PCRAM analog programming by a gradual reset cooling step
US7929336B2 (en) Integrated circuit including a memory element programmed using a seed pulse
US20070267620A1 (en) Memory cell including doped phase change material
US7564710B2 (en) Circuit for programming a memory element
US20130021844A1 (en) Phase change memory with double write drivers
US20070183189A1 (en) Memory having nanotube transistor access device
US7551476B2 (en) Resistive memory having shunted memory cells
US20100110780A1 (en) Programmable resistance memory
US20090027943A1 (en) Resistive memory including bidirectional write operation
US7889536B2 (en) Integrated circuit including quench devices

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20210202

WD01 Invention patent application deemed withdrawn after publication