CN111538260A - 引脚配置方法及装置、多引脚互连互通系统 - Google Patents

引脚配置方法及装置、多引脚互连互通系统 Download PDF

Info

Publication number
CN111538260A
CN111538260A CN202010251502.7A CN202010251502A CN111538260A CN 111538260 A CN111538260 A CN 111538260A CN 202010251502 A CN202010251502 A CN 202010251502A CN 111538260 A CN111538260 A CN 111538260A
Authority
CN
China
Prior art keywords
pin
configuration information
pins
signal
interconnection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010251502.7A
Other languages
English (en)
Inventor
冯春忆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Goodix Technology Co Ltd
Original Assignee
Shenzhen Goodix Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Goodix Technology Co Ltd filed Critical Shenzhen Goodix Technology Co Ltd
Priority to CN202010251502.7A priority Critical patent/CN111538260A/zh
Publication of CN111538260A publication Critical patent/CN111538260A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/042—Programme control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors
    • G05B19/0423—Input/output
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Computer Hardware Design (AREA)
  • Logic Circuits (AREA)

Abstract

本发明实施例提供了一种引脚配置方法及装置、多引脚互连互通系统。方法包括在线接收引脚配置信息；引脚配置信息至少包括现场可编程逻辑门阵列的一组引脚的引脚配置信息；根据引脚配置信息确定一组引脚中的各个引脚之间的互连关系；根据互连关系，若引脚的引脚状态从复位状态被配置为信号源引脚，则实时控制信号源引脚读取输入信号；若引脚的引脚状态从复位状态被配置为信号目的引脚，则实时根据互连关系将与所述信号目的引脚互连的所有信号源引脚读取到的输入信号进行运算后得到输出信号，并在一个时钟周期之后将输出信号输出至信号目的引脚。本技术方案解决了现有技术中多引脚互连互通的人工操作弊端，提高了效率与稳定性。

Description

引脚配置方法及装置、多引脚互连互通系统
【技术领域】
本发明涉及硬件编程技术领域，尤其涉及一种引脚配置方法及装置、多引脚互连互通系统。
【背景技术】
在嵌入式软件开发或测试的过程中，针对嵌入式系统中特定电路的调试，不可避免的会涉及到多引脚的互连互通操作，比如系统中某个芯片或设备的引脚A需要根据不同的需求，连接到另一芯片或设备的引脚B。基于现有方式，完全由人工完成插拔接线的操作。此方式不仅费时费力，而且极易出错，在多次插拔接线后硬件状态也可能变得不可靠，例如引脚松动，接触不良，出现短路或断路的情况。
【发明内容】
有鉴于此，本发明实施例提供了一种引脚配置方法及装置、多引脚互连互通系统，用以解决现有技术中由人工插拔接线完成多引脚的互连互通系统费时费力，且容易出错的问题。
一方面，本发明实施例提供了一种引脚配置方法，运行于现场可编程逻辑门阵列，包括：在线接收引脚配置信息；所述引脚配置信息至少包括所述现场可编程逻辑门阵列的一组引脚的引脚配置信息；根据所述引脚配置信息确定一组引脚中的各个引脚之间的互连关系；根据所述互连关系，若所述引脚的引脚状态从复位状态被配置为信号源引脚，则实时控制所述信号源引脚读取输入信号；根据所述互连关系，若所述引脚的引脚状态从复位状态被配置为信号目的引脚，则实时根据所述互连关系将与所述信号目的引脚互连的所有信号源引脚读取到的输入信号进行运算后得到输出信号，并在一个时钟周期之后将所述输出信号输出至所述信号目的引脚。
可选的，所述根据所述引脚配置信息确定各个引脚之间的互连关系包括：根据所述引脚配置信息生成信号配置矩阵；其中，所述信号配置矩阵的行数目和列数目根据一组所述引脚的总数目确定；基于所述信号配置矩阵的元素值确定各个引脚之间的互连关系。
可选的，在所述根据所述引脚配置信息确定各个引脚之间的互连关系之后还包括：若检测到所述引脚的引脚状态从信号源引脚变更为信号目的引脚，则在一个时钟周期之后将所述引脚的引脚状态变更为复位状态，并从所述复位状态配置为信号目的引脚；若检测到所述引脚的引脚状态从信号目的引脚变更为信号源引脚，则在一个时钟周期之后将所述引脚的引脚状态变更为复位状态，并从所述复位状态配置为信号源引脚。
可选的，所述在线接收引脚配置信息包括：通过通信接口在线从引脚配置信息提供设备接收所述引脚配置信息；所述方法还包括：将所述引脚配置信息通过通信接口反馈至所述引脚配置信息提供设备。
可选的，引脚配置方法还包括若所述引脚配置信息包括两组或两组以上引脚的引脚配置信息，通过通信接口将各组引脚的所述引脚配置信息传输至下一组引脚。
可选的，所述引脚配置信息由所述引脚配置信息提供设备在线更新。
另一方面，本发明实施例还提供了一种引脚配置装置，运行于现场可编程逻辑门阵列，包括：配置信息接收模块，用于在线接收引脚配置信息；所述引脚配置信息至少包括所述现场可编程逻辑门阵列的一组引脚的引脚配置信息；引脚配置模块，用于根据所述引脚配置信息确定一组引脚中的各个引脚之间的互连关系；信号传输模块，用于根据所述互连关系，若所述引脚的引脚状态从复位状态被配置为信号源引脚，则实时控制所述信号源引脚读取输入信号；根据所述互连关系，若所述引脚的引脚状态从复位状态被配置为信号目的引脚，则实时根据所述互连关系将与所述信号目的引脚互连的所有信号源引脚读取到的输入信号进行运算后得到输出信号，并在一个时钟周期之后将所述输出信号输出至所述信号目的引脚。
再一方面，本发明实施例还提供了一种多引脚互连互通系统，其特征在于，包括：现场可编程逻辑门阵列；其中，所述现场可编程逻辑门阵列引出至少一组引脚；运行于所述现场可编程逻辑门阵列的代码，运行所述代码时，控制所述现场可编程逻辑门阵列实现上述引脚配置方法。
与现有技术相比，本技术方案至少具有如下有益效果：
根据本发明实施例提供的引脚配置方法，在现场可编程逻辑门阵列上，每组引脚中的各个引脚之间的互连关系根据引脚配置信息确定，且引脚配置信息可在线编程，从而使得一组引脚中的各个引脚之间的互连状态可在线修改，因此很大程度上解决了现有技术中多引脚互连互通的人工操作弊端，提高了效率与稳定性。
引脚配置信息是由引脚配置信息提供设备(例如微处理器或者个人计算机)通过通信接口(例如串口)传输至多引脚互连互通系统中的现场可编程逻辑门阵列，该现场可编程逻辑门阵列再通过通信接口将引脚配置信息反馈至引脚配置信息提供设备，这样引脚配置信息提供设备接收到反馈的引脚配置信息后可以判断引脚配置信息在传输过程中是否受到干扰，从而确保引脚配置的正确性。
进一步，若现场可编程逻辑门阵列上包括两组或两组以上的引脚，在现场可编程逻辑门阵列上通过通信接口将各组引脚的引脚配置信息传输至下一组引脚。
【附图说明】
为了更清楚地说明本发明实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
图1是本发明实施例提供的引脚配置方法的一个实施例的流程示意图；
图2是本发明实施例提供的引脚配置方法所用于的现场可编程逻辑门阵列的一个实施例的功能示意图；
图3A是本发明实施例提供的引脚配置方法中信号源矩阵的一个实施例的示意图；
图3B是本发明实施例提供的引脚配置方法中信号目的矩阵的一个实施例的示意图；
图4是本发明实施例提供的引脚配置方法中单个引脚的状态变化示意图；
图5是本发明实施例提供的引脚配置方法所用于的现场可编程逻辑门阵列的另一个实施例的功能示意图；
图6是本发明实施例提供的引脚配置装置的一个实施例的结构示意图。
【具体实施方式】
为了更好的理解本发明的技术方案，下面结合附图对本发明实施例进行详细描述。
应当明确，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
图1是本发明实施例提供的引脚配置方法的一个实施例的流程示意图。参考图1，所述引脚配置方法包括：
步骤101、在线接收引脚配置信息；所述引脚配置信息至少包括所述现场可编程逻辑门阵列的一组引脚的引脚配置信息；
步骤102、根据所述引脚配置信息确定一组引脚中的各个引脚之间的互连关系；
步骤103、根据所述互连关系，若所述引脚的引脚状态从复位状态被配置为信号源引脚，则实时控制所述信号源引脚读取输入信号；
步骤104、根据所述互连关系，若所述引脚的引脚状态从复位状态被配置为信号目的引脚，则实时根据所述互连关系将与所述信号目的引脚互连的所有信号源引脚读取到的输入信号进行运算后得到输出信号，并在一个时钟周期之后将所述输出信号输出至所述信号目的引脚。
需要说明的是，本实施例所述的引脚配置方法应用于现场可编程逻辑门阵列(Field Programmable Gate Array，简称FPGA)。本领域技术人员理解，FPGA属于专用集成电路中的一种半定制电路，是可编程的逻辑阵列。FPGA采用了逻辑单元阵列(Logic CellArray，简称LCA)，内部包括可配置逻辑模块(Configurable Logic Block，简称CLB)、输入输出模块(Input Output Block，简称IOB)和内部连线(Interconnect)三个部分。本实施例中，通过VHDL语言或者verilogHDL语言对可配置逻辑模块进行设计，以实现对输入输出模块的输入/输出引脚，即I/O(Input/Output)引脚进行配置。也就是说，本实施例所述的引脚配置方法可以通过VHDL语言或者verilogHDL语言对可配置逻辑模块进行编程来实现。
为了便于描述本实施例所述的引脚配置方法，先对本实施例所述引脚配置方法适用的多引脚互连互通系统的结构作描述。
图2是本发明实施例提供的引脚配置方法所适用的多引脚互连互通系统的结构示意图。
参考图2，包括引脚配置信息提供设备21和多引脚互连互通系统22。其中，所述引脚配置信息提供设备21用于向所述多引脚互连互通系统22传输引脚配置信息，并接收所述多引脚互连互通系统22反馈的引脚配置信息。
在实际应用中，所述引脚配置信息提供设备21可以是微处理器或者个人计算机。所述引脚配置信息提供设备21通过通信接口(例如串口)发送引脚配置信息至所述多引脚互连互通系统22中的现场可编程逻辑门阵列221，以更新引脚的配置。一组引脚中的各个引脚之间的互连关系可以根据引脚配置信息确定，且引脚配置信息可在线编程，从而使得一组引脚中的各个引脚之间的互连状态可在线修改。因此，很大程度上解决了现有技术中多引脚互连互通的人工操作弊端，提高了效率与稳定性。
进一步，该现场可编程逻辑门阵列221再通过通信接口将引脚配置信息反馈至所述引脚配置信息提供设备21，这样所述引脚配置信息提供设备21接收到反馈的引脚配置信息后可以判断引脚配置信息在传输过程中是否受到干扰，从而确保引脚配置的正确性。
所述多引脚互连互通系统22包括现场可编程逻辑门阵列221和所述现场可编程逻辑门阵列221引出的至少一组引脚222。其中，所述现场可编程逻辑门阵列221是芯片，所述引脚222是芯片通过电路板引出的一组引脚。如图2所示，该组引脚包括n+1个引脚(分别为引脚0、引脚1、引脚2、……、引脚n)。
所述现场可编程逻辑门阵列221上可运行代码(例如通过VHDL语言或者verilogHDL语言编写的代码)，以实现图1所述的引脚配置方法。
为了便于描述，将运行于所述现场可编程逻辑门阵列221上的代码，按照实现的功能抽象成多个虚拟装置。继续参考图2，所述现场可编程逻辑门阵列221包括配置接收模块2211、引脚配置模块2212以及信号传输模块2213。
具体来说，所述配置接收模块2211用于通过通信接口从所述引脚配置信息提供设备21接收引脚配置信息，并通过通信接口向所述引脚配置信息提供设备21反馈引脚配置信息。所述引脚配置模块2212用于对接收到的引脚配置信息进行处理，确定该组引脚中的各个引脚之间的互连关系。所述信号传输模块2213用于根据各个引脚之间的互连关系处理引脚之间的信号传输。
其中，所述配置接收模块2211接收到的所述引脚配置信息通常是用字符串文本描述的引脚功能，描述了不同引脚之间的互连关系，例如信号从A引脚输入从B引脚输出等。通过所述引脚配置模块2212对字符串文本进行处理，转换成代码能理解的数据形式，例如表格是其中的一种数据形式。所述引脚配置模块2212可以将更新的引脚配置替换或叠加到原先的引脚配置上。
下面结合图1和图2对本实施例所述的引脚配置方法进行详细描述。
如步骤101所述，在线接收引脚配置信息。
本实施例中，所述引脚配置信息提供设备21可以在线配置所述多引脚互连互通系统22中的现场可编程逻辑门阵列221中的引脚。具体来说，所述引脚配置信息提供设备21通过通信接口发送更新的引脚配置信息至所述多引脚互连互通系统22中的现场可编程逻辑门阵列221以更新引脚的配置，由于该过程无需多引脚互连互通系统掉电，在多引脚互连互通系统运行过程中随时可配置，故称为“在线配置”。
所述现场可编程逻辑门阵列221通过电路板引出一组引脚。所述引脚配置信息提供设备21可以在线配置至少一组引脚。若超过一组引脚，可以通过级联方式实现，关于级联方式将在下文实施例中详细描述。
例如，在图2中，若该组引脚222中的引脚总数为16个，则引脚配置信息为：
[000]0100000000000000
[001]0000000000000000
[002]0000111000000000
[003]0000100000000000
……
[015]0000000000000000
其中，[]内的数据表示信号输入的引脚(即信号源引脚)，[000]表示引脚0、[001]表示引脚1、[002]表示引脚2、[003]表示引脚3、……、[015]表示引脚15。
每个[]后续的数字串(长度为16，即等于引脚总数)表示该输入引脚与所有引脚之间的互连关系，数字串中每一位字符，从高位到低位依次表示为引脚0、引脚1、引脚2、……、引脚n与输入引脚(即符号[]中的引脚)的关系。其中，数字串中的数字1表示[]中的引脚与数字1所在位对应的引脚互连且从信号源引脚发出至与数字1对应的引脚的单向信号传输关系，即输入到[]中的引脚的信号会输出到的数字1对应的引脚(即信号目的引脚)；反之，数字串中的数字0表示[]中的引脚与数字0对应的引脚没有从信号源引脚发出至数字0对应的引脚的单向信号传输关系。
具体来说，在上述引脚配置信息中建立了3组引脚互连，分别为：
1)第一组信号由引脚0输入，由引脚1输出。
2)第二组信号由引脚2输入，由引脚4，引脚5，引脚6输出。各信号目的引脚相互独立，但信号来源均是同一信号源引脚(即引脚2)，并且信号传输效率无优先级区分。
3)第三组信号由引脚3输入，由引脚4输出。
进一步，由于第三组信号与第二组信号互连配置共用了引脚4，则引脚4最终由引脚2与引脚3的信号进行运算(本实施例中采用或运算)后输出。
如步骤102所述，根据所述引脚配置信息确定一组引脚中的各个引脚之间的互连关系。
在本实施例中，利用所述多引脚互连互通系统221中的引脚配置模块2212根据所述引脚配置信息来确定该组引脚222中的各个引脚之间的互连关系。
具体地，本步骤包括：
步骤1021、根据所述引脚配置信息设置信号配置矩阵；其中，所述信号配置矩阵的行数目和列数目根据一组所述引脚的总数目确定；
步骤1022、基于所述信号配置矩阵的元素值确定各个引脚之间的互连关系。
本实施例中，在所述引脚配置模块2212中通过设置信号配置矩阵来表示各个引脚之间的互连关系和引脚状态。
在实际应用中，在所述引脚配置模块2212中分别维护两个矩阵，分别为信号源矩阵和信号目的矩阵。
图3A是本发明实施例提供的引脚配置方法中信号源矩阵的一个实施例的示意图。如图3A所示，在信号源矩阵中，行表示信号源引脚，列表示信号目的引脚，所述信号源矩阵中的元素值表示所在行对应的信号源引脚与所在列对应的信号目的引脚之间的互连关系(数字1表示两个引脚互连且具有从信号源引脚至信号目的引脚方向的单向信号传输关系，数字0表示两个引脚不具有从信号源引脚至信号目的引脚方向的单向信号传输关系)。
图3B是本发明实施例提供的引脚配置方法中信号目的矩阵的一个实施例的示意图。如图3B所示，在信号目的矩阵中，行表示信号目的引脚，列表示信号源引脚。所述信号目的矩阵中的元素值表示所在行对应的信号目的引脚与所在列对应的信号源引脚之间的互连关系(数字1表示两个引脚互连且具有从信号源引脚至信号目的引脚方向的单向信号传输关系，数字0表示两个引脚不具有从信号源引脚至信号目的引脚方向的单向信号传输关系)。
需要说明的是，图3A所示的信号源矩阵和图3B所示的信号目的矩阵都是基于上文所述的引脚配置信息的例子来设置。
由图3A和图3B可以看出，信号源矩阵与信号目的矩阵互为转置矩阵。因此，在所述引脚配置模块2212中可以信号源矩阵或者信号目的矩阵作为所述信号配置矩阵。
如步骤103所述，根据所述互连关系，若所述引脚的引脚状态从复位状态被配置为信号源引脚，则实时控制所述信号源引脚读取输入信号。
如步骤104所述，根据所述互连关系，若所述引脚的引脚状态从复位状态被配置为信号目的引脚，则实时根据所述互连关系将与所述信号目的引脚互连的所有信号源引脚读取到的输入信号进行运算后得到输出信号，并在一个时钟周期之后将所述输出信号输出至所述信号目的引脚。
继续结合参考图1和图2，在通过所述多引脚互连互通系统221中的所述引脚配置模块2212完成对各个引脚的互连关系的配置后，基于该互连关系可以确定各个引脚的引脚状态，所述信号传输模块2213根据各个引脚之间的互连关系和引脚状态处理引脚之间的信号传输。
图4是本发明实施例提供的引脚配置方法中单个引脚的状态变化示意图。
参考图4，在初始状态下引脚处于复位状态(S_RESET)，若根据在线接收到的引脚配置信息，该引脚的引脚状态从复位状态被配置为信号源引脚，这该信号源引脚将进入信号读取状态(S_READ)，所述多引脚互连互通系统221控制所述信号源引脚实时读取输入信号并保存在寄存器中。
若根据在线接收到的引脚配置信息，该引脚的引脚状态从复位状态被配置为信号目的引脚，则根据所述引脚配置信息中的互连关系确定与该信号目的引脚互连的所有的信号源引脚，进而实时根据所有信号源引脚读取到的输入信号进行运算(例如，或运算)后得到输出信号(S_WRITE1)。
例如，参考图3B所示的信号目的矩阵示意图，引脚4(PIN004)被配置为信号目的引脚，与PIN004互连的引脚包括引脚2(PIN002)和引脚3(PIN003)，则实时根据引脚2(PIN002)和引脚3(PIN003)读取到的输入信号进行或运算后得到输出信号，但先不输出至引脚4(PIN004)。然后，在一个时钟周期之后将所述输出信号输出至所述信号目的引脚(S_WRITE2)。
因此，根据本实施例提供的引脚配置方法，一个引脚处在复位状态时，若变更为信号源引脚，则经历1个时钟周期；若变更为信号目的引脚，则经历2个时钟周期。之所以在引脚从复位状态被配置为信号目的引脚时，设计使信号目的引脚输出信号延后于信号源引脚读取输入信号1个时钟周期，其目的是保证输出至信号目的引脚的输出信号是信号源引脚读取的真实输入信号，且使用该设计，信号传输延迟仅有1个时钟周期。
进一步，若检测到所述引脚的引脚状态从信号源引脚变更为信号目的引脚，则在一个时钟周期之后将所述引脚的引脚状态变更为复位状态，并从所述复位状态配置为信号目的引脚。若检测到所述引脚的引脚状态从信号目的引脚变更为信号源引脚，则在一个时钟周期之后将所述引脚的引脚状态变更为复位状态，并从所述复位状态配置为信号源引脚。
需要说明的是，若信号目的引脚处于S_WRITE1状态或S_WRITE2状态检测到该信号目的引脚配置变更为信号源引脚，则在一个时钟周期之后会进入复位状态(S_RESET)。
在本实施例中，所述实时是指在所述现场可编程逻辑门阵列工作的每个时钟周期。
根据本实施例提供的引脚配置方法，实现了引脚状态的自动化切换，即自动根据引脚配置信息，变更引脚为输入/输出状态(即信号源引脚/信号目的引脚)，不产生毛刺与异常数据，保证了信号传输的稳定性与可靠性。
图5是本发明实施例提供的引脚配置方法所用于的现场可编程逻辑门阵列的另一个实施例的功能示意图。
参考图5，包括引脚配置信息提供设备51和多引脚互连互通系统52。其中，所述引脚配置信息提供设备51用于向所述多引脚互连互通系统52传输引脚配置信息，并接收所述多引脚互连互通系统52反馈的引脚配置信息。
与图2所示的实施例不同，本实施例中，所述多引脚互连互通系统52中包括多级级联的多引脚互连互通系统，每一级多引脚互连互通系统中的现场可编程逻辑门阵列对应一组引脚。
具体来说，如图5所示，所述多引脚互连互通系统52包括四级级联的多引脚互连互通系统，分别为多引脚互连互通系统521、多引脚互连互通系统522、多引脚互连互通系统523以及多引脚互连互通系统524。其中，所述多引脚互连互通系统521包括现场可编程逻辑门阵列5211，以及所述现场可编程逻辑门阵列5211对应的第1组引脚5212；所述多引脚互连互通系统522包括现场可编程逻辑门阵列5221，以及所述现场可编程逻辑门阵列5221对应第2组引脚5222；所述多引脚互连互通系统523包括现场可编程逻辑门阵列5231，以及所述现场可编程逻辑门阵列5231对应的第3组引脚5232；所述多引脚互连互通系统524包括现场可编程逻辑门阵列5241，以及所述现场可编程逻辑门阵列5241对应的第4组引脚5242。本实施例中，各个级联的多引脚互连互通系统保持独立，即各自对应的引脚组内的引脚可以互连互通，而各自对应引脚组之间的引脚互不相连。可以理解，多个多引脚互连互通系统可以是多个连接在一起的芯片。
所述引脚配置信息提供设备51通过通信接口(例如串口通信方式)将引脚配置信息传输至所述多引脚互连互通系统52，在所述多引脚互连互通系统52中的各级多引脚互连互通系统之间也通过通信接口(例如串口通信方式)逐级传送引脚配置信息，并由最后一级多引脚互连互通系统(如图5中的多引脚互连互通系统524)将引脚配置信息反馈至所述引脚配置信息提供设备51。
本实施例中，在级联中，每一级多引脚互连互通系统内部的一组引脚可以根据实际情况编号，包括如下两种情况：
一种情况是：每级多引脚互连互通系统内部的引脚编号相同，即多引脚互连互通系统521～多引脚互连互通系统524的引脚编号都是1～16，那么引脚配置信息提供设备直接给出各级多引脚互连互通系统内编号1～16的引脚的引脚配置关系，每级多引脚互连互通系统进行相应的配置即可。
另一种情况是：各级多引脚互连互通系统内部的引脚编号是连续递增的，例如，多引脚互连互通系统521内的引脚编号是1～16，多引脚互连互通系统522内的引脚编号是17～32，多引脚互连互通系统523内的引脚编号是33～48，多引脚互连互通系统524内的引脚编号是49～64。引脚配置信息提供设备直接给出编号1～64的引脚配置关系，每级多引脚互连互通系统根据自身的引脚编号进行配置。
图6是本发明实施例提供的引脚配置装置的一个实施例的结构示意图。
参考图6，所述引脚配置装置6包括：
配置接收模块61，用于在线接收引脚配置信息；所述引脚配置信息至少包括所述现场可编程逻辑门阵列的一组引脚的引脚配置信息；
引脚配置模块62，用于根据所述引脚配置信息确定一组引脚中的各个引脚之间的互连关系；
信号传输模块63，用于根据所述互连关系，若所述引脚的引脚状态从复位状态被配置为信号源引脚，则实时控制所述信号源引脚读取输入信号；根据所述互连关系，若所述引脚的引脚状态从复位状态被配置为信号目的引脚，则实时根据所述互连关系将与所述信号目的引脚互连的所有信号源引脚读取到的输入信号进行运算后得到输出信号，并在一个时钟周期之后将所述输出信号输出至所述信号目的引脚。
其中，所述引脚配置模块62包括：信号配置矩阵单元(图中未示出)，用于根据所述引脚配置信息生成信号配置矩阵；其中，所述信号配置矩阵的行数目和列数目根据一组所述引脚的总数目确定；互连关系确定单元(图中未示出)，用于基于所述信号配置矩阵的元素值确定各个引脚之间的互连关系。
所述引脚配置模块62还用于若检测到所述引脚的引脚状态从信号源引脚变更为信号目的引脚，则在一个时钟周期之后将所述引脚的引脚状态变更为复位状态，并从所述复位状态配置为信号目的引脚；若检测到所述引脚的引脚状态从信号目的引脚变更为信号源引脚，则在一个时钟周期之后将所述引脚的引脚状态变更为复位状态，并从所述复位状态配置为信号源引脚。
所述配置接收模块61还用于通过通信接口在线从引脚配置信息提供设备接收所述引脚配置信息。
所述引脚配置装置6还包括：反馈模块(图中未示出)，用于将所述引脚配置信息反馈至所述引脚配置信息提供设备。
所述引脚配置装置6还包括：配置信息传输模块(图中未示出)，用于若所述引脚配置信息包括两组或两组以上引脚的引脚配置信息，通过通信接口将所述引脚配置信息传输至下一组引脚。
本实施例所述的引脚配置装置6中各个模块的具体实施方式可以参考上文方法实施例，在此不再赘述。
本发明实施例还提供了一种多引脚互连互通系统，包括：现场可编程逻辑门阵列；其中，所述现场可编程逻辑门阵列引出至少一组引脚；运行于所述现场可编程逻辑门阵列的代码，运行所述代码时，控制所述现场可编程逻辑门阵列实现上述引脚配置方法。其中，所述多引脚互连互通系统的软硬件结构可以参考上文图2所述的实施例，所述引脚配置方法可以参考上文图1所述的实施例。
在本发明实施例中使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本发明。在本发明实施例和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。
应当理解，本文中使用的术语“和/或”仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。另外，本文中字符“/”，一般表示前后关联对象是一种“或”的关系。
所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，上述描述的系统，装置和单元的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。
在本发明所提供的几个实施例中，应该理解到，所揭露的系统，装置和方法，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如，多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。
所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
另外，在本发明各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用硬件加软件功能单元的形式实现。
上述以软件功能单元的形式实现的集成的单元，可以存储在一个计算机可读取存储介质中。上述软件功能单元存储在一个存储介质中，包括若干指令用以使得一台计算机装置(可以是个人计算机，服务器，或者网络装置等)或处理器(Processor)执行本发明各个实施例所述方法的部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(Read-Only Memory，ROM)、随机存取存储器(Random Access Memory，RAM)、磁碟或者光盘等各种可以存储程序代码的介质。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明保护的范围之内。

Claims (11)

1.一种引脚配置方法，运行于现场可编程逻辑门阵列，其特征在于，所述方法包括：
在线接收引脚配置信息；所述引脚配置信息至少包括所述现场可编程逻辑门阵列的一组引脚的引脚配置信息；
根据所述引脚配置信息确定一组引脚中的各个引脚之间的互连关系；
根据所述互连关系，若所述引脚的引脚状态从复位状态被配置为信号源引脚，则实时控制所述信号源引脚读取输入信号；
根据所述互连关系，若所述引脚的引脚状态从复位状态被配置为信号目的引脚，则实时根据所述互连关系将与所述信号目的引脚互连的所有信号源引脚读取到的输入信号进行运算后得到输出信号，并在一个时钟周期之后将所述输出信号输出至所述信号目的引脚。
2.如权利要求1所述的方法，其特征在于，所述根据所述引脚配置信息确定各个引脚之间的互连关系包括：
根据所述引脚配置信息生成信号配置矩阵；其中，所述信号配置矩阵的行数目和列数目根据一组所述引脚的总数目确定；
基于所述信号配置矩阵的元素值确定各个引脚之间的互连关系。
3.如权利要求1所述的方法，其特征在于，在所述根据所述引脚配置信息确定各个引脚之间的互连关系之后还包括：
若检测到所述引脚的引脚状态从信号源引脚变更为信号目的引脚，则在一个时钟周期之后将所述引脚的引脚状态变更为复位状态，并从所述复位状态配置为信号目的引脚；
若检测到所述引脚的引脚状态从信号目的引脚变更为信号源引脚，则在一个时钟周期之后将所述引脚的引脚状态变更为复位状态，并从所述复位状态配置为信号源引脚。
4.如权利要求1所述的方法，其特征在于，所述在线接收引脚配置信息包括：通过通信接口在线从引脚配置信息提供设备接收所述引脚配置信息；
所述方法还包括：将所述引脚配置信息通过通信接口反馈至所述引脚配置信息提供设备。
5.如权利要求4所述的方法，其特征在于，还包括：
若所述引脚配置信息包括两组或两组以上引脚的引脚配置信息，通过通信接口将各组引脚的所述引脚配置信息传输至下一组引脚。
6.一种引脚配置装置，运行于现场可编程逻辑门阵列，其特征在于，包括：
配置接收模块，用于在线接收引脚配置信息；所述引脚配置信息至少包括所述现场可编程逻辑门阵列的一组引脚的引脚配置信息；
引脚配置模块，用于根据所述引脚配置信息确定一组引脚中的各个引脚之间的互连关系；
信号传输模块，用于根据所述互连关系，若所述引脚的引脚状态从复位状态被配置为信号源引脚，则实时控制所述信号源引脚读取输入信号；根据所述互连关系，若所述引脚的引脚状态从复位状态被配置为信号目的引脚，则实时根据所述互连关系将与所述信号目的引脚互连的所有信号源引脚读取到的输入信号进行运算后得到输出信号，并在一个时钟周期之后将所述输出信号输出至所述信号目的引脚。
7.如权利要求6所述的引脚配置装置，其特征在于，所述引脚配置模块包括：
信号配置矩阵单元，用于根据所述引脚配置信息生成信号配置矩阵；其中，所述信号配置矩阵的行数目和列数目根据一组所述引脚的总数目确定；
引脚状态及互连关系确定单元，用于基于所述信号配置矩阵的元素值确定各个引脚之间的互连关系。
8.如权利要求6所述的引脚配置装置，其特征在于，所述引脚配置模块还用于，若检测到所述引脚的引脚状态从信号源引脚变更为信号目的引脚，则在一个时钟周期之后将所述引脚的引脚状态变更为复位状态，并从所述复位状态配置为信号目的引脚；
若检测到所述引脚的引脚状态从信号目的引脚变更为信号源引脚，则在一个时钟周期之后将所述引脚的引脚状态变更为复位状态，并从所述复位状态配置为信号源引脚。
9.如权利要求6所述的引脚配置装置，其特征在于，所述配置信息接收模块，还用于通过通信接口在线从引脚配置信息提供设备接收所述引脚配置信息；
所述引脚配置装置还包括：反馈模块，用于将所述引脚配置信息反馈至所述引脚配置信息提供设备。
10.如权利要求6所述的引脚配置装置，其特征在于，还包括：配置信息传输模块，用于若所述引脚配置信息包括两组或两组以上引脚的引脚配置信息，通过通信接口将各组引脚的所述引脚配置信息传输至下一组引脚。
11.一种多引脚互连互通系统，其特征在于，包括：
现场可编程逻辑门阵列；
其中，所述现场可编程逻辑门阵列引出至少一组引脚；
运行于所述现场可编程逻辑门阵列的代码，运行所述代码时，控制所述现场可编程逻辑门阵列实现如权利要求1～5中任一项所述的引脚配置方法。
CN202010251502.7A 2020-04-01 2020-04-01 引脚配置方法及装置、多引脚互连互通系统 Pending CN111538260A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010251502.7A CN111538260A (zh) 2020-04-01 2020-04-01 引脚配置方法及装置、多引脚互连互通系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010251502.7A CN111538260A (zh) 2020-04-01 2020-04-01 引脚配置方法及装置、多引脚互连互通系统

Publications (1)

Publication Number Publication Date
CN111538260A true CN111538260A (zh) 2020-08-14

Family

ID=71980154

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010251502.7A Pending CN111538260A (zh) 2020-04-01 2020-04-01 引脚配置方法及装置、多引脚互连互通系统

Country Status (1)

Country Link
CN (1) CN111538260A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114064545A (zh) * 2021-10-29 2022-02-18 佛山市顺德区美的电子科技有限公司 串口功能识别方法、装置、主控芯片、家电设备及介质
CN114330217A (zh) * 2020-09-29 2022-04-12 美商新思科技有限公司 被测设计引脚位置驱动的同时的信号分组和引脚分配
TWI792746B (zh) * 2021-08-16 2023-02-11 新加坡商鴻運科股份有限公司 用於提高可程式設計器件引腳複用率的伺服器系統及方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6242947B1 (en) * 1998-04-24 2001-06-05 Xilinx, Inc. PLD having a window pane architecture with segmented interconnect wiring between logic block arrays
CN1912880A (zh) * 2006-08-25 2007-02-14 西安交通大学 一种现场可编程门阵列的快速配置方法
CN102360302A (zh) * 2011-10-13 2012-02-22 福建星网锐捷网络有限公司 一种fpga配置文件在线升级方法及装置
CN104049995A (zh) * 2014-05-23 2014-09-17 北京兆易创新科技股份有限公司 在mcu芯片中配置fpga的方法和装置
CN108021413A (zh) * 2017-12-28 2018-05-11 浙江大华技术股份有限公司 一种fpga在线升级方法及设备

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6242947B1 (en) * 1998-04-24 2001-06-05 Xilinx, Inc. PLD having a window pane architecture with segmented interconnect wiring between logic block arrays
CN1912880A (zh) * 2006-08-25 2007-02-14 西安交通大学 一种现场可编程门阵列的快速配置方法
CN102360302A (zh) * 2011-10-13 2012-02-22 福建星网锐捷网络有限公司 一种fpga配置文件在线升级方法及装置
CN104049995A (zh) * 2014-05-23 2014-09-17 北京兆易创新科技股份有限公司 在mcu芯片中配置fpga的方法和装置
CN108021413A (zh) * 2017-12-28 2018-05-11 浙江大华技术股份有限公司 一种fpga在线升级方法及设备

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
赵宏伟，藏雪柏: "《微机原理及接口技术》", 31 August 2007 *

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114330217A (zh) * 2020-09-29 2022-04-12 美商新思科技有限公司 被测设计引脚位置驱动的同时的信号分组和引脚分配
CN114330217B (zh) * 2020-09-29 2024-04-30 美商新思科技有限公司 被测设计引脚位置驱动的同时的信号分组和引脚分配
TWI792746B (zh) * 2021-08-16 2023-02-11 新加坡商鴻運科股份有限公司 用於提高可程式設計器件引腳複用率的伺服器系統及方法
CN114064545A (zh) * 2021-10-29 2022-02-18 佛山市顺德区美的电子科技有限公司 串口功能识别方法、装置、主控芯片、家电设备及介质
CN114064545B (zh) * 2021-10-29 2023-11-03 佛山市顺德区美的电子科技有限公司 串口功能识别方法、装置、主控芯片、家电设备及介质

Similar Documents

Publication Publication Date Title
CN111538260A (zh) 引脚配置方法及装置、多引脚互连互通系统
CN108415331B (zh) Ai深度学习板卡及其电源供电方法
US9673824B2 (en) Techniques and circuitry for configuring and calibrating an integrated circuit
CN103870390A (zh) 用于支持统一的调试环境的方法和装置
CN105260260A (zh) 具有数据校验功能的spi数据传输设备及数据校验方法
CN111309665A (zh) 并行写操作、读操作控制系统及方法
JP2009031933A (ja) スケーラブル再構成可能型プロトタイプシステムと方法
US7675931B1 (en) Methods and apparatus for controlling multiple master/slave connections
JPS58205870A (ja) 論理回路シミユレ−シヨン装置
US20240202411A1 (en) Chip verification structure, chip verification system, and chip verification method
CN109460378B (zh) 一种接口电路、信号处理方法、器件及介质
RU166042U1 (ru) Адаптер сопряжения
US7606697B2 (en) System and method for resolving artifacts in differential signals
CN114020669B (zh) 一种基于cpld的i2c链路系统及服务器
CN116126092A (zh) 时钟供应方法、系统、服务器及存储介质
CN113033134B (zh) 多业务板间触发信号同步系统
CN115270670A (zh) 芯片的低功耗设计方法、装置、终端和存储介质
CN104834629A (zh) 总线型的中央处理器
CN1333349C (zh) 一种加载现场可编程门阵列的系统和方法
US4602325A (en) Programmable controller
JPS60207918A (ja) プログラマブルコントロ−ラ
CN111710357A (zh) Mcu的mtp单元读写控制电路
CN218866466U (zh) 一种背板硬盘点灯装置
US7861197B2 (en) Method of verifying design of logic circuit
US5828872A (en) Implementation of high speed synchronous state machines with short setup and hold time signals

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20200814